JPH0736567B2 - パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ - Google Patents

パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ

Info

Publication number
JPH0736567B2
JPH0736567B2 JP1063752A JP6375289A JPH0736567B2 JP H0736567 B2 JPH0736567 B2 JP H0736567B2 JP 1063752 A JP1063752 A JP 1063752A JP 6375289 A JP6375289 A JP 6375289A JP H0736567 B2 JPH0736567 B2 JP H0736567B2
Authority
JP
Japan
Prior art keywords
pulse signal
pulse
signal transmission
semiconductor switch
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1063752A
Other languages
English (en)
Other versions
JPH02244853A (ja
Inventor
重行 川畑
進 村上
栄裕 佐藤
忠昭 刈谷
和則 諸角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1063752A priority Critical patent/JPH0736567B2/ja
Priority to EP90104982A priority patent/EP0387890A1/en
Priority to US07/494,667 priority patent/US5097160A/en
Publication of JPH02244853A publication Critical patent/JPH02244853A/ja
Publication of JPH0736567B2 publication Critical patent/JPH0736567B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Thyristors (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一方向性の半導体スイツチで双方向にパルス
信号を伝送する方法及び装置並びにパルス信号の伝送に
適した半導体スイツチの構造に関する。
〔従来の技術〕
一方向性の半導体スイツチで双方向にパルス信号を伝送
する方法の１つとしては、特開昭60−13312号公報に記
載されているように、ダイオード又はサイリスタのカソ
ード側にパルス信号の波高値より十分大きな負の電圧を
印加した状態でパルス信号を伝送する方法が知られてい
る。この方法によればパルス信号としての電流は常にダ
イオード又はサイリスタの順方向電流として流れるた
め、１個の一方向性半導体スイツチで双方向にパルス信
号を伝送することができるのである。他の方法としては
特開昭56−90625号公報に記載されている逆回復電流の
大きいダイオード又はサイリスタを使用する方法が知ら
れている。この方法によれば、逆回復電流の流れる期間
を利用して逆方向のパルスを伝送するため、１個の一方
向性半導体スイツチで双方向にパルス信号を伝送するこ
とができるのである。
〔発明が解決しようとする課題〕
上記従来例の前者は、パルス電流の全てが一方向に流れ
るようにパルス電流の波高値以上のオフセツト電流を与
えていることから、半導体スイツチに流れる最大電流が
大きくなり半導体スイツチの電圧・電流特性曲線の直線
性の悪い領域を利用することに原因して伝送するパルス
信号の正パルスに波形歪を生じる問題がある。この問題
を解決するためには、半導体スイツチの導通面積を必要
以上に大きくしなければならない。後者は半導体スイツ
チの逆方向に流れるパルス電流の所望値が半導体スイツ
チの逆回復電流より大きいと伝送されるパルス電流は逆
回復電流値によつて制限されることから、所望のパルス
電流に対して実際に伝送される電流は小さくなり、負パ
ルスに波形歪が生じる問題があつた。
本発明の目的は、半導体スイツチのサイズを大きくする
ことなく、一方向性の半導体スイツチを用いて双方向に
パルス信号を伝送する方法及び装置を提供することにあ
る。
本発明の他の目的は、一方向性の半導体スイツチを用い
て双方向にパルス信号を伝送するに適した半導体スイツ
チを提供することにある。
〔課題を解決するための手段〕
上記目的を達成する本発明パルス信号の伝送方法の特徴
とするところは、オン状態で導電率変調を呈する半導体
スイツチを用いて半導体スイツチに対して順方向となる
正パルスと逆方向となる負パルスの組合せからなるパル
ス信号を伝送する場合に、このパルス信号に正パルスが
負パルスより大きくなるようにオフセツト電流を重畳す
る点にある。
オン状態で導電率変調を呈する半導体スチツチとして
は、電気ゲート方式、MOSゲート方式或いは光ゲート方
式の一方向性サイリスタ（ゲートターンオフサイリスタ
を含む）。一方向性の静電誘導サイリスタ、絶縁ゲート
型バイポーラトランジスタ（IGBT）、及びバイアス電源
との組合せでスイツチング機能を持つダイオードがこれ
に該当する。これらの半導体スイツチは、主電極間の印
加電圧の極性が変つて主電極間がオン状態からオフ状態
に移行する際に、主電極間に逆回復電流と称するオン状
態とは逆方向の電流が流れるという共通した特徴を持つ
ている。本発明の伝送方法は、この逆回復電流が流れる
期間を利用してパルス信号のうちの負パルスを伝送する
ものである。
伝送するパルス信号は、半導体スイツチの逆回復期間を
利用して負パルスを伝送することから、パルス幅を10μ
sec以下にする必要がある。また、パルス信号として
は、例えば正パルスとそれと略等しい液高値をもつ負
パルスとの組合せからなるもの、正パルスとそれと略
等しい波高値をもつ負パルスと更に両パルス間に位置す
る０レベルとの組合せからなるもの、波高値の異なる
２種類の正パルスと波高値の異なる２種類の負パルスと
の組合せからなるもの、が考えられる。
パルス信号に重畳するオフセツト電流の大きさは、負パ
ルスを波形歪なく伝送するに必要な逆回復期間を得るに
十分な大きさに設定される。具体的には、正パルスと負
パルスの波高値の和の５％以上50％未満、好ましくは25
％以上50％未満に設定される。
上記目的を達成する本発明パルス信号の伝送装置の特徴
とするところは、その入力端から出力端にパルス信号を
伝送するパルス信号伝送路と、パルス信号伝送路に介在
したオン状態で導電率変調を呈する半導体スイツチと、
パルス信号伝送路に半導体スイツチに対して順方向とな
るオフセツト電流を供給する手段とを具備する点にあ
る。
この装置におけるパルス信号、半導体スイツチ及びオフ
セツト電流についても、上記した条件を満す必要があ
る。
オフセツト電流を供給する手段としては、定電源が望ま
しく、他の目的でパルス信号に重畳する定電流をオフセ
ツト電流に兼用してもよい。
上記目的を奏する本発明パルス信号の伝送に適した半導
体スイツチの特徴とするところは、一方導電型の第１の
領域、第１の領域に隣接して第１の領域との間に第１及
び第２のpn接合を形成する他方導電型の第２及び第３の
領域、第２の領域に隣接して第２の領域との間に第３の
pn接合を形成する一方導電型の第４の領域、第３の領域
に隣接する一方導電型の微少領域を有する半導体基体
と、半導体基体の第３の領域及び微少領域にオーミツク
接触した第１の主電極と、半導体基体の第４の領域にオ
ーミツク接触した第２の主電極と、半導体基体の第２の
領域に接触した制御電極とを具備する点にある。
〔作用〕
オン状態で導電率変調を呈する半導体スイツチに最初正
パルスを付与すると、正パルスは半導体スイツチに対し
て順方向であるため半導体スイツチはオン状態となり、
正パルスの波高値に対応した順電流が流れる。次に半導
体スイツチに負パルスを付与すると、負パルスは半導体
スイツチに対して逆方向であるため半導体スイツチがオ
ン状態からオフ状態に移行し始める。この時、オン状態
において順電流によつて半導体スイツチ内に蓄積されか
つ残留しているキヤリアが半導体スイツチの主電極に引
き出され、その結果半導体スイツチに逆方向電流（逆回
復電流）が流れる。もし、逆回復電流が流れる期間が負
パルスのパルス幅より大きければ、一方向性の半導体ス
イツチで逆方向にもパルスを伝送することができるので
ある。このためには、半導体スイツチの逆回復期間を長
くすることが必要となる。また、逆回復電流の大きさが
負パルスの伝送される期間において負パルスの波高値よ
り大きければ、波形歪を生じることなく一方向性の半導
体スイツチで双方向にパルス信号を伝送することが可能
となる。本発明の伝送方法におけるオフセツト電流は、
半導体スイツチを通過する時点において正パルス側の波
高値を負パルス側の波高値より大きくし、それによつて
逆回復期間及び逆回復電流を負パルスのパルス幅及び波
高値より大きくし、その結果一方向性の半導体スイツチ
で双方向にパルス信号を波形歪を生じることなく伝送す
ることに寄与するものである。
また、伝送されるパルス信号のなかには、正パルスと負
パルスとの間に０レベルを持つものがある。そのような
パルス信号を一方向性の半導体スイツチを用いて伝送す
る場合、０レベルの期間が存在するため、逆回復期間か
ら０レベルの期間を差し引いた残りの僅かの期間が負パ
ルスの伝送期間となり、双方向にパルス信号を正確に伝
送することが困難となる。このようなパルス信号にオフ
セツト電流を重畳すれば、半導体スイツチに０レベルの
パルス信号が印加される期間がなくなり、上述の困難を
一掃することができる。
更に、一方向性のサイリスタのアノード層即ちpnpnの４
層のうちの外側のｐ層に反対導電型の微小領域を形成し
ているため、サイリスタがオン状態からオフ状態に移行
する際に微小領域がキヤリアの注入を行ない、逆回復時
間を長く、逆回復電流を大きくする。このため、半導体
スイツチの逆回復期間を利用して負パルスを伝送する場
合に好ましいサイリスタとなる。
〔実施例〕
以下、本発明を実施例として示した図面により詳述す
る。
第１図は本発明パルス信号の伝送方法及び装置を示す実
施例で、１は入力端に変圧器２が、出力端に負荷３がそ
れぞれ接続されたパルス信号伝送路、４はパルス信号伝
送路１に入力端から出力端に向う方向が順方向となるよ
うに介在された電気ゲート方式の一方向性サイリスタ、
５はパルス信号伝送路１に接続されたオフセツト電流を
与えるためのオフセツト電源、６はサイリスタ４をオン
・オフ制御するための制御回路で、少なくともサイリス
タ４のゲートＧにオン信号を付与する電源61と、サイリ
スタ４をオンするためにゲートＧとカソードＫ間を短絡
する手段62とを具備している。変圧器２の１次側より第
２図（ａ）に示すパルス信号IINが付与される。このパ
ルス信号IINは、サイリスタ４に対して順方向となる正
パルスIPと、それと略等しい波高値を有しサイリスタ４
に対して逆方向となる負パルスINと、両パルス間に位置
する０レベルとの組合せとからなつている。正パルスIP
及び負パルスINのパルス幅は略等しく、０レベルの期間
は伝送する信号によつて異なつている。第２図（ｂ）は
制御電源６からサイリスタ４のゲートＧに付与される制
御信号VG、第２図（ｃ）は制御信号VGが付与されている
間サイリスタ４を通つて負荷３へに付与されるパルス信
号IOUTである。このパルス信号IOUTは、（ａ）で示すパ
ルス信号IINにオフセツト電源５によるオフセツト電源I
OSが重畳された信号となつている。パルス信号IOUTのう
ち０レベルより正側の部分はサイリスタ４の順方向電流
として流れ、負側の部分はサイリスタ４の逆回復電流iR
の一部として流れる。パルス信号IOUTの負側の部分が波
形歪なく逆回復電流iRの一部として流れるためには、そ
のパルス幅WPが逆回復時間trrより短く、かつ波高値が
通流期間中において逆回復期間iRより小さい値であるこ
とが必要条件である。例えば、ライフタイムが約５μse
cのシリコン基体に形成したラテラルサイリスタでは、
順方向電流が500A/cm2のとき逆回復電流が約30mA、逆回
復時間が約４μsecとなる。この場合には、パルス信号
の負側の部分を波高値20mA、パルス幅３μsecとするこ
とにより、実用上問題とならない範囲でパルス信号を双
方向に伝送することができる。
一方向性サイリスタによつて波形歪がなく双方向にパル
ス信号を伝送するために必要な条件は、オフセツト電流
をパルス信号に重畳することで満たされる。従つて、本
発明においてオフセツト電流の大きさをどのように設定
するかは重畳な事項である。本発明では、次の三段階の
設定を提案するが、どれを選択するかについては用途に
許容されるパルス信号の伝送精度に応じて決めればよ
い。
（１）パルス信号IINの正パルスIPと負パルスINの波高
値の和の０％より大きく50％未満とする。０％より大き
くするのは、第２図（ａ）に示すパルス信号の伝送にお
いても逆回復電流を利用して負側のパルスを通すためで
あり、50％未満にするのは負側のパルスの波形歪を除去
するためである。即ち、50％にするとサイリスタ（ダイ
オード）の順バイアスされていたpn接合状が熱平衡状態
に戻るまではビルトイン電圧によつて逆方向電流が流れ
て負側のパルスに重畳し波形歪を生じる。これに対し、
50％未満にしておくと、負側のパルスは逆回復期間に流
れることになる。逆回復期間内は半導体スイツチの内部
抵抗は０Ωであるから逆バイアス電圧と外部抵抗によつ
て定まる逆電流が流れることになり、ビルトイン電圧に
よる逆電流の重畳がなくなる。従つて、負側のパルスに
波形歪を生じなくなる。
（２）パルス信号IINの正パルスIPと負パルスINの波高
値の和の５％以上50％未満とする。５％以上にすること
により、オフセツト電流による波形歪除去の効果が現わ
れるのである。
（３）パルス信号IINの正パルスIPと負パルスINの波高
値の和の25％以上50％未満とする。25％以上にすること
により、オフセツト電流による波形歪除去の効果が顕著
に現われるのである。
このようにサイリスタの逆回復期間を利用して負側のパ
ルスを伝送する場合、パルス幅WPが逆回復時間trrより
短くなければならないことは既述した通りである。実用
に供し得るパルス幅WPを検討したところ10μsec以下に
する必要があることがわかつた。この値より長くなると
波形歪を生じ実用的なパルス信号の伝送は難しくなる。
第１図においては、サイリスタ４をオフするときにはゲ
ートＧとカソードＫ間を短絡しているが、他の方法例え
ばゲートＧとカソードＫ間にカソードＫ側が正電位とな
るオフ信号を付与してもよい。
またパルス信号IINは変圧器２を介して入力されている
が、パルス信号伝送路とパルス信号IINを付与する手段
（図示せず）との間の絶縁が不要のときは、変圧器２を
省略することができる。また、容量又はトランジスタを
介してパルス信号IINを付与してもよい。更に、オフセ
ツト電流IOSが変圧器２に流れるのを防止するために、
パルス信号伝送路とオフセツト電源との接続点と変圧器
との間に容量を介在させてもよい。
第３図は半導体スイツチとしてダイオードを用いた本発
明パルス信号の伝送方法及び装置を示す実施例で、第１
図とはパルス信号伝送路１に入力端から出力端に向う方
向が順方向となるようにダイオード７を介在した点、ダ
イオード７をオン・オフ制御するためのダイオード７の
カソード側に抵抗81,スイツチ82及び直流電源83からな
る制御回路８を接続した点において相違している。直流
電源83はダイオード７を常に逆バイアスできる電圧とす
る。パルス信号IIN（第４図（ａ））を伝送しない場合
は、スイツチ82をオンすることによつて直流電源83によ
つてダイオード７にはパルス信号IINのピーク値とオフ
セツト電源５の電圧の和より大きな逆電圧VB（第４図
（ｂ））が印加されるため、ダイオード７が常に逆バイ
アス状態となりパルス信号IINは負荷３に伝送されな
い。スイツチ82をオフすると、パルス信号IINにオフセ
ツト電流IOSが重畳されたパルス信号IOUT（第４図
（ｃ））が伝送される。パルス信号IOUTのダイオード７
に対し逆方向となる負の部分の波高値はダイオード７の
逆回復電流iRより小さい値で、パルス幅WPは逆回復時間
trrより短い値とする。本実施例によれば、パルス信号
の負の部分をパルス信号伝送路１に介在したダイオード
の逆回復電流より小さな波高値となるように、パルス信
号にオフセツト電流IOSを加えることにより、双方向に
パルス信号を少ない波形歪で伝送できる。オフセツト電
流の値及び信号のパルス幅の条件は第１図の実施例と同
じ条件でよい。
第５図は本発明を適用し得るパルス信号の他の例を示
す。このパルス信号はオフセツト電流IOSを重畳した状
態で基準値IOSに対して±IP1,±IP2の４値のパルスの組
合せからなつている。破線は半導体スイツチの逆回復電
流iRを示し、パルス信号の０レベルより負の部分（I0−
IP2）はこの逆回復電流iRより小さな波高値を有し、パ
ルス幅W1は逆回復時間trrより短くなつていれば本発明
の伝送方法により波形歪なく一方向の半導体スイツチに
より伝送することができる。
第６図は本発明の適用し得るパルス信号の更に他の例を
示す。このパルス信号は、オフセツト電流IOSを重畳し
た状態で基準値IOSに対して基準値レベルと、それより
小さくなる方向に波高値IP3が絶対値でIOSより大きい波
形との組合せからなつている。破線は半導体スイツチの
逆回復電流iRを示すもので、パルス信号の０レベルより
負の部分（I0−IP）は、この逆回復電流iRより小さい波
高値となる様にオフセツト電流IOSを十分に大きくする
と共に、そのパルス幅W1を逆回復時間trrより十分短い
期間としている。このようにすれば、ある一定値から逆
方向にパルス電流が流れる場合でも半導体スイツチの逆
回復電流を利用して、双方向にパルス信号を伝送でき
る。又、順方向に流れている時間W2を逆回復時間trrよ
り十分長くすることで、安定した逆回復特性が得られる
ことから、逆方向に流れる電流も安定し、波形歪を小さ
くできる。
本発明パルス信号の伝送方法及び装置の半導体スイツチ
として使用するサイリスタを第７図に示す。このサイリ
スタは、誘電体分離基板100の１つの単結晶島内にｎ層2
7、ｎ層27内にアノード層となるｐ層18,ベース層となる
Ｐ層19,p層19内にカソード層となるn+層20をそれぞれ形
成し、ｐ層18にアノード電極21を、n+層20にカソード電
極22を、ｐ層19にゲート電極23をそれぞれオーミツク接
触した構成となついる。図において、一点鎖線は誘電体
分離基板100の他の単結晶島を示し、パルス伝送装置の
制御回路が形成される。誘電体分離基板100は、例えば
多結晶の支持部材101と、単結晶島102と、両者間に介在
した誘電体膜103とから構成されている。順方向と逆方
向にパルス電流が流れるパルス信号伝送路に介在する半
導体スイツチとして本構造のサイリスタを用いることに
より、順方向に電流が流れている状態から逆方向に電流
の流した時にカソード・ゲートを形成するｐ層19よりキ
ヤリア注入するため、逆回復電流が大きくなる。従つて
一方向性のサイリスタでより大きな逆方向に流れるパル
ス電流を伝送できる。本実施例ではｎ型基板を用いてい
るがｐ型基板を用いたサイリスタでも同様の特性が得ら
れる。
本発明パルス信号の伝送方法及び装置に用いるサイリス
タの他の実施例を第８図に示す。このサイリスタは誘電
体分離基板100の１つの単結晶島内にｎ層27、ｎ層27内
にアノード層となるｐ層18及びベース層となるｐ層19,p
層19内にカソード層となる得るn+層20をそれぞれ形成
し、ｐ層18にアノード電極21を、n+層20にカソード電極
22をオーミツク接触し、ｎ層27、ｐ層18及び19上に絶縁
膜26を介して、及びｐ層19,n+層20及びｎ層27上に絶縁
膜26を介してゲート電極24,25を形成したMOSゲートサイ
リスタ構造となつている。ゲート電極24,25を設けるの
は、用途に応じて使いわけるためである。（ａ）は平面
図、（ｂ）は断面図である。
本実施例によれば、これまでの実施例で示したパルス信
号の伝送回路のスイツチとして使用することで、パルス
信号の伝送特性を維持しながら更にMOSゲートによつて
駆動できるので低電力駆動が可能となる。又アノード
層、カソード層を各各ソースとしている事からアノード
層又はカソード層のどちらを基準としてゲート電圧を印
加してもサイリスタを駆動できる利点がある。
本発明パルス信号の伝送方法及び装置に用いるサイリス
タの更に他の実施例を第９図に示す。このサイリスタ
は、誘電体分離基板100の１つの単結晶島内にｎ層27、
ｎ層27内にアノード層となるｐ層18、ベース層となるｐ
層19,p層19内にカソード層となるn+層20、ｐ層18内に局
部的にn+層26をそれぞれ形成し、ｐ層18及びn+層26にア
ノード電極21を、n+層20にカソード電極22を、ｐ層19に
ゲート電極23をそれぞれオーミツク接触した構造となつ
ている。
（ａ）は平面図、（ｂ）は断面図である。ｐ層18中のn+
層26はサイリスタが逆バイアスされたときに、ｐ層19−
ｎ層27−ｐ層18−n+層26からなる４層構造でラツチアツ
プしない濃度及び寸法とする。本実施例によればサイリ
スタが順方向電流を流している状態から逆方向電流を流
し始めた時にｐ層18中に形成したn+層26から電子が注入
され、逆回復時間を長く、逆回復電流を大きくするた
め、より大きな負パルス信号を伝送することができる。
この実施例のn+層26は第８図のサイリスタのｐ層18に形
成しても同等の効果を得ることができる。
以上は、本発明を代表的な実施例を挙げて説明したが、
本発明はこれに限定されることなく種々の変形が可能で
ある。
〔発明の効果〕
以上のように、本発明パルス信号の伝送方法及び伝送装
置によれば、パルス信号に正パルスの波高値が負パルス
のそれより大きくなるようにオフセツト信号を重畳する
ため、１個の一方向性半導体スイツチを用いて波形歪な
くパルス信号を伝送することができる。
また、本発明によればサイリスタのアノード層内に反対
導電型の微少領域を形成することにより、逆回復期間が
長く、逆回復電流の大きい本発明のパルス信号の伝送方
法及び伝送装置に適したサイリスタを得ることができ
る。
【図面の簡単な説明】
第１図は本発明パルス信号の伝送装置の一実施例を示す
回路図、第２図は第１図の動作を説明するための波形
図、第３図は本発明パルス信号の伝送装置の他の実施例
を示す回路図、第４図は第３図の動作を説明するための
波形図、第５図及び第６図は本発明で伝送し得るパルス
信号の波形図、第７図，第８図及び第９図は本発明パル
ス信号の伝送装置に使用するサイリスタの平面図及び断
面図である。 １……パルス信号伝送路、２……変圧器、３……負荷、
４……半導体スイツチ（サイリスタ）、５……オフセツ
ト電源、6,8……制御回路、７……半導体スイツチ（ダ
イオード）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 刈谷 忠昭 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 諸角 和則 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内 (56)参考文献 特開 昭54−157403（ＪＰ，Ａ) 特開 昭54−28551（ＪＰ，Ａ)

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】伝送路に正パルスと負パルスとの組合せか
    らなるパルス信号を付与し、 パルス信号に正パルスが負パルスより大きくなるように
    オフセット電流を重畳し、 オン状態で導電率変調を呈する一方向性の半導体スイッ
    チを介して、オフセット電流を重畳したパルス信号の正
    パルスを、半導体スイッチの順方向電流として伝送路に
    流し、オフセット電流を重畳したパルス信号の負パルス
    を、半導体スイッチの逆回復電流として伝送路に流すこ
    とを特徴とするパルス信号の伝送方法。
  2. 【請求項２】請求項１において、伝送路に付与されるパ
    ルス信号の正パルスの波高値と負パルスの波高値が略等
    しく、正パルスと負パルスの間に０レベルがあることを
    特徴とするパルス信号の伝送方法。
  3. 【請求項３】請求項１において、半導体スイッチがサイ
    リスタであることを特徴とするパルス信号の伝送方法。
  4. 【請求項４】請求項１において、オフセット電流を伝送
    路に付与される正パルスと負パルスの波高値の和の５％
    以上50％未満に設定したことを特徴とするパルス信号の
    伝送方法。
  5. 【請求項５】パルス信号伝送路と、 パルス信号伝送路に正パルスと負パルスとの組合せから
    なるパルス信号を付与する手段と、 パルス信号伝送路に接続され、パルス信号に正パルスが
    負パルスより大きくなるようにオフセット電流を重畳す
    る手段と、 オン状態で導電率変調を呈するとともに、オフセット電
    流を重畳したパルス信号の正パルスが順方向電流として
    流れるようにパルス信号伝送路に接続されるとともに、
    オフセット電流を重畳したパルス信号の負パルスが逆回
    復電流として流れるようにパルス信号伝送路に接続され
    る、一方向性の半導体スイッチと、 を備えることを特徴とするパルス信号の伝送装置。
  6. 【請求項６】請求項５において、上記パルス信号を付与
    する手段から付与された正パルスの波高値と負パルスの
    波高値が略等しく、正パルスと負パルスの間に０レベル
    があることを特徴とするパルス信号の伝送装置。
  7. 【請求項７】請求項５において、半導体スイッチがサイ
    リスタであることを特徴とするパルス信号の伝送装置。
  8. 【請求項８】請求項５において、半導体スイッチが逆バ
    イアス電源によってオン・オフ制御されるダイオードで
    あることを特徴とするパルス信号の伝送装置。
  9. 【請求項９】請求項５において、上記オフセット電流
    を、上記パルス信号を付与する手段から付与された正パ
    ルスと負パルスの波高値の和の５％以上50％未満に設定
    したことを特徴とするパルス信号の伝送装置。
  10. 【請求項１０】請求項５において、上記半導体スイッ
    チ、上記オフセット電流を重畳する手段が同一半導体基
    体内に形成されていることを特徴とするパルス信号の伝
    送装置。
  11. 【請求項１１】一方導電型の第１の領域、第１の領域に
    隣接して第１の領域との間に第１及び第２のpn接合を形
    成する他方導電型の第２及び第３の領域、第２の領域に
    隣接して第２の領域との間に第３のpn接合を形成する一
    方導電型の第４の領域、第３の領域に隣接する一方導電
    型の微少領域を有する半導体基体と、 半導体基体の第３の領域及び微少領域にオーミック接触
    した第１の主電極と、 半導体基体の第４の領域にオーミック接触した第２の主
    電極と、 半導体基体の第２の領域に接触した制御電極とを備える
    ことを特徴とする逆回復期間を利用して逆方向にパルス
    信号を通流するに適した半導体スイッチ。
  12. 【請求項１２】請求項11において、上記半導体基体の同
    一表面に露出するように上記第２及び第３の領域が形成
    されていることを特徴とする半導体スイッチ。
JP1063752A 1989-03-17 1989-03-17 パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ Expired - Lifetime JPH0736567B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1063752A JPH0736567B2 (ja) 1989-03-17 1989-03-17 パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ
EP90104982A EP0387890A1 (en) 1989-03-17 1990-03-16 Method of transmitting pulse signal and apparatus therefor
US07/494,667 US5097160A (en) 1989-03-17 1990-03-16 Method of transmitting pulse signal and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1063752A JPH0736567B2 (ja) 1989-03-17 1989-03-17 パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ

Publications (2)

Publication Number Publication Date
JPH02244853A JPH02244853A (ja) 1990-09-28
JPH0736567B2 true JPH0736567B2 (ja) 1995-04-19

Family

ID=13238448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1063752A Expired - Lifetime JPH0736567B2 (ja) 1989-03-17 1989-03-17 パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ

Country Status (3)

Country Link
US (1) US5097160A (ja)
EP (1) EP0387890A1 (ja)
JP (1) JPH0736567B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786722A (en) * 1996-11-12 1998-07-28 Xerox Corporation Integrated RF switching cell built in CMOS technology and utilizing a high voltage integrated circuit diode with a charge injecting node
US20090267891A1 (en) * 2008-04-25 2009-10-29 Bamidele Ali Virtual paper

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2723355A (en) * 1952-12-23 1955-11-08 Bell Telephone Labor Inc Diode gate circuit
US2877451A (en) * 1955-05-12 1959-03-10 Sperry Rand Corp Diode switching circuits
US3496390A (en) * 1965-12-09 1970-02-17 George J Fischer Multi-junction controllable unit with bi-directional current path from anode to gate to render said unit bi-directional
US3504199A (en) * 1966-08-16 1970-03-31 Rca Corp Square wave generator comprising back-to-back series-connected charge storage diodes
US3518454A (en) * 1967-10-20 1970-06-30 Bell Telephone Labor Inc Bidirectional transmission circuit
US3689912A (en) * 1970-12-16 1972-09-05 Bell Telephone Labor Inc Gaseous display driver circuits
US4220874A (en) * 1977-02-15 1980-09-02 Oki Electric Industry Co., Ltd. High frequency semiconductor devices
JPS6034849B2 (ja) * 1977-08-08 1985-08-10 株式会社日立製作所 ミユ−テイング回路
JPS54157403A (en) * 1978-06-02 1979-12-12 Fujitsu Ltd Information transfer system
JPS5928295B2 (ja) * 1979-12-24 1984-07-12 株式会社 日立メディコ 超音波振動子励振用スイツチ回路
JPS6031312A (ja) * 1983-07-29 1985-02-18 Hitachi Ltd 高周波電圧信号のスイツチング回路
US4638189A (en) * 1984-06-29 1987-01-20 Monolithic Memories, Incorporated Fast and gate with programmable output polarity
US4808854A (en) * 1987-03-05 1989-02-28 Ltv Aerospace & Defense Co. Trinary inverter

Also Published As

Publication number Publication date
EP0387890A1 (en) 1990-09-19
US5097160A (en) 1992-03-17
JPH02244853A (ja) 1990-09-28

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US6288424B1 (en) Semiconductor device having LDMOS transistors and a screening layer
US5477175A (en) Off-line bootstrap startup circuit
US4969028A (en) Gate enhanced rectifier
US20020053717A1 (en) Semiconductor apparatus
US6069371A (en) Semiconductor rectifier and a method for driving the same
JPH0671079B2 (ja) 双方向導通可能なモノリシック集積半導体デバイスとその製造方法
JPH0371773B2 (ja)
US6111289A (en) Semiconductor device
US5585650A (en) Semiconductor bidirectional switch and method of driving the same
JP3707942B2 (ja) 半導体装置とそれを用いた半導体回路
EP0247660B1 (en) Semiconductor device comprising a bipolar transistor and field-effect transistors
US4354121A (en) Field controlled thyristor control circuit with additional FCT in reverse bias circuit
JP3278496B2 (ja) 半導体装置およびその駆動方法
US5357157A (en) Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal
JP3491049B2 (ja) 整流素子およびその駆動方法
JPH0736567B2 (ja) パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ
JPS6326549B2 (ja)
JPH0654777B2 (ja) ラテラルトランジスタを有する回路
JP3249891B2 (ja) 半導体装置およびその使用方法
JPH0654796B2 (ja) 複合半導体装置
JP3450358B2 (ja) 半導体装置
US5122854A (en) MOS control thyristor
KR20010080699A (ko) 아날로그 스위치
US4952998A (en) Integrated circuit with complementary MOS transistors