JPH02244853A - パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ - Google Patents
パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチInfo
- Publication number
- JPH02244853A JPH02244853A JP1063752A JP6375289A JPH02244853A JP H02244853 A JPH02244853 A JP H02244853A JP 1063752 A JP1063752 A JP 1063752A JP 6375289 A JP6375289 A JP 6375289A JP H02244853 A JPH02244853 A JP H02244853A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- pulse
- signal transmission
- semiconductor switch
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Thyristors (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一方向性の半導体スイッチで双方向にパルス
信号を伝送する方法及び装置並びにパルス信号の伝送に
適した半導体スイッチの構造に関する。
信号を伝送する方法及び装置並びにパルス信号の伝送に
適した半導体スイッチの構造に関する。
一方向性の半導体スイッチで双方向にパルスイコ号を伝
送する方法の１つとしては、特開昭６０−１３３１２号
公報に記載されているように、ダイオード又はサイリス
タのカソード側にパルス信号の波高値より十分大きな負
の電圧を印加した状態でパルス信号を伝送する方法が知
られている。この方法によればパルス信号としての電流
は常にダイオード又はサイリスタの順方向電流として流
れるため、１ｆＢの一方向性半導体スイッチで双方向に
パルス信号を伝送することができるのである。他の方法
としては特開昭５６−９０６２５号公報に記載されてい
る逆回復電流の大きいダイオード又はサイリスタを使用
する方法が知られている。この方法によれば、逆回復電
流の流れる期間を利用して逆方向のパルスを伝送するた
め、１個の一方向性半導体スイッチで双方向にパルス信
号を伝送することができるのである。
送する方法の１つとしては、特開昭６０−１３３１２号
公報に記載されているように、ダイオード又はサイリス
タのカソード側にパルス信号の波高値より十分大きな負
の電圧を印加した状態でパルス信号を伝送する方法が知
られている。この方法によればパルス信号としての電流
は常にダイオード又はサイリスタの順方向電流として流
れるため、１ｆＢの一方向性半導体スイッチで双方向に
パルス信号を伝送することができるのである。他の方法
としては特開昭５６−９０６２５号公報に記載されてい
る逆回復電流の大きいダイオード又はサイリスタを使用
する方法が知られている。この方法によれば、逆回復電
流の流れる期間を利用して逆方向のパルスを伝送するた
め、１個の一方向性半導体スイッチで双方向にパルス信
号を伝送することができるのである。
上記従来例の前者は、パルス電流の全てが一方向に流れ
るようにパルス電流の波高値以上のオフセット電流を与
えていることから、半導体スイッチに流れる最大電流が
大きくなり半導体スイッチの電圧・電流特性曲線の直線
性の悪い領域を利用することに原因して伝送するパルス
信号の正パルスに波形歪を生じる問題がある。この問題
を解決するためには、半導体スイッチの導通面積を必要
以上に大きくしなければならない。後者は半導体スイッ
チの逆方向に流れるパルス電流の所望値が半導体スイッ
チの逆回復電流より大きいと伝送されるパルス電流は逆
回復電流値によって制限されることから、所望のパルス
電流に対して実際に伝送される電流は小さくなり、負パ
ルスに波形歪が生じる問題があった。
るようにパルス電流の波高値以上のオフセット電流を与
えていることから、半導体スイッチに流れる最大電流が
大きくなり半導体スイッチの電圧・電流特性曲線の直線
性の悪い領域を利用することに原因して伝送するパルス
信号の正パルスに波形歪を生じる問題がある。この問題
を解決するためには、半導体スイッチの導通面積を必要
以上に大きくしなければならない。後者は半導体スイッ
チの逆方向に流れるパルス電流の所望値が半導体スイッ
チの逆回復電流より大きいと伝送されるパルス電流は逆
回復電流値によって制限されることから、所望のパルス
電流に対して実際に伝送される電流は小さくなり、負パ
ルスに波形歪が生じる問題があった。
本発明の目的は、半導体スイッチのサイズを大きくする
ことなく、一方向性の半導体スイッチを用いて双方向に
パルス信号を伝送する方法及び装置を提供することにあ
る。
ことなく、一方向性の半導体スイッチを用いて双方向に
パルス信号を伝送する方法及び装置を提供することにあ
る。
本発明の他の目的は、一方向性の半導体スイッチを用い
て双方向にパルス信号を伝送するに適した半導体スイッ
チを提供することにある。
て双方向にパルス信号を伝送するに適した半導体スイッ
チを提供することにある。
上記目的を達成する本発明パルス信号の伝送方法の特徴
とするところは、オン状態で導電率変調を呈する半導体
スイッチを用いて半導体スイッチに対して順方向となる
正パルスと逆方向となる負パルスの組合せからなるパル
ス信号を伝送する場合に、このパルス信号に正パルスが
負パルスより太き（なるようにオフセット電流を重畳す
る点にある。
とするところは、オン状態で導電率変調を呈する半導体
スイッチを用いて半導体スイッチに対して順方向となる
正パルスと逆方向となる負パルスの組合せからなるパル
ス信号を伝送する場合に、このパルス信号に正パルスが
負パルスより太き（なるようにオフセット電流を重畳す
る点にある。
オン状態で導電率変調を呈する半導体スイッチとしては
、電気ゲート方式、ＭＯＳゲート方式或いは光ゲート方
式の一方向性サイリスタ（ゲートターンオフサイリスタ
を含む）、一方向性の静電誘導サイリスタ、絶縁ゲート
型バイポーラトランジスタ（ＩＧＢＴ）、及びバイアス
電源との組合せでスイッチング機能を持つダイオードが
これに該当する。これらの半導体スイッチは、主電極間
の印加電圧の極性が変って主電極間がオン状態からオフ
状態に移行する際に、主電極間に逆回復電流と称するオ
ン状態とは逆方向の電流が流れるという共通した特徴を
持っている。本発明の伝送方法は、この逆回復電流が流
れる期間を利用してパルス信号のうちの負パルスを伝送
するものである。
、電気ゲート方式、ＭＯＳゲート方式或いは光ゲート方
式の一方向性サイリスタ（ゲートターンオフサイリスタ
を含む）、一方向性の静電誘導サイリスタ、絶縁ゲート
型バイポーラトランジスタ（ＩＧＢＴ）、及びバイアス
電源との組合せでスイッチング機能を持つダイオードが
これに該当する。これらの半導体スイッチは、主電極間
の印加電圧の極性が変って主電極間がオン状態からオフ
状態に移行する際に、主電極間に逆回復電流と称するオ
ン状態とは逆方向の電流が流れるという共通した特徴を
持っている。本発明の伝送方法は、この逆回復電流が流
れる期間を利用してパルス信号のうちの負パルスを伝送
するものである。
伝送するパルス信号は、半導体スイッチの逆回復期間を
利用して負パルスを伝送することから２パルス幅を１０
μｓｅｃ以下にする必要がある。また、パルス信号とし
ては、例えば■正パルスとそれと略等しい液高値をもつ
負パルスとの組合せからなるもの、■正パルスとそれと
略等しい波高値をもつ負パルスと更に両パルス間に位置
する０レベルとの組合せからなるもの、■波高値の異な
る２種類の正パルスと波高値の異なる２種類の負パルス
との組合せからなるもの、が考えられる。
利用して負パルスを伝送することから２パルス幅を１０
μｓｅｃ以下にする必要がある。また、パルス信号とし
ては、例えば■正パルスとそれと略等しい液高値をもつ
負パルスとの組合せからなるもの、■正パルスとそれと
略等しい波高値をもつ負パルスと更に両パルス間に位置
する０レベルとの組合せからなるもの、■波高値の異な
る２種類の正パルスと波高値の異なる２種類の負パルス
との組合せからなるもの、が考えられる。
パルス信号に重畳するオフセット電流の大きさは、負パ
ルスを波形歪なく伝送するに必要な逆回復期間を得るに
十分な大きさに設定される。具体的には、正パルスと負
パルスの波高値の和の５％以以上５０未未゛満好ましく
は２５％以上５０％未満に設定される。
ルスを波形歪なく伝送するに必要な逆回復期間を得るに
十分な大きさに設定される。具体的には、正パルスと負
パルスの波高値の和の５％以以上５０未未゛満好ましく
は２５％以上５０％未満に設定される。
上記目的を散成する本発明パルス信号の伝送装霞の特徴
とするところは、その入力端から出力端にパルス信号を
伝送するパルス信号伝送路と、パルス信号伝送路に介在
したオン状態で導電率変調を呈する半導体スイッチと、
パルス信号伝送路に半導体スイッチに対して順方向とな
るオフセット電流を供給する手段とを具備する点にある
。
とするところは、その入力端から出力端にパルス信号を
伝送するパルス信号伝送路と、パルス信号伝送路に介在
したオン状態で導電率変調を呈する半導体スイッチと、
パルス信号伝送路に半導体スイッチに対して順方向とな
るオフセット電流を供給する手段とを具備する点にある
。
この装置におけるパルス信号、半導体スイッチ及びオフ
セット電流についても、上記した条件を満す必要がある
。
セット電流についても、上記した条件を満す必要がある
。
オフセット電流を供給する手段としては、定電源が望ま
しく、他の目的でパルス信号に重畳する定電流をオフセ
ット電流に兼用してもよい。
しく、他の目的でパルス信号に重畳する定電流をオフセ
ット電流に兼用してもよい。
上記目的を奏する本発明パルス信号の伝送に適した半導
体スイッチの特徴とするところは、−力源電型の第１の
領域、第１の領域に隣接して第１の領域との間に第１及
び第２のｐｎ接合を形成する他方導電型の第２及び第３
の領域、第２の領域に隣接して第２の領域との間に第３
のｐｎ接合を形成する一方導電型の第４の領域、第３の
領域に隣接する一方導電型の微少領域を有する半導体基
体と、半導体基体の第３の領域及び微少領域にオーミッ
ク接触した第１の主電極と、半導体基体の第４の領域に
オーミック接触した第２の主電極と、半導体基体の第２
の領域に接触した制御電極とを具備する点にある。
体スイッチの特徴とするところは、−力源電型の第１の
領域、第１の領域に隣接して第１の領域との間に第１及
び第２のｐｎ接合を形成する他方導電型の第２及び第３
の領域、第２の領域に隣接して第２の領域との間に第３
のｐｎ接合を形成する一方導電型の第４の領域、第３の
領域に隣接する一方導電型の微少領域を有する半導体基
体と、半導体基体の第３の領域及び微少領域にオーミッ
ク接触した第１の主電極と、半導体基体の第４の領域に
オーミック接触した第２の主電極と、半導体基体の第２
の領域に接触した制御電極とを具備する点にある。
オン状態で導電率変調を呈する半導体スイッチに最初正
パルスを付与すると、正パルスは半導体スイッチに対し
て順方向であるため半導体スイッチはオン状態となり、
正パルスの波高値に対応した順電流が流れる。次に半導
体スイッチに負パルスを付与すると、負パルスは半導体
スイッチに対して逆方向であるため半導体スイッチがオ
ン状態からオフ状態に移行し始める。この時、オン状態
において順電流によって半導体スイッチ内の蓄積・され
かつ残留しているキャリアが半導体スイッチの主電極に
引き出され、その結果半導体スイッチに逆方向電流（逆
回復電流）が流れる。もし、逆回復電流が流れる期間が
負パルスのパルス幅より大きければ、一方向性の半導体
スイッチで逆方向にもパルスを伝送することができるの
である。このためには、半導体スイッチの逆回復期間を
長くすることが必要となる。また、逆回復電流の大きさ
を負パルスの伝送される期間において負パルスの波高値
より大きければ、波形歪を生じることなく一方向性の半
導体スイッチで双方向にパルス信号を伝送することが可
能となる０本発明の伝送方法におけるオフセット電流は
、半導体スイッチを通過する時点において正パルス側の
波高値を負パルス側の波高値より大きくシ、それによっ
て逆回復期間及び逆回復電流を負パルスのパルス幅及び
波高値より大きくし、その結果一方向性の半導体スイッ
チで双方向にパルス信号を波形歪を生じることなく伝送
することに寄与するものである。
パルスを付与すると、正パルスは半導体スイッチに対し
て順方向であるため半導体スイッチはオン状態となり、
正パルスの波高値に対応した順電流が流れる。次に半導
体スイッチに負パルスを付与すると、負パルスは半導体
スイッチに対して逆方向であるため半導体スイッチがオ
ン状態からオフ状態に移行し始める。この時、オン状態
において順電流によって半導体スイッチ内の蓄積・され
かつ残留しているキャリアが半導体スイッチの主電極に
引き出され、その結果半導体スイッチに逆方向電流（逆
回復電流）が流れる。もし、逆回復電流が流れる期間が
負パルスのパルス幅より大きければ、一方向性の半導体
スイッチで逆方向にもパルスを伝送することができるの
である。このためには、半導体スイッチの逆回復期間を
長くすることが必要となる。また、逆回復電流の大きさ
を負パルスの伝送される期間において負パルスの波高値
より大きければ、波形歪を生じることなく一方向性の半
導体スイッチで双方向にパルス信号を伝送することが可
能となる０本発明の伝送方法におけるオフセット電流は
、半導体スイッチを通過する時点において正パルス側の
波高値を負パルス側の波高値より大きくシ、それによっ
て逆回復期間及び逆回復電流を負パルスのパルス幅及び
波高値より大きくし、その結果一方向性の半導体スイッ
チで双方向にパルス信号を波形歪を生じることなく伝送
することに寄与するものである。
また、伝送されるパルス信号のなかには、正パルスと負
パルスとの間にＯレベルを持つものがある。そのような
パルス信号を一方向性の半導体スイッチを用いて伝送す
る場合、０レベルの期間が存在するため、逆回復期間か
らＯレベルの期間を差し引いた残りの僅かの期間が負パ
ルスの伝送期間となり、双方向にパルス信号を正確に伝
送することが困難となる。このようなパルス信号にオフ
セットｆｉｔ流を重畳すれば、半導体スイッチに０レベ
ルのパルス信号が印加される期間がなくなり、上述の困
難を一掃することができる。
パルスとの間にＯレベルを持つものがある。そのような
パルス信号を一方向性の半導体スイッチを用いて伝送す
る場合、０レベルの期間が存在するため、逆回復期間か
らＯレベルの期間を差し引いた残りの僅かの期間が負パ
ルスの伝送期間となり、双方向にパルス信号を正確に伝
送することが困難となる。このようなパルス信号にオフ
セットｆｉｔ流を重畳すれば、半導体スイッチに０レベ
ルのパルス信号が印加される期間がなくなり、上述の困
難を一掃することができる。
更に、一方向性のサイリスタのアノード層即ちｐｎｐｎ
の４層のうちの外側の２層に反対導電型の微小領域を形
成しているため、サイリスタがオン状態からオフ状態に
移行する際に微小領域がキャリアの注入を行ない、逆回
復時間を長く、逆回復電流を大きくする。このため、半
導体スイッチの逆回復期間を利用して負パルスを伝送す
る場合に好ましいサイリスタとなる。
の４層のうちの外側の２層に反対導電型の微小領域を形
成しているため、サイリスタがオン状態からオフ状態に
移行する際に微小領域がキャリアの注入を行ない、逆回
復時間を長く、逆回復電流を大きくする。このため、半
導体スイッチの逆回復期間を利用して負パルスを伝送す
る場合に好ましいサイリスタとなる。
以下、本発明を実施例として示した図面により詳述する
。
。
第１図は本発明パルス信号の伝送方法及び装置を示す実
施例で、１は入力端に変圧器２が、出力端に負荷３がそ
れぞれ接続されたパルス信号伝送路、４はパルス信号伝
送路１に入力端から出力端に向う方向が順方向となるよ
うに介在された電気ゲート方式の一方向性サイリスタ、
５はパルス信号伝送路１に接続されたオフセット電流を
与えるためのオフセット電源、６はサイリスタ４をオン
・オフ制御するための制御回路で、少なくともサイリス
タ４のゲートＧにオン信号を付与する電源６１と、サイ
リスタ４をオフするためにゲートＧとカンードＫｒＩ！
Ｊを短絡する手段６２とを具備している６変圧器２の１
次側より第２図（ａ）に示すパルス信号ＩＮＮが付与さ
れる。このパルス信号ＩＩＮは、サイリスタ４に対して
順方向となる正パルスＩＰと、それと略等しい波高値を
有しサイリスタ４に対して逆方向となる負パルスＩｓと
、両パルス間に位置する０レベルとの組合せとからなっ
ている。正パルスＩｐ及び負パルスＩｓのパルス幅は略
等しく、０レベルの期間は伝送する信号によって異なっ
ている。第２図（ｂ）は制御電源６からサイリスタ４の
ゲートＧに付与される制御信号Ｖａ 、第２図（ｃ）は
制御信号Ｖａが付与されている間サイリスタ４を通って
負荷３へに付与°さ九るパルス信号Ｉ ０ＬＩＴである
。このパルス信号Ｉ ｏｕｔは、（ａ）で示すパルス信
号ＩＩＮにオフセット電源５によるオフセット電流Ｉｏ
ｓが重畳された（コサとなっている。パルス信号Ｉ ｏ
ｕｒのうちＯレベルより正側の部分はサイリスタ４の順
方向電流として流れ、負側の部分はサイリスタ４の逆回
復電流ｉＲの一部として流れる。パルス信号Ｉ ｏｕｔ
の負側の部分が波形歪なく逆回復電流ｉｎの一部として
流れるためには、そのパルス幅Ｗｐが逆回復時間ｅｒｒ
より短く、かつ波高値が通流期間中において逆回復電流
ｉＲより小さい値であることが必要条件である。例えば
、ライフタイムが約５μｓｅｃのシリコン基体に形成し
たラテラルサイリスタでは、順方向電流が５００ Ａ／
ａ！のとき逆回復電流が約３０ｍＡ、逆回復時間が約４
μＳｅｃとなる。この場合には、パルス信号の負側の部
分を波高値２０ｍＡ、パルス幅３μｓｅｃとすることに
より、実用上問題とならない範囲でパルス信号を双方向
に伝送することができる。
施例で、１は入力端に変圧器２が、出力端に負荷３がそ
れぞれ接続されたパルス信号伝送路、４はパルス信号伝
送路１に入力端から出力端に向う方向が順方向となるよ
うに介在された電気ゲート方式の一方向性サイリスタ、
５はパルス信号伝送路１に接続されたオフセット電流を
与えるためのオフセット電源、６はサイリスタ４をオン
・オフ制御するための制御回路で、少なくともサイリス
タ４のゲートＧにオン信号を付与する電源６１と、サイ
リスタ４をオフするためにゲートＧとカンードＫｒＩ！
Ｊを短絡する手段６２とを具備している６変圧器２の１
次側より第２図（ａ）に示すパルス信号ＩＮＮが付与さ
れる。このパルス信号ＩＩＮは、サイリスタ４に対して
順方向となる正パルスＩＰと、それと略等しい波高値を
有しサイリスタ４に対して逆方向となる負パルスＩｓと
、両パルス間に位置する０レベルとの組合せとからなっ
ている。正パルスＩｐ及び負パルスＩｓのパルス幅は略
等しく、０レベルの期間は伝送する信号によって異なっ
ている。第２図（ｂ）は制御電源６からサイリスタ４の
ゲートＧに付与される制御信号Ｖａ 、第２図（ｃ）は
制御信号Ｖａが付与されている間サイリスタ４を通って
負荷３へに付与°さ九るパルス信号Ｉ ０ＬＩＴである
。このパルス信号Ｉ ｏｕｔは、（ａ）で示すパルス信
号ＩＩＮにオフセット電源５によるオフセット電流Ｉｏ
ｓが重畳された（コサとなっている。パルス信号Ｉ ｏ
ｕｒのうちＯレベルより正側の部分はサイリスタ４の順
方向電流として流れ、負側の部分はサイリスタ４の逆回
復電流ｉＲの一部として流れる。パルス信号Ｉ ｏｕｔ
の負側の部分が波形歪なく逆回復電流ｉｎの一部として
流れるためには、そのパルス幅Ｗｐが逆回復時間ｅｒｒ
より短く、かつ波高値が通流期間中において逆回復電流
ｉＲより小さい値であることが必要条件である。例えば
、ライフタイムが約５μｓｅｃのシリコン基体に形成し
たラテラルサイリスタでは、順方向電流が５００ Ａ／
ａ！のとき逆回復電流が約３０ｍＡ、逆回復時間が約４
μＳｅｃとなる。この場合には、パルス信号の負側の部
分を波高値２０ｍＡ、パルス幅３μｓｅｃとすることに
より、実用上問題とならない範囲でパルス信号を双方向
に伝送することができる。
一方向性サイリスタによって波形歪がなく双方向にパル
ス信号を伝送するために必要な条件は、オフセット電流
をパルス信号に重畳することで満たされる。従って、本
発明においてオフセット電流の大きさをどのように設定
するかは重要な事項である１本発明では、次の三段階の
設定を提案するが、どれを選択するかについては用途に
許容されるパルス信号の伝送精度に応じて決めればよい
。
ス信号を伝送するために必要な条件は、オフセット電流
をパルス信号に重畳することで満たされる。従って、本
発明においてオフセット電流の大きさをどのように設定
するかは重要な事項である１本発明では、次の三段階の
設定を提案するが、どれを選択するかについては用途に
許容されるパルス信号の伝送精度に応じて決めればよい
。
（１）パルス信号ＩＩＮの正パルスＩｐと負パルスＩＮ
の波高値の和の０％より大きく５０％未満とする。０％
より大きくするのは、第２図（ａ）に示すパルス信号の
伝送においても逆回復電流を利用して負側のパルスを通
すためであり、５０％未満にするのは負側のパルスの波
形歪を除去するためである。即ち、５０％にするとサイ
リスタ（ダイオード）の順バイアスされていたｐｎ接合
状が熱平衡状態に戻るまではビルトイン電圧によって逆
方向電流が流れて負側のパルスに重畳し波形歪を生じる
。これに対し、５０％未満にしておくと、負側のパルス
は逆回復期間に流れることになる。逆回復期間内は半導
体スイッチの内部抵抗はＯΩであるから逆バイアス電圧
と外部抵抗によって定まる逆電流が流れることになり、
ビルトイン電圧による逆電流の重畳がなくなる。従って
、負側のパルスに波形歪を生じなくなる。
の波高値の和の０％より大きく５０％未満とする。０％
より大きくするのは、第２図（ａ）に示すパルス信号の
伝送においても逆回復電流を利用して負側のパルスを通
すためであり、５０％未満にするのは負側のパルスの波
形歪を除去するためである。即ち、５０％にするとサイ
リスタ（ダイオード）の順バイアスされていたｐｎ接合
状が熱平衡状態に戻るまではビルトイン電圧によって逆
方向電流が流れて負側のパルスに重畳し波形歪を生じる
。これに対し、５０％未満にしておくと、負側のパルス
は逆回復期間に流れることになる。逆回復期間内は半導
体スイッチの内部抵抗はＯΩであるから逆バイアス電圧
と外部抵抗によって定まる逆電流が流れることになり、
ビルトイン電圧による逆電流の重畳がなくなる。従って
、負側のパルスに波形歪を生じなくなる。
（２）パルス信号ＩＩＮの正パルスＩｐと負パルスＩＮ
の波高値の和の５％以上５０％未満とする。
の波高値の和の５％以上５０％未満とする。
５％以上にすることにより、オフセット電流による波形
歪除去の効果が現われるのである。
歪除去の効果が現われるのである。
（３）パルス信号ＩＩＮの正パルスＩｐと負パルスＩＮ
の波高値の和の２５％以上５０％未満とする。２５％以
上にすることにより、オフセット電流による波形歪除去
の効果が顕著に現われるのである。
の波高値の和の２５％以上５０％未満とする。２５％以
上にすることにより、オフセット電流による波形歪除去
の効果が顕著に現われるのである。
このようにサイリスタの逆回復期間を利用して負側のパ
ルスを伝送する場合、パルス幅Ｗｐが逆回復時間Ｅｒｒ
より短くなければならないことは既述した通りである。
ルスを伝送する場合、パルス幅Ｗｐが逆回復時間Ｅｒｒ
より短くなければならないことは既述した通りである。
実用に供し得るパルスｌｌ１Ｘ Ｗ Ｐを検討したとこ
ろ１０μｓｅｃ以下にする必要があることがわかった。
ろ１０μｓｅｃ以下にする必要があることがわかった。
この値より長くなると波形歪を生じ実用的なパルス信号
の伝送は難しくなる。
の伝送は難しくなる。
第１図においては、サイリスタ４をオフするときにはゲ
ートＧとカソードに間を短絡しているが。
ートＧとカソードに間を短絡しているが。
他の方法例えばゲートＧとカソードに間にカソードに側
が正電位となるオフ信号を付与してもよい。
が正電位となるオフ信号を付与してもよい。
またパルス信号ＩＩＮは変圧器２を介して入力されてい
るが、パルス信号伝送路とパルス信号ＩＩＮを付与する
手段（図示せず）との間の絶縁が不要のときは、変圧器
２を省略することができる。また、容量又はトランジス
タを介してパルス信号ＩＩＮを付与してもよい、更に、
オフセット電流Ｉｏｓが変圧器２に流れるのを防止する
ために、パルス信号伝送路とオフセット電源との接続点
と変圧器との間に容量を介在させてもよい。
るが、パルス信号伝送路とパルス信号ＩＩＮを付与する
手段（図示せず）との間の絶縁が不要のときは、変圧器
２を省略することができる。また、容量又はトランジス
タを介してパルス信号ＩＩＮを付与してもよい、更に、
オフセット電流Ｉｏｓが変圧器２に流れるのを防止する
ために、パルス信号伝送路とオフセット電源との接続点
と変圧器との間に容量を介在させてもよい。
第３図は半導体スイッチとしてダイオードを用いた本発
明パルス信号の伝送方法及び装置を示す実施例で、第１
図とはパルス信号伝送路１に入力端から出力端に向う方
向が順方位となるようにダイオード７を介在した点、ダ
イオード７をオン・オフ制御するためのダイオード７の
カソード側に抵抗８１．スイッチ８２及び直流型ｇ８３
からなる制御回路８を接続した点において相違している
。
明パルス信号の伝送方法及び装置を示す実施例で、第１
図とはパルス信号伝送路１に入力端から出力端に向う方
向が順方位となるようにダイオード７を介在した点、ダ
イオード７をオン・オフ制御するためのダイオード７の
カソード側に抵抗８１．スイッチ８２及び直流型ｇ８３
からなる制御回路８を接続した点において相違している
。
直流電源８３はダイオード７を常に逆バイアスできる電
圧とする。パルス信号Ｌ＋Ｎ（第４図（ａ））を伝送し
ない場合は、スイッチ８２をオンすることによって直流
電源８３によってダイオード７にはパルス信号ＩＩＮの
ピーク値とオフセット電源５の電圧の和より大きな逆電
圧Ｖａ（第４図（ｂ））が印加されるため、ダイオード
７が常に逆バイアス状態となりパルス信号ＩＩＮは負荷
３に伝送されない、スイッチ８２をオンすると、パルス
信号ＩｌＮにオフセット電流Ｉｏｓが重畳されたパルス
信号ｌ０１ＪＴ（第４図（Ｃ））が伝送される。パルス
信号Ｉ ｏｕｔのダイオード７に対し逆方向となる負の
部分の波高値はダイオード７の逆回復電流ｉＲより小さ
い値で、パルス幅Ｗｐは逆回復時間ｔｒｒより短い値と
する。本実施例によれば、パルス信号の負の部分をパル
ス信号伝送路１に介在したダイオードの逆回復電流より
小さな波高値となるように、パルス信号にオフセット電
流Ｉｏｓを加えることにより、双方向にパルス信号を少
ない波形歪で伝送できる。オフセット電流の値及び信号
のパルス幅の条件は第１図の実施例と同じ条件でよい。
圧とする。パルス信号Ｌ＋Ｎ（第４図（ａ））を伝送し
ない場合は、スイッチ８２をオンすることによって直流
電源８３によってダイオード７にはパルス信号ＩＩＮの
ピーク値とオフセット電源５の電圧の和より大きな逆電
圧Ｖａ（第４図（ｂ））が印加されるため、ダイオード
７が常に逆バイアス状態となりパルス信号ＩＩＮは負荷
３に伝送されない、スイッチ８２をオンすると、パルス
信号ＩｌＮにオフセット電流Ｉｏｓが重畳されたパルス
信号ｌ０１ＪＴ（第４図（Ｃ））が伝送される。パルス
信号Ｉ ｏｕｔのダイオード７に対し逆方向となる負の
部分の波高値はダイオード７の逆回復電流ｉＲより小さ
い値で、パルス幅Ｗｐは逆回復時間ｔｒｒより短い値と
する。本実施例によれば、パルス信号の負の部分をパル
ス信号伝送路１に介在したダイオードの逆回復電流より
小さな波高値となるように、パルス信号にオフセット電
流Ｉｏｓを加えることにより、双方向にパルス信号を少
ない波形歪で伝送できる。オフセット電流の値及び信号
のパルス幅の条件は第１図の実施例と同じ条件でよい。
第５図は本発明を適用し得るパルス信号の他の例を示す
、このパルス信号はオフセット電流Ｉｏｓを重畳した状
態で基準値Ｉｏｓに対して±ＩＰ１゜±Ｉｐｚの４値の
パルスの組合せからなっている。
、このパルス信号はオフセット電流Ｉｏｓを重畳した状
態で基準値Ｉｏｓに対して±ＩＰ１゜±Ｉｐｚの４値の
パルスの組合せからなっている。
破線は半導体スイッチの逆回復電流ｉＲを示し、パルス
信号のＯレベルより負の部分（Ｉｏ Ｉｐｚ）はこの
逆回復電流ｉｕより小さな波高値を有し、パルス幅Ｗｌ
は逆回復時間ｔｒｒより短くなっていれば本発明の伝送
方法により波形歪なく一方向の半導体スイッチにより伝
送することができる。
信号のＯレベルより負の部分（Ｉｏ Ｉｐｚ）はこの
逆回復電流ｉｕより小さな波高値を有し、パルス幅Ｗｌ
は逆回復時間ｔｒｒより短くなっていれば本発明の伝送
方法により波形歪なく一方向の半導体スイッチにより伝
送することができる。
第６図は本発明の適用し得るパルス信号の更に他の例を
示す。このパルス信号は、オフセット電流Ｉｏｓを重畳
した状態で基準値Ｉｏｓに対して基準値レベルと、それ
より小さくなる方向に波高値Ｉｐａが絶対値でＩｏｓよ
り大きい波形との組合せからなっている。破線は半導体
スイッチの逆回復電流ｉＲを示すもので、パルス信号の
Ｏレベルより負の部分（Ｉｏ−Ｉｐ）は、この逆回復電
流ｉＦＩより小さい波高値となる様にオフセット電流■
ｏｇを十分に大きくすると共に、そのパルス幅Ｗ１を逆
回復時間ｔｒｒより十分短い期間としている。このよう
にすれば、ある一定値から逆方向にパルス電流が流れる
場合でも半導体スイッチの逆回復電流を利用して、双方
向にパルス信号を伝送できる。
示す。このパルス信号は、オフセット電流Ｉｏｓを重畳
した状態で基準値Ｉｏｓに対して基準値レベルと、それ
より小さくなる方向に波高値Ｉｐａが絶対値でＩｏｓよ
り大きい波形との組合せからなっている。破線は半導体
スイッチの逆回復電流ｉＲを示すもので、パルス信号の
Ｏレベルより負の部分（Ｉｏ−Ｉｐ）は、この逆回復電
流ｉＦＩより小さい波高値となる様にオフセット電流■
ｏｇを十分に大きくすると共に、そのパルス幅Ｗ１を逆
回復時間ｔｒｒより十分短い期間としている。このよう
にすれば、ある一定値から逆方向にパルス電流が流れる
場合でも半導体スイッチの逆回復電流を利用して、双方
向にパルス信号を伝送できる。
又、順方向に流れている時間Ｗｚを逆回復時間ｔｒｒよ
り十分長くすることで、安定した逆回復特性が得られる
ことから、逆方向に流れる電流も安定し、波形歪を小さ
くできる。
り十分長くすることで、安定した逆回復特性が得られる
ことから、逆方向に流れる電流も安定し、波形歪を小さ
くできる。
本発明パルス信号の伝送方法及び装置の半導体スイッチ
として使用するサイリスタを第７図に示す、このサイリ
スタは、誘電体分離基板１００の１つの単結晶島内に０
層２７．０層２７内にアノード層となる２層１８．ベー
ス層となる２層１９゜２層１９内にカソード層となるｎ
＋層２０をそれぞれ形成し、２層１８にアノード電極２
１を、ｎ十層２０にカソード電極２２を、９層１９にゲ
ート電極２３をそれぞれオーミック接触した構成となつ
いる０図において、−点鎖線は誘電体分離基板１００の
他の単結晶島を示し、パルス伝送装置の制御回路が形成
される。誘電体分離基Ｆｉ、ｉｏ。
として使用するサイリスタを第７図に示す、このサイリ
スタは、誘電体分離基板１００の１つの単結晶島内に０
層２７．０層２７内にアノード層となる２層１８．ベー
ス層となる２層１９゜２層１９内にカソード層となるｎ
＋層２０をそれぞれ形成し、２層１８にアノード電極２
１を、ｎ十層２０にカソード電極２２を、９層１９にゲ
ート電極２３をそれぞれオーミック接触した構成となつ
いる０図において、−点鎖線は誘電体分離基板１００の
他の単結晶島を示し、パルス伝送装置の制御回路が形成
される。誘電体分離基Ｆｉ、ｉｏ。
は、例えば多結晶の支持部材Ｌｏｔと、単結晶島１０２
と５両者間に介在した誘電体膜１０３とから構成されて
いる。順方向と逆方向にパルス電流が流れるパルス信号
伝送路に介在する半導体スイッチとして本構造のサイリ
スタを用いることにより、Ｉ＠力方向電流が流れている
状態から逆方向に電流を流した時にカソード・ゲートを
形成する２層１９よりキャリア注入するため、逆回復電
流が大きくなる。従って一方向性のサイリスタでより大
きな逆方向に流れるパルス電流を伝送できる。
と５両者間に介在した誘電体膜１０３とから構成されて
いる。順方向と逆方向にパルス電流が流れるパルス信号
伝送路に介在する半導体スイッチとして本構造のサイリ
スタを用いることにより、Ｉ＠力方向電流が流れている
状態から逆方向に電流を流した時にカソード・ゲートを
形成する２層１９よりキャリア注入するため、逆回復電
流が大きくなる。従って一方向性のサイリスタでより大
きな逆方向に流れるパルス電流を伝送できる。
本実施例ではｎ型基板を用いているがｐ型基板を用いた
サイリスタでも同様の特性が得ら九る。
サイリスタでも同様の特性が得ら九る。
本発明パルス信号の伝送方法及び装置に用いるサイリス
タの他の実施例を第８図に示す。このサイリスタはｖｌ
電体分離基板１００の１つの単結晶島内に０層２７．１
層２７内にアノード層となるｐＨ８及びベース層となる
２層１９，１層１９内にカソード層となる得るｎ÷層２
ｏをそれぞれ形成し、２層１８にアノード電極２１を、
ｎ＋層２０にカソードｆ’１ｐｉ２２をオーミック接触
し、０層２７．２層１８及び１９上に絶縁膜２６を介し
て、及び２層１９．ｎ÷層２０及び１１層２７上に絶縁
膜２６を介してゲート電極２４．２５を形成したＭＯＳ
ゲートサイリスタ構造となっている。
タの他の実施例を第８図に示す。このサイリスタはｖｌ
電体分離基板１００の１つの単結晶島内に０層２７．１
層２７内にアノード層となるｐＨ８及びベース層となる
２層１９，１層１９内にカソード層となる得るｎ÷層２
ｏをそれぞれ形成し、２層１８にアノード電極２１を、
ｎ＋層２０にカソードｆ’１ｐｉ２２をオーミック接触
し、０層２７．２層１８及び１９上に絶縁膜２６を介し
て、及び２層１９．ｎ÷層２０及び１１層２７上に絶縁
膜２６を介してゲート電極２４．２５を形成したＭＯＳ
ゲートサイリスタ構造となっている。
ゲート電極２４．２５を設けるのは、用途に応じて使い
わけるためである。（ａ）は平面図、（ｂ）は断面図で
ある。
わけるためである。（ａ）は平面図、（ｂ）は断面図で
ある。
本実施例によれば、これまでの実施例で示したパルス信
号の伝送回路のスイッチとして使用することで、パルス
信号の伝送特性を維持しながら更にＭＯＳゲートによっ
て駆動できるので低電力駆動が可能となる。又アノード
層、カソード層を各各ソースとしている事からアノード
層又はカソード層のどちらを基準としてゲート電圧を印
加してもサイリスタを駆動できる利点がある。
号の伝送回路のスイッチとして使用することで、パルス
信号の伝送特性を維持しながら更にＭＯＳゲートによっ
て駆動できるので低電力駆動が可能となる。又アノード
層、カソード層を各各ソースとしている事からアノード
層又はカソード層のどちらを基準としてゲート電圧を印
加してもサイリスタを駆動できる利点がある。
本発明パルス信号の伝送方法及び装置に用いるサイリス
タの更に他の実施例を第９図に示す。このサイリスタは
、誘電体分離基板１００の１つの単結晶島内に０層２７
．１層２７内にアノード層となる２層１８．ベース層と
なる２層１９．ｐＨ９内にカソード層となるｎ中層２０
．ｐ層１８内に局部的にｎ土層２６をそれぞれ形成し、
２層１８及びｎ土層２６にアノード電極２１を、ｎ＋層
２０にカソード電極２２を、ｐＨ９にゲート電極２３を
それぞれオーミック接触した構造となっている。
タの更に他の実施例を第９図に示す。このサイリスタは
、誘電体分離基板１００の１つの単結晶島内に０層２７
．１層２７内にアノード層となる２層１８．ベース層と
なる２層１９．ｐＨ９内にカソード層となるｎ中層２０
．ｐ層１８内に局部的にｎ土層２６をそれぞれ形成し、
２層１８及びｎ土層２６にアノード電極２１を、ｎ＋層
２０にカソード電極２２を、ｐＨ９にゲート電極２３を
それぞれオーミック接触した構造となっている。
（ａ）は平面図、（ｂ）は断面図である。２層１８中の
ｎ土層２６はサイリスタが逆バイアスされたときに、２
層１９−０層２７−１層１８−ｎ土層２６からなる４層
構造でラッチアップしない濃度及び寸法とする１本実施
例によればサイリスタが順方向電流を流している状態か
ら逆方向電流を流し始めた時に２層１８中に形成したΩ
土層２Ｇから電子が注入され、逆回復時間を長く、逆回
復電流を大きくするため、より大きな負パルス信号を伝
送することができる。この実施例のｎ土層２６は第８図
のサイリスタの２層１８に形成しても同等の効果を得る
ことができる。
ｎ土層２６はサイリスタが逆バイアスされたときに、２
層１９−０層２７−１層１８−ｎ土層２６からなる４層
構造でラッチアップしない濃度及び寸法とする１本実施
例によればサイリスタが順方向電流を流している状態か
ら逆方向電流を流し始めた時に２層１８中に形成したΩ
土層２Ｇから電子が注入され、逆回復時間を長く、逆回
復電流を大きくするため、より大きな負パルス信号を伝
送することができる。この実施例のｎ土層２６は第８図
のサイリスタの２層１８に形成しても同等の効果を得る
ことができる。
以上は、本発明を代表的な実施例を挙げて説明したが、
本発明はこれに限定されることなく種々の変形が可能で
ある。
本発明はこれに限定されることなく種々の変形が可能で
ある。
以上のように、本発明パルス信号の伝送方法及び伝送装
置によれば、パルス信号に正パルスの波高値が負パルス
のそれより大きくなるようにオフセット信号を重畳する
ため、１個の一方向性半導体スイッチを用いて波形歪な
くパルス信号を伝送することができる。
置によれば、パルス信号に正パルスの波高値が負パルス
のそれより大きくなるようにオフセット信号を重畳する
ため、１個の一方向性半導体スイッチを用いて波形歪な
くパルス信号を伝送することができる。
また、本発明によればサイリスタのアノード層内に反対
導電型の微少領域を形成することにより。
導電型の微少領域を形成することにより。
逆回復期間が長く、逆回復電流の大きい本発明のパルス
信号の伝送方法及び伝送装置に適したサイリスタを得る
ことができる。
信号の伝送方法及び伝送装置に適したサイリスタを得る
ことができる。
第１図は本発明パルス信号の伝送装置の一実施例を示す
回路図、第２図は第１図の動作を説明するための波形図
、第３図は本発明パルス信号の伝送装置の他の実施例を
示す回路図、第４図は第３図の動作を説明するための波
形図、第５図及び第６［は本発明で伝送し得るパルス信
号の波形図、第７図、第８図及び第９＠は本発明パルス
信号の伝送装置に使用するサイリスタの平面図及び断面
図である。 １・・・パルス信号伝送路、２・・・変圧器、３・・・
負荷、４・・・半導体スイッチ（サイリスタ）、５・・
・オフセット電源、６，８・・・制御回路、７・・・半
導体スイッチ（ダイオード）。 第 図 第 図 第 図 （ａ） 第 図
回路図、第２図は第１図の動作を説明するための波形図
、第３図は本発明パルス信号の伝送装置の他の実施例を
示す回路図、第４図は第３図の動作を説明するための波
形図、第５図及び第６［は本発明で伝送し得るパルス信
号の波形図、第７図、第８図及び第９＠は本発明パルス
信号の伝送装置に使用するサイリスタの平面図及び断面
図である。 １・・・パルス信号伝送路、２・・・変圧器、３・・・
負荷、４・・・半導体スイッチ（サイリスタ）、５・・
・オフセット電源、６，８・・・制御回路、７・・・半
導体スイッチ（ダイオード）。 第 図 第 図 第 図 （ａ） 第 図
Claims (1)
- 【特許請求の範囲】 １、オン状態で導電率変調を呈する半導体スイッチを用
いて半導体スイッチに対して順方向となる正パルスと逆
方向となる負パルスの組合せからなるパルス信号を伝送
する方法であつて、このパルス信号に正パルスが負パル
スより大きくなるようにオフセット電流を重畳すること
を特徴とするパルス信号の伝送方法。 ２、請求項１において、上記半導体スイッチが一方向性
サイリスタであることを特徴とするパルス信号の伝送方
法。 ３、請求項１又は２において、上記パルス信号のパルス
幅を１０μｓｅｃ以下としたことを特徴とするパルス信
号の伝送方法。 ４、請求項１、２又は３において、上記オフセット電流
を上記正パルスと上記負パルスの波高値の和の５％以上
５０％未満に設定したことを特徴とするパルス信号の伝
送方法。 ５、請求項１、２又は３において、上記オフセット電流
を上記正パルスと上記負パルスの波高値の和の２５％以
上５０％未満に設定したことを特徴とするパルス信号の
伝送方法。 ６、オン状態で導電率変調を呈する半導体スイッチを用
いて半導体スイッチに対して順方向となる正パルスと逆
方向となる負パルスの組合せからなるパルス信号を伝送
する方法であつて、正パルスの波高値を負パルスのそれ
より大きくしたことを特徴とするパルス信号の伝送方法
。 ７、請求項６において、上記半導体スイッチが一方向性
サイリスタであることを特徴とするパルス信号の伝送方
法。 ８、請求項６又は７において、上記パルス信号のパルス
幅を１０μｓｅｃ以下としたことを特徴とするパルス信
号の伝送方法。 ９、請求項６、７又は８において、上記正パルスが上記
負パルスより上記正パルスと上記負パルスの波高値の和
の５％以上５０％未満だけ大きくなつていることを特徴
とするパルス信号の伝送方法。 １０、請求項６、７又は８において、上記正パルスが上
記負パルスより上記正パルスと上記負パルスの波高値の
和の２５％以上５０％未満だけ大きくなつていることを
特徴とするパルス信号の伝送方法。 １１、オン状態で導電率変調を呈する半導体スイッチを
用いて半導体スイッチに対して順方向となる正パルスと
それと略等しい波高値をもつ逆方向となる負パルスと更
に両パルス間に位置する０レベルとの組合せからなるパ
ルス信号を伝送する方法であつて、このパルス信号に正
パルスの波高値が負パルスのそれより大きくなるように
オフセットし電流を重畳したことを特徴とするパルス信
号の伝送方法。 １２、請求項１１において、上記半導体スイッチが一方
向性サイリスタであることを特徴とするパルス信号の伝
送方法。 １３、請求項１１又は１２において、上記パルス信号の
パルス幅を１０μｓｅｃ以下としたことを特徴とするパ
ルス信号の伝送方法。 １４、請求項１１、１２又は１３において、上記オフセ
ット電流が直流であることを特徴とするパルス信号の伝
送方法。 １５、請求項１１、１２、１３又は１４において、上記
オフセット電流を上記正パルスと上記負パルスの波高値
の和の５％以上５０％未満に設定したことを特徴とする
パルス信号の伝送方法。 １６、請求項１１、１２、１３又は１４において、上記
オフセット電流を上記正パルスと上記負パルスの波高値
の和の２５％以上５０％未満に設定したことを特徴とす
るパルス信号の伝送方法。 １７、オン状態で導電率変調を呈する半導体スイッチを
用いて半導体スイッチに対して順方向となる波高値の異
なる２種類の正パルスと逆方向となる波高値の異なる２
種類の負パルスとの組合せからなるパルス信号を伝送す
る方法であつて、このパルス信号に正パルスの波高値が
高くなる方向にオフセット電流を重畳することを特徴と
するパルス信号の伝送方法。 １８、オン状態で導電率変調を呈する半導体スイッチを
用いて半導体スイッチに対して逆方向となる負パルスと
０レベルとの組合せからなるパルス信号を伝送する方法
であつて、このパルス信号に順方向のオフセット電流を
重畳したことを特徴とするパルス信号の伝送方法。 １９、その入力端から出力端にパルス信号を伝送するパ
ルス信号伝送路と、パルス信号伝送路に介在したオン状
態で導電率変調を呈する半導体スイッチと、パルス信号
伝送路に半導体スイッチに対して順方向となるオフセッ
ト電流を供給する手段とを具備することを特徴とするパ
ルス信号の伝送装置。 ２０、請求項１９において、上記半導体スイッチが一方
向性サイリスタであることを特徴とするパルス信号の伝
送装置。 ２１、請求項１９又は２０において、上記パルス信号の
パルス幅が１０μｓｅｃ以下であることを特徴とするパ
ルス信号の伝送装置。 ２２、その入力端から出力端に一方向のパルスと他方向
のパルスとの組合せからなるパルス信号を伝送するパル
ス信号伝送路と、パルス信号伝送路にその順方向が一方
向のパルスの方向となるように介在したオン状態で導電
率変調を呈する半導体スイッチと、パルス信号伝送路に
半導体スイッチに対して順方向となるオフセット電流を
供給する手段とを具備することを特徴とするパルス信号
の伝送装置。 ２３、請求項２２において、上記半導体スイッチが一方
向性サイリスタであることを特徴とするパルス信号の伝
送装置。 ２４、請求項２２において、上記半導体スイッチが逆バ
イアス電源によつてオン・オフ制御されるダイオードで
あることを特徴とするパルス信号の伝送装置。 ２５、請求項２２、２３又は２４において、上記パルス
信号のパルス幅が１０μｓｅｃ以下であることを特徴と
するパルス信号の伝送装置。 ２６、請求項２２、２３、２４又は２５において、上記
オフセット電流が上記一方向のパルスと上記他方向のパ
ルスの波高値の和の５％以上５０％未満であることを特
徴とするパルス信号の伝送装置。 ２７、その入力端から出力端に一方向のパルスとそれと
略等しい波高値をもつ他方向のパルスと更に両パルス間
に位置する０レベルとの組合せからなるパルス信号を伝
送するパルス信号伝送路と、パルス信号伝送路にその順
方向が一方向のパルスの方向となるように介在したオン
状態で導電率変調を呈する半導体スイッチと、パルス信
号伝送路に半導体スイッチに対して順方向となるオフセ
ット電流を供給する手段とを具備することを特徴とする
パルス信号の伝送装置。 ２８、請求項２７において、上記半導体スイッチが一方
向性サイリスタであることを特徴とするパルス信号の伝
送装置。 ２９、請求項２７において、上記半導体スイッチが逆バ
イアス電源によつてオン・オフ制御されるダイオードで
あることを特徴とするパルス信号の伝送装置。 ３０、請求項２７、２８又は２９において、上記パルス
信号のパルス幅が１０μｓｅｃ以下であることを特徴と
するパルス信号の伝送装置。 ３１、請求項２７、２８、２９又は３０において、上記
オフセット電流が上記一方向のパルスと上記他方向のパ
ルスの波高値の和の５％以上５０％未満であることを特
徴とするパルス信号の伝送装置。 ３２、請求項２７、２８、２９又は３０において、上記
オフセット電流が上記一方向のパルスと上記他方向のパ
ルスの波高値の和の２５％以上５０％未満であることを
特徴とするパルス信号の伝送装置。 ３３、その入力端から出力端に一方向のパルスとそれと
略等しい波高値をもつ他方向のパルスと更に両パルス間
に位置する０レベルとの組合せからなるパルス信号を伝
送するパルス信号伝送路と、パルス信号伝送路にその順
方向が一方向のパルスの方向となるように介在したオン
状態で導電率変調を呈する半導体スイッチと、半導体ス
イッチに制御信号を付与する制御手段と、パルス信号伝
送路に半導体スイッチに対して順方向となるオフセット
電流を供給するオフセット手段とを具備することを特徴
とするパルス信号の伝送装置。 ３４、請求項３３において、上記半導体スイッチが一方
向性サイリスタであることを特徴とするパルス信号の伝
送装置。 ３５、請求項３３又は３４において、上記半導体スイッ
チ、上記制御手段及び上記オフセット手段が同一半導体
基体内に形成されていることを特徴とするパルス信号の
伝送装置。 ３６、一方導電型の第１の領域、第１の領域に隣接して
第１の領域との間に第１及び第２のｐｎ接合を形成する
他方導電型の第２及び第３の領域、第２の領域に隣接し
て第２の領域との間に第３のｐｎ接合を形成する一方導
電型の第４の領域、第３の領域に隣接する一方導電型の
微少領域を有する半導体基体と、 半導体基体の第３の領域及び微少領域にオーミック接触
した第１の主電極と、 半導体基体の第４の領域にオーミック接触した第２の主
電極と、 半導体基体の第２の領域に接触した制御電極とを具備す
ることを特徴とする逆回復期間を利用して逆方向にパル
ス信号を通流するに適した半導体スイッチ。 ３７、請求項３６において、上記半導体基体の同一表面
に露出するように上記第２及び第３の領域が形成されて
いることを特徴とする半導体スイッチ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063752A JPH0736567B2 (ja) | 1989-03-17 | 1989-03-17 | パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ |
| EP90104982A EP0387890A1 (en) | 1989-03-17 | 1990-03-16 | Method of transmitting pulse signal and apparatus therefor |
| US07/494,667 US5097160A (en) | 1989-03-17 | 1990-03-16 | Method of transmitting pulse signal and apparatus therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063752A JPH0736567B2 (ja) | 1989-03-17 | 1989-03-17 | パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244853A true JPH02244853A (ja) | 1990-09-28 |
| JPH0736567B2 JPH0736567B2 (ja) | 1995-04-19 |
Family
ID=13238448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063752A Expired - Lifetime JPH0736567B2 (ja) | 1989-03-17 | 1989-03-17 | パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5097160A (ja) |
| EP (1) | EP0387890A1 (ja) |
| JP (1) | JPH0736567B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786722A (en) * | 1996-11-12 | 1998-07-28 | Xerox Corporation | Integrated RF switching cell built in CMOS technology and utilizing a high voltage integrated circuit diode with a charge injecting node |
| US20090267891A1 (en) * | 2008-04-25 | 2009-10-29 | Bamidele Ali | Virtual paper |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428551A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Muting circuit |
| JPS54157403A (en) * | 1978-06-02 | 1979-12-12 | Fujitsu Ltd | Information transfer system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2723355A (en) * | 1952-12-23 | 1955-11-08 | Bell Telephone Labor Inc | Diode gate circuit |
| US2877451A (en) * | 1955-05-12 | 1959-03-10 | Sperry Rand Corp | Diode switching circuits |
| US3496390A (en) * | 1965-12-09 | 1970-02-17 | George J Fischer | Multi-junction controllable unit with bi-directional current path from anode to gate to render said unit bi-directional |
| US3504199A (en) * | 1966-08-16 | 1970-03-31 | Rca Corp | Square wave generator comprising back-to-back series-connected charge storage diodes |
| US3518454A (en) * | 1967-10-20 | 1970-06-30 | Bell Telephone Labor Inc | Bidirectional transmission circuit |
| US3689912A (en) * | 1970-12-16 | 1972-09-05 | Bell Telephone Labor Inc | Gaseous display driver circuits |
| US4220874A (en) * | 1977-02-15 | 1980-09-02 | Oki Electric Industry Co., Ltd. | High frequency semiconductor devices |
| JPS5928295B2 (ja) * | 1979-12-24 | 1984-07-12 | 株式会社 日立メディコ | 超音波振動子励振用スイツチ回路 |
| JPS6031312A (ja) * | 1983-07-29 | 1985-02-18 | Hitachi Ltd | 高周波電圧信号のスイツチング回路 |
| US4638189A (en) * | 1984-06-29 | 1987-01-20 | Monolithic Memories, Incorporated | Fast and gate with programmable output polarity |
| US4808854A (en) * | 1987-03-05 | 1989-02-28 | Ltv Aerospace & Defense Co. | Trinary inverter |
-
1989
- 1989-03-17 JP JP1063752A patent/JPH0736567B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-16 EP EP90104982A patent/EP0387890A1/en not_active Withdrawn
- 1990-03-16 US US07/494,667 patent/US5097160A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428551A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Muting circuit |
| JPS54157403A (en) * | 1978-06-02 | 1979-12-12 | Fujitsu Ltd | Information transfer system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0387890A1 (en) | 1990-09-19 |
| JPH0736567B2 (ja) | 1995-04-19 |
| US5097160A (en) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689647A (en) | Conductivity modulated field effect switch with optimized anode emitter and anode base impurity concentrations | |
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| JP2008153748A (ja) | 双方向スイッチ及び双方向スイッチの駆動方法 | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| JPH0371773B2 (ja) | ||
| US5257175A (en) | Analog control of inductive flyback voltages in a full bridge circuit | |
| US20180301549A1 (en) | Electric power converter | |
| US6441654B1 (en) | Inductive load driving circuit | |
| JPH07169868A (ja) | 少なくとも１個のバイポーラ・パワーデバイスを有する回路パターン及びその作動方法 | |
| JP3665367B2 (ja) | 半導体装置 | |
| US20250072022A1 (en) | Monolithically integrated bidirectional switch | |
| JPH02244853A (ja) | パルス信号の伝送方法、パルス信号の伝送装置及びパルス信号の伝送に適した半導体スイツチ | |
| EP0544047A1 (en) | High current MOS transistor integrated bridge structure optimising conduction power losses | |
| EP0544048B1 (en) | Integrated bridge device optimising conduction power losses | |
| JPH09107097A (ja) | 整流素子およびその駆動方法 | |
| JPH0680832B2 (ja) | 半導体装置 | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| JPS63272222A (ja) | プリドライブ回路 | |
| EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| JPH0217940B2 (ja) | ||
| JPH01251755A (ja) | サイリスタ | |
| JPS62144357A (ja) | スイツチング用半導体装置 |