JPH0736780A - ブロックデータ記憶方法及びその装置 - Google Patents

Abstract

(57)【要約】 【目的】 連続して入力するブロックデータにおける所
定のブロックデータの記憶時間を短縮する。 【構成】 レジスタＳＲに「００」が設定された非動作
状態から「１０」が設定されると開始待機状態となる。
そして、ブロックデータの先頭が入力すると、レジスタ
ＳＲは「０１」に設定された終了待機状態となる。この
終了待機状態ではブロックデータは記憶され、ブロック
データが終了したところでレジスタＳＲに「００」が記
憶されて非動作状態に移行する。一方、非動作状態から
レジスタＳＲに「１１」が設定されると連続動作状態と
なって連続して入力するブロックデータを更新状態で記
憶する。この状態でレジスタＳＲに「０１」が設定され
ると終了待機状態となり、その時点で入力しているブロ
ックデータが終了するまで待機し、そのブロックデータ
の入力が終了すると非動作状態となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、連続して入力するブロ
ックデータを所定タイミングで記憶するブロックデータ
記憶方法及びその装置に関する。

【０００２】

【従来の技術】従来より、例えば画像処理においては、
テレビカメラ等の撮像素子から連続して入力される１フ
レーム（画面）分の画像データを濃淡を示すデジタル値
でもってフレームメモリと呼ばれる記憶装置に入力して
録画したり、或いは画像データの濃淡分布を求めるヒス
トグラム処理等を行っている。この場合、斯様な画像処
理は、フレームメモリに入力する画像データにおける１
フレームの先頭データから１フレーム分の画像データを
記憶することにより１回分の処理を実行することができ
る。

【０００３】ところで、例えば画像データをフレームメ
モリに録画する場合、録画の指示を出すタイミングと画
像データにおける１フレームの先頭データが入力するタ
イミングとは非同期であるため、録画の指示を出した以
後に画像データにおける１フレームの先頭データが入力
するまで待機してから１フレーム分の画像データを録画
するようにしていた。

【０００４】図７は上記動作の状態遷移を、録画指示ま
たは録画状態を示すためのレジスタＳＲを用いて制御す
る例を示している。即ち、状態Ｓ００は録画動作が禁止
された非動作状態であることを示している。そして、レ
ジスタＳＲに「１０」を書込むと状態Ｓ１０となり画像
データの入力待機状態となる。この場合、画像データに
おける１フレームの入力開始時にＦＳＴＡＲＴ信号が出
力され、入力終了時にＦＥＮＤ信号がそれぞれ出力（０
でアクティブ状態）されるようになっており、ＦＳＴＡ
ＲＴ信号が「０」となったときにレジスタＳＲは状態Ｓ
０１で示される終了待機状態に設定される。この終了待
機状態では画像データがフレームメモリに記憶される共
にその期間中はレジスタＳＲは「０１」を保つ。そし
て、１フレーム分の画像データの録画によりＦＥＮＤ信
号が「０」となったときは、レジスタＳＲは「００」と
なって非動作状態Ｓ００に遷移して録画動作が終了す
る。

【０００５】図８は、上記録画動作におけるレジスタＳ
Ｒ、ＦＳＴＡＲＴ信号、ＦＥＮＤ信号の各状態を示すタ
イミング図である。この場合、時刻Ｔｃにおいて録画指
示を出し、時刻Ｔｓにおいて画像データの録画を開始
し、時刻Ｔｅにおいて録画動作を終了していることを示
している。従って、図８に示した例では、録画指示を出
してから１フレーム分の画像データを録画するのに要す
る時間Ｔｒ（以下処理時間と称する）は、 Ｔｒ＝Ｔｅ−Ｔｃ ＝（Ｔｅ−Ｔｓ）＋（Ｔｓ−Ｔｃ） となり、１フレームの画像データを入力するのに必要な
時間（以下録画時間と称する）と録画の指示を出してか
ら実際に画像データの録画を開始するまでの時間（以下
待機時間と称する）との和となる。この場合、録画時間
は常に一定であるので、処理時間Ｔｒは待機時間、即ち
録画の指示を出すタイミングによって変動することにな
る。

【０００６】図９は処理時間Ｔｒが最も短くなるタイミ
ング例であり、画像データにおける１フレームの先頭デ
ータの入力直前に録画指示が出された場合を示してい
る。また、図１０は処理時間が最も長くなるタイミング
例であり、画像データにおける１フレームの先頭データ
の入力直後に録画指示が出された場合を示している。従
って、処理時間Ｔｒのとりうる範囲は、 （Ｔｅ−Ｔｓ）＜Ｔｒ＜２・（Ｔｅ−Ｔｓ） となることから、処理時間Ｔｒは、最長の場合、録画時
間の２倍の時間を要することになる。

【０００７】

【発明が解決しようとする課題】ところで、画像処理に
おいては、近年、処理速度の高速化の要求が益々高まっ
てきており、処理の用途によっては、録画された画像デ
ータのデータ処理に要する時間が短いにもかかわらず、
録画に要する時間が画像処理時間の中で問題となるぐら
いの時間を占めることがある。しかしながら、上記従来
の録画方法では、録画指示のタイミングによっては、処
理時間として少なくとも録画時間を必要とすることか
ら、画像処理の高速化を図ることは困難であった。この
ことは、画像処理に限らず、例えばヒストグラム処理等
の計測処理についても同様である。

【０００８】本発明は上記事情に鑑みてなされたもの
で、その目的は、連続して入力するブロックデータにお
ける所定のブロックデータの記憶時間を短縮することが
できるブロックデータ記憶方法及びその装置を提供する
ことにある。

【０００９】

【課題を解決するための手段】本発明は、連続して入力
するブロックデータを所定タイミングで記憶するブロッ
クデータ記憶方法において、ブロックデータの記憶を禁
止した非動作状態から連続動作が指令されたときは前記
ブロックデータを更新状態で記憶すると共に、終了待機
が指令されたときはその指令タイミングで入力中のブロ
ックデータの記憶が終了したところで非動作状態に移行
するものである。

【００１０】この場合、非動作状態から開始待機が指令
されたときは次に入力するブロックデータを記憶してか
ら非動作状態に移行するようにしてもよい。また、連続
して入力するブロックデータを所定タイミングで記憶回
路に記憶するブロックデータ記憶装置において、非動作
状態から連続動作状態及び終了待機状態の各状態に順に
設定されると共に上記終了待機状態が設定されたときは
その設定タイミングで入力中のブロックデータが終了し
たころで非動作状態に設定される状態設定回路を設け、
この状態設定回路が連続動作状態に設定されたときは前
記ブロックデータを更新状態で前記記憶回路に記憶する
と共に、前記状態設定回路が非動作状態に設定されたと
きは以後の記憶動作を禁止する制御回路を設けたもので
ある。

【００１１】この場合、状態設定回路を、非動作状態で
開始待機状態が設定されたときは次のブロックデータの
入力が終了したところで終了待機状態に設定するように
構成してもよい。

【００１２】

【作用】請求項１記載のブロックデータ記憶方法の場
合、連続動作が指令されると、連続して入力するブロッ
クデータを更新状態で記憶する。そして、終了待機が指
令されると、その指令タイミングで入力中のブロックデ
ータの記憶が終了したところで記憶動作を禁止する非動
作状態に移行する。従って、連続動作の指令状態で終了
待機を指令したときは、その時点で入力中のブロックデ
ータの入力が終了したところでブロックデータの記憶が
終了するので、終了待機を指令してからブロックデータ
を記憶するまでの時間を短縮できる。

【００１３】請求項２記載のブロックデータ記憶方法の
場合、非動作状態から開始待機状態が指令されたときは
次のブロックデータを記憶してから非動作状態に移行す
るので、最新のデータを記憶することができる。

【００１４】請求項３記載のブロックデータ記憶装置の
場合、状態設定回路に連続動作状態を設定すると、制御
回路は、連続して入力するブロックデータを更新状態で
記憶回路に記憶する。続いて、状態設定回路に終了待機
状態が設定されると、状態設定回路は、その終了待機状
態が設定されたタイミングで入力中のブロックデータが
終了したときは非動作状態に設定されるので、制御回路
は、状態設定回路が非動作状態に設定されたときは記憶
動作を禁止する。従って、状態設定回路を連続動作状態
に設定してから終了待機状態を設定したときは、その時
点で入力中のブロックデータの入力が終了したところで
ブロックデータの記憶が終了するので、状態設定回路に
終了待機状態を設定してからブロックデータが記憶され
るまでの時間を短縮することができる。

【００１５】請求項４記載のブロックデータ記憶装置の
場合、状態設定回路に開始待機状態が設定されると、状
態設定回路は、次のブロックデータの入力が終了したと
ころで終了待機状態に設定される。従って、記憶回路に
最新のデータを記憶することができる。

【００１６】

【実施例】以下、本発明をフレーム画像データの記憶装
置に適用した第１実施例を図１乃至図５を参照して説明
する。図２は全体の構成を概略的に示している。この図
２において、信号入力端子１にはテレビカメラ或いはＣ
ＣＤカメラ（図示せず）からビデオ信号が入力し、その
ビデオ信号はＡ／Ｄ変換回路２及び画像アドレス発生回
路３に出力される。Ａ／Ｄ変換回路２は、信号入力端子
１からのビデオ信号をＡ／Ｄ変換して録画用画像データ
としてデータ切換回路４を通じて記憶回路たるフレーム
メモリ５に出力する。画像アドレス発生回路３は、ビデ
オ信号に含まれる同期信号成分を取出し、その同期信号
に基づいて録画用画像アドレスを発生してアドレス切換
回路６を通じてフレームメモリ５に出力する。また、画
像アドレス発生回路３は、入力するビデオ信号に基づい
てフレーム開始信号ＦＳＴＡＲＴ及びフレーム終了信号
ＦＥＮＤを発生して状態設定回路７に出力する。

【００１７】上記状態設定回路７はレジスタＳＲを有し
ており、図示しない外部装置からアドレス信号端子８に
入力されるアドレス信号、並びにデータ信号端子９に入
力されるデータ信号に基づいてレジスタＳＲに所定数値
が設定されると共に、画像アドレス発生回路３からのフ
レーム開始信号ＦＳＴＡＲＴ及びフレーム終了信号ＦＥ
ＮＤに基づいてレジスタＳＲの数値を変更するようにな
っている。そして、状態設定回路７は、レジスタＳＲに
設定された数値を状態信号として制御回路１０に出力す
る。

【００１８】制御回路１０は、状態設定回路７からの状
態信号及び読出アドレスに基づいて、アドレス切換信号
をアドレス切換回路６に出力し、データ切換信号をデー
タ切換回路４に出力し、フレームメモリ制御信号をフレ
ームメモリ５に出力する。

【００１９】上記データ切換回路４はＡ／Ｄ変換回路２
に加えてデータ信号端子９と接続されており、制御回路
１０からのデータ切換信号による切換に応じてＡ／Ｄ変
換回路２若しくはデータ信号端子９を選択的にフレーム
メモリ５のデータ端子に接続する。また、アドレス切換
回路６は画像アドレス発生回路３に加えてアドレス信号
端子８が接続されており、制御回路１０からのアドレス
切換信号による切換に応じて画像アドレス発生回路３若
しくはアドレス信号端子８を選択的にフレームメモリ５
のアドレス端子に接続する。そして、フレームメモリ５
は、制御回路１０からのフレームメモリ制御信号により
書込可能若しくは読出可能の各状態に設定される。

【００２０】ここで、上記状態設定回路７はレジスタＳ
Ｒを有しており、そのレジスタＳＲに設定された数値に
基づいて状態が設定されるようになっている。図１は、
状態設定回路７のレジスタＳＲに設定される数値とその
数値に応じた状態設定回路７の状態遷移との関係を示し
ている。この図１において、状態設定回路７は、通常は
Ｓ００で示される非動作状態に設定されている。この非
動作状態とは、録画開始を指示されていない録画禁止状
態のことである。

【００２１】そして、非動作状態で録画開始のためのレ
ジスタＳＲに「１０」が設定されたときは、Ｓ１０で示
される開始待機状態に遷移する。この開始待機状態と
は、ビデオ信号を形成する画像データにおける１フレー
ムの開始を示すＦＳＴＡＲＴ信号がアクティブな「０」
となるまで待機することで、ＦＳＴＡＲＴ信号が入力し
たときは、Ｓ０１で示される終了待機状態に遷移する。
この終了待機状態とは、画像データの終了を示すＦＥＮ
Ｄ信号がアクティブな「０」となるまで待機すること
で、ＦＥＮＤ信号が入力したときは、Ｓ００で示される
非動作状態に遷移する。

【００２２】一方、状態設定回路７は、Ｓ００で示され
る非動作状態でレジスタＳＲに「１１」が設定されたと
きは、Ｓ１１で示される連続動作状態に遷移する。この
連続動作状態とは、制御回路１０に対して連続して入力
する画像データの１フレームをフレームメモリ５に更新
状態で記憶することを指示することである。そして、そ
の連続動作状態から録画開始のためにレジスタＳＲに
「０１」が設定されたときは、Ｓ０１で示される終了待
機状態に遷移するようになっている。

【００２３】ここで、状態設定回路７の動作を具体的に
説明する。即ち、図１においてＳ００で示される状態時
においては、状態設定回路７からは「００」が出力され
ている。このとき、制御回路１０は、アドレス切換信号
をアドレス切換回路６がアドレス信号端子８を選択する
ように切換えていると共に、データ切換信号をデータ切
換回路４がデータ信号端子９を選択するように切換え、
さらにフレームメモリ制御信号を読出しに設定してい
る。従って、外部装置はフレームメモリ５にアクセスす
ることができる。

【００２４】さて、ビデオ信号を形成する画像データを
通常処理動作によりフレームメモリ５に記憶するとき
は、状態設定回路７に「１０」を設定する。すると、制
御回路１０は、状態設定回路７からの出力が「００」か
ら「１０」に変化するので、録画が指示されたと判断す
る。そして、画像データにおける１フレームの最初のデ
ータが入力すると、画像アドレス発生回路３からフレー
ム開始信号ＦＳＴＡＲＴが出力されるので、状態設定回
路７のレジスタＳＲには「０１」が設定される。これに
より、状態設定回路７からは「０１」が出力されるの
で、制御回路１０は、アドレス切換信号によりアドレス
切換回路６が画像アドレス発生回路３からの画用画像ア
ドレスを入力するように切換えると共に、データ切換信
号によりデータ切換回路４がＡ／Ｄ変換回路２からの録
画用画像データを入力するように切換え、さらにフレー
ムメモリ制御信号を書込みに設定する。以上の動作によ
り、画像データにおける１フレーム分がフレームメモリ
５に記憶される。

【００２５】そして、画像データにおける１フレーム分
の入力が終了すると、画像アドレス発生回路３からフレ
ーム終了信号ＦＥＮＤが出力されるので、レジスタＳＲ
には「００」が設定される。これにより、制御回路１０
は、出力信号を切換えて録画動作を終了する。

【００２６】ところで、録画動作を上述した通常処理動
作よりも短時間で終了する短縮処理動作を実行するとき
は、状態設定回路７のレジスタＳＲに「１１」を設定す
る（図１参照）。すると、状態設定回路７からは状態信
号として「１１」が出力されるので、制御回路１０は、
アドレス切換回路６を画像アドレス発生回路３からの録
画用画像アドレスを入力するように切換えると共に、デ
ータ切換信号をデータ切換回路４がＡ／Ｄ変換回路２か
らの録画用画像データを選択し、さらにフレームメモリ
制御信号を書込み設定する。以上の動作により、ビデオ
信号を形成するフ画像データにおける１フレーム分が更
新状態でフレームメモリ５に記憶される。

【００２７】そして、上記連続動作状態において、録画
の開始のためにレジスタＳＲに「０１」を設定すると
（図１参照）、状態設定回路７は、Ｓ０１で示される終
了待機状態に遷移する。この状態で、フレーム終了信号
ＦＥＮＤが入力すると、状態設定回路７は、Ｓ００で示
される非動作状態に遷移する。以上の動作により、フレ
ームメモリ５には終了待機状態を指示したタイミングで
入力中であった画像データの１フレームが記憶される。

【００２８】図３は上述のような動作タイミングを示し
ている。この図３から、状態設定回路７を予めＳ１１で
示される状態に設定した場合には、録画終了の指示を出
してから録画が終了するまでの時間Ｔｒは、 Ｔｒ＝Ｔｅ−Ｔｃ となり、Ｔｒが最短時間となるのは、図４に示すよう
に、画像データにおける１フレームの終了を示すフレー
ム終了信号ＦＥＮＤの出力直前に録画終了を指示した場
合であり、Ｔｒは略零である。また、Ｔｒが最長時間と
なるのは、図５に示すように、画像データにおける１フ
レームの開始を示すフレーム開始信号ＦＳＴＡＲＴの出
力直後に指示した場合であり、Ｔｒは略Ｔｅ−Ｔｓとな
る。従って、Ｔｒのとりうる値としては、 ０＜Ｔｒ＜（Ｔｅ−Ｔｓ） ……（１） となる。

【００２９】ここで、上述した通常処理速度において録
画の指示を出してから録画が終了するまでの時間Ｔｒ
は、図８から、 Ｔｒ＝Ｔｅ−Ｔｃ ＝（Ｔｅ−Ｔｓ）＋（Ｔｓ−Ｔｃ） となる。この場合、 ０＜（Ｔｓ−Ｔｃ）＜（Ｔｅ−Ｔｓ） であるから、Ｔｒのとりうる値は、 （Ｔｅ−Ｔｓ）＜Ｔｒ＜２・（Ｔｅ−Ｔｓ） ……（２） となる。

【００３０】従って、上記（１），（２）式を比較する
ことにより、録画時間の短縮処理動作は、通常処理動作
における処理時間に比べて平均的に半分の処理時間に短
縮することができる。具体的には、ビデオ信号がＮＴＳ
Ｃ方式の場合には、通常の処理動作が６０〜１２０msec
要していたものが、短縮処理動作は０〜６０msecに短縮
することができる。

【００３１】要するに、上記構成のものによれば、録画
処理時間を短縮する際は、連続して入力する画像データ
の１フレームをフレームメモリ５に更新状態で記憶する
と共に、終了待機状態を設定したタイミングで記憶して
いた画像データの１フレームの記憶が終了したところで
記憶動作を終了するようにしたので、録画の指令を出し
た後に入力するフレーム画像データを記憶する従来例の
ものと違って、録画動作の短時間を図ることができる。

【００３２】図６は本発明をヒストグラム処理等の画像
フレームデータを計測する構成に適用した第２実施例を
示しており、第１実施例と同一部分には同一符号を付し
て説明を省略する。この図６において、ビデオ信号によ
り入力された画像データはＡ／Ｄ変換回路２を経て画像
データとしてデータ計測手段１０に入力される。ビデオ
信号は、フレーム信号発生回路１１に入力され、ビデオ
信号の同期信号成分により、フレーム開始信号ＦＳＴＡ
ＲＴとフレーム終了信号ＦＥＮＤとを出力する。状態設
定回路７は、第１実施例と同様に動作する。また、デー
タ計測手段１０は状態設定回路７からの状態信号によっ
て画像データの記憶動作を制御する。

【００３３】この第２実施例によれば、状態設定回路７
の設定状態に応じてデータ計測手段１０に画像データの
濃淡データを記憶することができるので、第１実施例と
同様に、記憶開始を指令してから画像データが記憶され
るまでの処理時間を短縮することができる。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
のブロックデータ記憶方法及びその装置によれば、以下
の効果を奏する。請求項１記載のブロックデータ記憶方
法によれば、連続動作の指令状態で終了待機を指令した
ときは、その時点で入力中のブロックデータの入力が終
了したところでブロックデータの記憶が終了するので、
終了待機を指令してからブロックデータを記憶するまで
の時間を短縮できる。

【００３５】請求項２記載のブロックデータ記憶方法に
よれば、非動作状態から開始待機状態が指令されたとき
は次のブロックデータを記憶してから非動作状態に移行
するので、最新のデータを記憶することができる。

【００３６】請求項３記載のブロックデータ記憶装置に
よれば、非動作状態から連続動作状態及び終了待機状態
の各状態に順に設定されると共に上記終了待機状態が設
定されたときはその設定タイミングで入力中のブロック
データが終了したころで非動作状態に設定される状態設
定回路を設け、この状態設定回路が連続動作状態に設定
されたときは前記ブロックデータを更新状態で前記記憶
回路に記憶すると共に、前記状態設定回路が非動作状態
に設定されたときは以後の記憶動作を禁止する制御回路
を設けたので、状態設定回路に終了待機状態を設定して
からブロックデータが記憶されるまでの時間を短縮する
ことができる。

【００３７】請求項４記載のブロックデータ記憶装置に
よれば、状態設定回路を、非動作状態で開始待機状態が
設定されたときは次のブロックデータの入力が終了した
ところで終了待機状態に設定するように構成したので、
記憶回路に最新のデータを記憶することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例における状態遷移を示す図

【図２】全体の概略図

【図３】録画動作を示すタイミングチャート

【図４】最短の録画時間を示すタイミングチャート

【図５】最長の録画時間を示すタイミングチャート

【図６】本発明の第２実施例を示す図２相当図

【図７】従来例を示す図１相当図

【図８】図３相当図

【図９】図４相当図

【図１０】図５相当図

【符号の説明】 ５はフレームメモリ（記憶回路）、７は状態設定回路、
１０は制御回路である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 連続して入力するブロックデータを所定
   タイミングで記憶するブロックデータ記憶方法におい
   て、 ブロックデータの記憶を禁止した非動作状態から連続動
   作が指令されたときは前記ブロックデータを更新状態で
   記憶すると共に、終了待機が指令されたときはその指令
   タイミングで入力中のブロックデータの記憶が終了した
   ところで非動作状態に移行することを特徴とするブロッ
   クデータ記憶方法。
2. 【請求項２】 非動作状態から開始待機が指令されたと
   きは次に入力するブロックデータを記憶してから非動作
   状態に移行することを特徴とする請求項１記載のブロッ
   クデータ記憶方法。
3. 【請求項３】 連続して入力するブロックデータを所定
   タイミングで記憶回路に記憶するブロックデータ記憶装
   置において、 非動作状態から連続動作状態及び終了待機状態の各状態
   に順に設定されるように設けられ上記終了待機状態が設
   定されたときはその設定タイミングで入力中のブロック
   データが終了したころで非動作状態に設定される状態設
   定回路と、 この状態設定回路が連続動作状態に設定されたときは前
   記ブロックデータを更新状態で前記記憶回路に記憶する
   と共に、前記状態設定回路が非動作状態に設定されたと
   きは以後の記憶動作を禁止する制御回路とを備えたこと
   を特徴とするブロックデータ記憶装置。
4. 【請求項４】 状態設定回路は、非動作状態で開始待機
   状態が設定されたときは次のブロックデータの入力が終
   了したところで終了待機状態に設定されるように構成さ
   れていることを特徴とする請求項３記載のブロックデー
   タ記憶装置。