JPH073698Y2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH073698Y2 JPH073698Y2 JP1988145382U JP14538288U JPH073698Y2 JP H073698 Y2 JPH073698 Y2 JP H073698Y2 JP 1988145382 U JP1988145382 U JP 1988145382U JP 14538288 U JP14538288 U JP 14538288U JP H073698 Y2 JPH073698 Y2 JP H073698Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- analog
- address
- terminal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、複数の地点に分散した被制御機器との間で信
号の授受を行いながらこれら機器を制御するシステム等
において用いられる端末装置のA/D変換装置に関する。
号の授受を行いながらこれら機器を制御するシステム等
において用いられる端末装置のA/D変換装置に関する。
［従来の技術］ 上述した端末装置としては、１つの装置で入力できるア
ナログ信号の数を少なくした装置があるが、この端末装
置の同一の設置場所において、多数の機器を接続し入力
するアナログ信号が多い場合には複数の端末装置を用い
ることになり、システム全体のコストアップをもたら
す。これに対して１つの端末装置で多数のアナログ信号
を入力できる多点入力の端末装置がある。
ナログ信号の数を少なくした装置があるが、この端末装
置の同一の設置場所において、多数の機器を接続し入力
するアナログ信号が多い場合には複数の端末装置を用い
ることになり、システム全体のコストアップをもたら
す。これに対して１つの端末装置で多数のアナログ信号
を入力できる多点入力の端末装置がある。
この種の端末装置が用いられるシステムの一例を第４図
に示す。同図に示すシステムは、第５図に示すように１
台のセンタユニットＣが各端末ユニットＴへ端末ユニッ
ト毎に異なるアドレスでサイクリックポーリングを行
い、これに対して各端末ユニットは、ポーリングのアド
レスがこの端末ユニットのアドレスと一致した場合、す
なわちこの端末ユニットに接続する被制御機器から取込
んだアナログ入力信号を割付けるアドレスと一致した場
合、A/D変換したデータをセンタユニットＣへ送出す
る。
に示す。同図に示すシステムは、第５図に示すように１
台のセンタユニットＣが各端末ユニットＴへ端末ユニッ
ト毎に異なるアドレスでサイクリックポーリングを行
い、これに対して各端末ユニットは、ポーリングのアド
レスがこの端末ユニットのアドレスと一致した場合、す
なわちこの端末ユニットに接続する被制御機器から取込
んだアナログ入力信号を割付けるアドレスと一致した場
合、A/D変換したデータをセンタユニットＣへ送出す
る。
上述の端末ユニットにおけるアドレス設定について詳述
する。端末ユニットで取込むアナログ入力信号の割付け
アドレスの設定範囲を00H〜FFHの256通りとし、アナロ
グ入力信号の１量に１つのアドレスを割付けるとする
と、例えば１端末ユニットで取込むアナログ入力信号を
16量とした場合、システムにおいて配設できる最多の端
末ユニット数は16ユニットなる。
する。端末ユニットで取込むアナログ入力信号の割付け
アドレスの設定範囲を00H〜FFHの256通りとし、アナロ
グ入力信号の１量に１つのアドレスを割付けるとする
と、例えば１端末ユニットで取込むアナログ入力信号を
16量とした場合、システムにおいて配設できる最多の端
末ユニット数は16ユニットなる。
この場合、例えば00H,01H,02H…,0FHを１つの端末ユニ
ットで取込むアナログ信号のアドレスとし、次の端末ユ
ニットの割付けアドレスを10H,11H,12H,…,1FHというよ
うに順次アドレスを設定することができる。
ットで取込むアナログ信号のアドレスとし、次の端末ユ
ニットの割付けアドレスを10H,11H,12H,…,1FHというよ
うに順次アドレスを設定することができる。
このような構成において、例えばアドレス00Hが割付け
られた端末ユニットは、センタユニットＣのポーリング
アドレスが00H,01H,02H,…0FHの場合にA/D変換データを
送出する。
られた端末ユニットは、センタユニットＣのポーリング
アドレスが00H,01H,02H,…0FHの場合にA/D変換データを
送出する。
［考案が解決しようとする課題］ ところで上述した従来の端末ユニットでは、１つの端末
ユニットに割付けられるアナログ入力信号のアドレスで
未使用のものがある場合、すなわちアナログ入力端子で
使用しない端子がある場合、未使用の入力端子に対応す
るアドレスについてもポーリングおよびこれに対する所
定の送信を行う構成となっていた。
ユニットに割付けられるアナログ入力信号のアドレスで
未使用のものがある場合、すなわちアナログ入力端子で
使用しない端子がある場合、未使用の入力端子に対応す
るアドレスについてもポーリングおよびこれに対する所
定の送信を行う構成となっていた。
このため、多点入力型の端末装置を使用する際に未使用
の入力端子がある場合、この入力端子に対応したアドレ
スを有効に用いることができず、一定量のアドレス設定
範囲で接続できる端末装置の数が限定されてしまう（上
例では最大16）。従って、端末ユニットおよびこれに接
続するアナログ入力機器を分散して配置できる場所が限
定され、システム構成において柔軟な対応ができないと
いう問題点があった。
の入力端子がある場合、この入力端子に対応したアドレ
スを有効に用いることができず、一定量のアドレス設定
範囲で接続できる端末装置の数が限定されてしまう（上
例では最大16）。従って、端末ユニットおよびこれに接
続するアナログ入力機器を分散して配置できる場所が限
定され、システム構成において柔軟な対応ができないと
いう問題点があった。
また、一般にA/D変換では１量のアナログ信号に相当す
るデジタル信号の量は多くなる。例えば８ビット分解能
のA/D変換の場合、アナログ信号の１量はディジタル“0
N"/“OFF"信号の８点に相当する。
るデジタル信号の量は多くなる。例えば８ビット分解能
のA/D変換の場合、アナログ信号の１量はディジタル“0
N"/“OFF"信号の８点に相当する。
従って、上述したように未使用の入力端子があっても、
この入力端子のアドレスに対応したシリアル伝送を行う
ため、交信における信号点数が多くなり不要なデータ伝
送によって伝送遅れを生じさせるという問題点があっ
た。
この入力端子のアドレスに対応したシリアル伝送を行う
ため、交信における信号点数が多くなり不要なデータ伝
送によって伝送遅れを生じさせるという問題点があっ
た。
本考案は上述した従来の問題点に鑑みてなされたもので
あり、その目的とするところは端末装置が使用するアド
レスの数、すなわち端末装置が取込みA/D変換して送出
するアナログ入力信号の点数を設定できるようにするこ
とにより、各端末装置毎に不必要なA/D変換およびその
通信を無くすことができ、より効率的でかつ伝送時間の
短縮化されたシステムを実現可能なA/D変換装置を提供
することにある。
あり、その目的とするところは端末装置が使用するアド
レスの数、すなわち端末装置が取込みA/D変換して送出
するアナログ入力信号の点数を設定できるようにするこ
とにより、各端末装置毎に不必要なA/D変換およびその
通信を無くすことができ、より効率的でかつ伝送時間の
短縮化されたシステムを実現可能なA/D変換装置を提供
することにある。
［課題を解決するための手段］ そのために本考案では、１台のセンタユニットと被制御
機器が接続された複数の端末ユニットとが共通の信号線
により接続され、前記センタユニットが前記共通の信号
線を介して複数の端末ユニット毎に異なるアドレスでサ
イクリックにポーリングし、前記アドレスで指定された
端末ユニットが被制御機器から取込まれたアナログ信号
をA/D変換したデータを前記共通の信号線を介してセン
タユニットにシリアル伝送するシステムにおける前記端
末ユニットに内蔵されるA/D変換装置において、アナロ
グ信号を取込むための複数の入力端子と、該複数の入力
端子に入力するアナログ信号を切換えることによって順
次取込む入力切換手段と、該入力切換手段の切換えによ
って取込まれたアナログ信号をディジタル信号に変換す
るA/Dコンバータと、前記複数の入力端子のうち、前記
入力切換手段の切換えによってアナログ信号を取込むこ
とができる入力端子の数を設定する入力量設定手段と、
該入力量設定手段によって設定された数に応じて前記A/
Dコンバータで変換されたディジタル信号にアドレスを
割付けるアドレス割付手段とを備えたことを特徴とす
る。
機器が接続された複数の端末ユニットとが共通の信号線
により接続され、前記センタユニットが前記共通の信号
線を介して複数の端末ユニット毎に異なるアドレスでサ
イクリックにポーリングし、前記アドレスで指定された
端末ユニットが被制御機器から取込まれたアナログ信号
をA/D変換したデータを前記共通の信号線を介してセン
タユニットにシリアル伝送するシステムにおける前記端
末ユニットに内蔵されるA/D変換装置において、アナロ
グ信号を取込むための複数の入力端子と、該複数の入力
端子に入力するアナログ信号を切換えることによって順
次取込む入力切換手段と、該入力切換手段の切換えによ
って取込まれたアナログ信号をディジタル信号に変換す
るA/Dコンバータと、前記複数の入力端子のうち、前記
入力切換手段の切換えによってアナログ信号を取込むこ
とができる入力端子の数を設定する入力量設定手段と、
該入力量設定手段によって設定された数に応じて前記A/
Dコンバータで変換されたディジタル信号にアドレスを
割付けるアドレス割付手段とを備えたことを特徴とす
る。
［作用］ 以上の構成によれば、A/D変換されたディジタル信号
は、入力量設定手段により設定された数に応じてこの数
だけのアドレスが割付けられる。
は、入力量設定手段により設定された数に応じてこの数
だけのアドレスが割付けられる。
［実施例］ 以下、図面を参照して本考案の実施例を詳細に説明す
る。
る。
第１図は本考案の一実施例におけるA/D変換装置の回路
ブロック図である。同図に示すA/D変換装置は、第４図
にて前述したシステムにおける端末ユニットＴの主要部
をなすものであり、第１図に示すようにアナログ入力端
子AI0〜AI15の各々で取込んだアナログ入力信号は、こ
のA/D変換装置にてA/D変換され、センタユニットＣのポ
ーリングに応じ不図示の送信回路を介してセンタユニッ
トＣへ送信される。このように本例のA/D変換装置１個
は16の被制御機器を接続可能な16のアナログ入力端子を
具えることにより、アナログ入力信号の16のアドレスを
割付けることが可能である。
ブロック図である。同図に示すA/D変換装置は、第４図
にて前述したシステムにおける端末ユニットＴの主要部
をなすものであり、第１図に示すようにアナログ入力端
子AI0〜AI15の各々で取込んだアナログ入力信号は、こ
のA/D変換装置にてA/D変換され、センタユニットＣのポ
ーリングに応じ不図示の送信回路を介してセンタユニッ
トＣへ送信される。このように本例のA/D変換装置１個
は16の被制御機器を接続可能な16のアナログ入力端子を
具えることにより、アナログ入力信号の16のアドレスを
割付けることが可能である。
以下、第１図に示す各要素について説明する。図におい
て、300〜315はアナログ入力端子AI0〜AI15の各々に対
応して設けられた一対のアナログスイッチ、２は一対の
アナログスイッチの間に挿入される増幅回路である。増
幅回路２は一対のアナログスイッチ300〜315の各々との
間に共通に挿入されるよう各アナログスイッチと連結さ
れる。これらアナログスイッチは後述の制御信号のロー
レベルで低インピーダンスとなり、回路を閉（オン）と
するスイッチである。
て、300〜315はアナログ入力端子AI0〜AI15の各々に対
応して設けられた一対のアナログスイッチ、２は一対の
アナログスイッチの間に挿入される増幅回路である。増
幅回路２は一対のアナログスイッチ300〜315の各々との
間に共通に挿入されるよう各アナログスイッチと連結さ
れる。これらアナログスイッチは後述の制御信号のロー
レベルで低インピーダンスとなり、回路を閉（オン）と
するスイッチである。
R10〜R115,C10〜C115はそれぞれアナログスイッチ300〜
315と、後述されるCPUとの間に設けられた抵抗およびコ
ンデンサであり、アナログスイッチを閉（オン）とする
ことにより、取込んだアナログ入力信号を保持するため
の回路を構成する。
315と、後述されるCPUとの間に設けられた抵抗およびコ
ンデンサであり、アナログスイッチを閉（オン）とする
ことにより、取込んだアナログ入力信号を保持するため
の回路を構成する。
４は、本A/D変換装置が占有するアナログ入力信号のア
ドレス数、すなわち使用するアナログ入力端子の数を設
定する外部操作スイッチとしてのDigスイッチであり、
４点の切換スイッチによって構成された16通りの設定が
可能である。１はCPUであり、アナログ入力端子AI0〜AI
15の各々に対応し、これら各端子から入力するアナログ
入力信号を取込むための入力ポートAi0〜Ai15,アナログ
スイッチ300〜315の各々と対応しこれらスイッチを開／
閉（オフ／オン）するための制御信号を出力するための
出力ポートPo0〜Po15、およびDigスイッチ４で設定され
たスイッチ信号を入力するための入力ポートPi0〜Pi3を
具える。また、CPU1は入力ポートAi0〜Ai15で取込んだ
アナログ入力信号をA/D変換するためのA/Dコンバータ1
A、および第２図にて後述されるテーブル1Bを有する。
ドレス数、すなわち使用するアナログ入力端子の数を設
定する外部操作スイッチとしてのDigスイッチであり、
４点の切換スイッチによって構成された16通りの設定が
可能である。１はCPUであり、アナログ入力端子AI0〜AI
15の各々に対応し、これら各端子から入力するアナログ
入力信号を取込むための入力ポートAi0〜Ai15,アナログ
スイッチ300〜315の各々と対応しこれらスイッチを開／
閉（オフ／オン）するための制御信号を出力するための
出力ポートPo0〜Po15、およびDigスイッチ４で設定され
たスイッチ信号を入力するための入力ポートPi0〜Pi3を
具える。また、CPU1は入力ポートAi0〜Ai15で取込んだ
アナログ入力信号をA/D変換するためのA/Dコンバータ1
A、および第２図にて後述されるテーブル1Bを有する。
第２図は第１図に示したテーブル1Bの詳細を示す概念図
であり、Digスイッチ４での16通りの設定データ“0"〜
“F"のそれぞれに対応して使用されるアナログ入力端子
のデータを格納している。例えば、Digスイッチ４で
“2"が設定されると、CPU1はテーブル1Bを参照し入力端
子AI0,AI1,AI2が使用入力端子であり、かつアナログ入
力信号の数が３量であると判断し、これに基づき、第３
図のようにシステムを構成する際に設定される端末ユニ
ット毎のアドレスに従い、アナログ入力信号のアドレス
割付け、すなわち変換されたディジタル信号のアドレス
割付けを行う。例えば第３図の端末ユニットT1でA/D変
換されたディジタル信号のアドレスは00H〜03Hとなる。
これによりセンタユニットのポーリングにおけるアドレ
スがこのアドレスに該当したときはこのアドレスのディ
ジタル信号を伝送する。
であり、Digスイッチ４での16通りの設定データ“0"〜
“F"のそれぞれに対応して使用されるアナログ入力端子
のデータを格納している。例えば、Digスイッチ４で
“2"が設定されると、CPU1はテーブル1Bを参照し入力端
子AI0,AI1,AI2が使用入力端子であり、かつアナログ入
力信号の数が３量であると判断し、これに基づき、第３
図のようにシステムを構成する際に設定される端末ユニ
ット毎のアドレスに従い、アナログ入力信号のアドレス
割付け、すなわち変換されたディジタル信号のアドレス
割付けを行う。例えば第３図の端末ユニットT1でA/D変
換されたディジタル信号のアドレスは00H〜03Hとなる。
これによりセンタユニットのポーリングにおけるアドレ
スがこのアドレスに該当したときはこのアドレスのディ
ジタル信号を伝送する。
以上説明したように、Digスイッチにより、１つのA/D変
換回路（端末ユニット）で使用するアナログ入力端子の
数を設定することにより、アナログ入力信号のアドレス
設定範囲を有効に用いることが可能となり、端末ユニッ
トの数が従来に比して増加したシステムを構成すること
が可能となる。
換回路（端末ユニット）で使用するアナログ入力端子の
数を設定することにより、アナログ入力信号のアドレス
設定範囲を有効に用いることが可能となり、端末ユニッ
トの数が従来に比して増加したシステムを構成すること
が可能となる。
このようなシステム構成を第３図に示す。同図に示すよ
うに、それぞれ端末ユニットT1,T2,T3,T4…においてDig
スイッチを“3",“1",“7",“3"…と設定することによ
り、それぞれの端末ユニットで取込まれるアナログ入力
信号の数は４量,2量,8量,4量…に設定される。
うに、それぞれ端末ユニットT1,T2,T3,T4…においてDig
スイッチを“3",“1",“7",“3"…と設定することによ
り、それぞれの端末ユニットで取込まれるアナログ入力
信号の数は４量,2量,8量,4量…に設定される。
また、各端末ユニットにおいてDigスイッチ４と同様の
構成によって各端末ユニット毎の自己のアドレス設定を
第３図に示すように行い、これにより例えば端末ユニッ
トT1で取込まれる４つのアナログ入力信号の割付けアド
レスは00H,01H,02H,03Hとすることができる。
構成によって各端末ユニット毎の自己のアドレス設定を
第３図に示すように行い、これにより例えば端末ユニッ
トT1で取込まれる４つのアナログ入力信号の割付けアド
レスは00H,01H,02H,03Hとすることができる。
［考案の効果］ 以上の説明から明らかなように本考案によればA/D変換
されたディジタル信号は、入力量設定手段により設定さ
れた数に応じてこの数だけのアドレスが割付けられる。
されたディジタル信号は、入力量設定手段により設定さ
れた数に応じてこの数だけのアドレスが割付けられる。
この結果、本考案のA/D変換装置を具えた端末ユニット
が配設されるシステムにおいて、各A/D変換装置毎に不
必要なA/D変換およびそのための通信を無くすことがで
き、より効率的でかつ伝送時間の短縮化されたシステム
を実現できる。
が配設されるシステムにおいて、各A/D変換装置毎に不
必要なA/D変換およびそのための通信を無くすことがで
き、より効率的でかつ伝送時間の短縮化されたシステム
を実現できる。
第１図は本考案の一実施例におけるA/D変換装置の回路
ブロック図、 第２図は第１図に示したテーブルの詳細を示す概念図、 第３図は第１図に示したA/D変換装置を端末ユニットの
主要部としたシステムのブロック図、 第４図は従来のA/D変換装置を用いて構成したシステム
のブロック図、 第５図は第４図に示したシステムにおけるセンタユニッ
トと端末ユニットとの間のデータ送受信を説明するため
の説明図である。 １……CPU、1A……A/Dコンバータ、1B……テーブル、２
……増幅回路、４……Digスイッチ、300〜315……アナ
ログスイッチ、Ai0〜Ai15……アナログ信号入力ポー
ト、Po0〜Po15……制御信号出力ポート、Pi0〜Pi3……
制御信号入力ポート、AI0〜AI15……アナログ入力端
子。
ブロック図、 第２図は第１図に示したテーブルの詳細を示す概念図、 第３図は第１図に示したA/D変換装置を端末ユニットの
主要部としたシステムのブロック図、 第４図は従来のA/D変換装置を用いて構成したシステム
のブロック図、 第５図は第４図に示したシステムにおけるセンタユニッ
トと端末ユニットとの間のデータ送受信を説明するため
の説明図である。 １……CPU、1A……A/Dコンバータ、1B……テーブル、２
……増幅回路、４……Digスイッチ、300〜315……アナ
ログスイッチ、Ai0〜Ai15……アナログ信号入力ポー
ト、Po0〜Po15……制御信号出力ポート、Pi0〜Pi3……
制御信号入力ポート、AI0〜AI15……アナログ入力端
子。
Claims (1)
- 【請求項１】１台のセンタユニットと被制御機器が接続
された複数の端末ユニットとが共通の信号線により接続
され、前記センタユニットが前記共通の信号線を介して
複数の端末ユニット毎に異なるアドレスでサイクリック
にポーリングし、前記アドレスで指定された端末ユニッ
トが被制御機器から取込まれたアナログ信号をA/D変換
したデータを前記共通の信号線を介してセンタユニット
にシリアル伝送するシステムにおける前記端末ユニット
に内蔵されるA/D変換装置において、 アナログ信号を取込むための複数の入力端子と、 該複数の入力端子に入力するアナログ信号を切換えるこ
とによって順次取込む入力切換手段と、 該入力切換手段の切換えによって取込まれたアナログ信
号をディジタル信号に変換するA/Dコンバータと、 前記複数の入力端子のうち、前記入力切換手段の切換え
によってアナログ信号を取込むことができる入力端子の
数を設定する入力量設定手段と、 該入力量設定手段によって設定された数に応じて前記A/
Dコンバータで変換されたディジタル信号にアドレスを
割付けるアドレス割付手段とを具えたことを特徴とする
A/D変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988145382U JPH073698Y2 (ja) | 1988-11-09 | 1988-11-09 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988145382U JPH073698Y2 (ja) | 1988-11-09 | 1988-11-09 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0266034U JPH0266034U (ja) | 1990-05-18 |
| JPH073698Y2 true JPH073698Y2 (ja) | 1995-01-30 |
Family
ID=31413921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988145382U Expired - Lifetime JPH073698Y2 (ja) | 1988-11-09 | 1988-11-09 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073698Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970247U (ja) * | 1982-11-02 | 1984-05-12 | 日立電子エンジニアリング株式会社 | 多数アナログ入力の時分割選択処理装置 |
| JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | Ａ−ｄ変換装置 |
| JPS6121524A (ja) * | 1984-07-10 | 1986-01-30 | Mitsubishi Heavy Ind Ltd | 高速デ−タ収集システム |
| JPS6156517A (ja) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | Ａｄ変換装置 |
-
1988
- 1988-11-09 JP JP1988145382U patent/JPH073698Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0266034U (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0787393B1 (en) | Local area network for implementing a low-voltage control system | |
| BR9205572A (pt) | Espaço de objetos n-dimensionais de resoluçao mista | |
| CN113286015A (zh) | 一种自动分配地址的方法 | |
| CA1303182C (en) | Parameter value communication system | |
| CN110710165A (zh) | 确定本地总线的数据总线用户设备的方法 | |
| US4829513A (en) | Time slot summation communication system for allowing conference calls | |
| TW201804759A (zh) | 模組型機器 | |
| JPS63155247A (ja) | 多重伝送装置 | |
| KR100194416B1 (ko) | 전자식 구내 교환기의 dtmf 신호송출회로 | |
| US4893309A (en) | Digital interface between at least two subscriber line interface circuits and a processing unit | |
| KR950003526B1 (ko) | 비동기 통신에서 우선 순위가 있는 수신신호 처리회로 | |
| JP2507717B2 (ja) | 電話端末装置 | |
| KR930003623A (ko) | 전화회선을 이용한 정보 제공장치 | |
| JP3926846B2 (ja) | 分散配置可能な周辺アセンブリシステム | |
| JPS62159961A (ja) | 加入者デ−タ変更方式 | |
| JP2518322B2 (ja) | ディジタル加入者線搬送方式 | |
| JPH02134098A (ja) | 遠隔監視制御用端末器 | |
| JP2022173942A (ja) | 制御システム | |
| JPH0266034U (ja) | ||
| JPS60112157U (ja) | リモ−トコントロ−ルシステム | |
| JPS6426262A (en) | 16 bit microprocessor system | |
| JPH02272843A (ja) | データ伝送装置 | |
| JPH0822109B2 (ja) | 遠隔監視制御システムのアドレス設定方式 | |
| JPH0720294B2 (ja) | 多重伝送システム | |
| JPH04302599A (ja) | 通信システム |