JPH0737932A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH0737932A JPH0737932A JP5181022A JP18102293A JPH0737932A JP H0737932 A JPH0737932 A JP H0737932A JP 5181022 A JP5181022 A JP 5181022A JP 18102293 A JP18102293 A JP 18102293A JP H0737932 A JPH0737932 A JP H0737932A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- board
- semiconductor
- semiconductor package
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、半田バンプを介してボード上に半導
体パッケージ装置を実装してなる半導体装置およびその
実装方法において、バンプ接合の信頼性を向上できるよ
うにすることを最も主要な特徴とする。 【構成】たとえば、半導体パッケージ装置１２の実装面
にスペーサ１４を取り付ける。このスペーサ１４には、
あらかじめ凸部１４ａを形成しておく。また、この凸部
１４ａが係合される凹部１３ａを、ボード１３の実装面
上に形成する。そして、実装時に、スペーサ１４の凸部
１４ａをボード１３の凹部１３ａに係合させた状態で、
半田バンプ１１による接合を行うことで、ボード１３か
らの半導体パッケージ装置１２の取り付け位置の高さの
制御と、半導体パッケージ装置１２とボード１３との位
置合わせを行う構成となっている。
体パッケージ装置を実装してなる半導体装置およびその
実装方法において、バンプ接合の信頼性を向上できるよ
うにすることを最も主要な特徴とする。 【構成】たとえば、半導体パッケージ装置１２の実装面
にスペーサ１４を取り付ける。このスペーサ１４には、
あらかじめ凸部１４ａを形成しておく。また、この凸部
１４ａが係合される凹部１３ａを、ボード１３の実装面
上に形成する。そして、実装時に、スペーサ１４の凸部
１４ａをボード１３の凹部１３ａに係合させた状態で、
半田バンプ１１による接合を行うことで、ボード１３か
らの半導体パッケージ装置１２の取り付け位置の高さの
制御と、半導体パッケージ装置１２とボード１３との位
置合わせを行う構成となっている。
Description
【０００１】
【産業上の利用分野】この発明は、たとえば半導体装置
およびその実装方法に関するもので、特に半田バンプを
介して実装基板上に半導体部品を実装してなる表面実装
型の半導体装置に使用されるものである。
およびその実装方法に関するもので、特に半田バンプを
介して実装基板上に半導体部品を実装してなる表面実装
型の半導体装置に使用されるものである。
【０００２】
【従来の技術】従来、表面実装型の半導体装置は、たと
えば図６に示すように、半田バンプ１を用いて半導体パ
ッケージ装置２とボード３とを接合することで、構成さ
れている。
えば図６に示すように、半田バンプ１を用いて半導体パ
ッケージ装置２とボード３とを接合することで、構成さ
れている。
【０００３】そして、その接合の際には、半田バンプ１
のつぶれ過多を防ぐために、スペーサとよばれる座板４
を用いて半導体パッケージ装置２とボード３との間隔を
一定に保ち、実装時のボード３からの半導体パッケージ
装置２の取り付け位置の高さを制御するようになってい
た。
のつぶれ過多を防ぐために、スペーサとよばれる座板４
を用いて半導体パッケージ装置２とボード３との間隔を
一定に保ち、実装時のボード３からの半導体パッケージ
装置２の取り付け位置の高さを制御するようになってい
た。
【０００４】しかしながら、この種の表面実装型の半導
体装置においては、以下のような問題があった。すなわ
ち、半田バンプにより接合を行うものの場合、半導体パ
ッケージ装置はボードのスルーホールとのかみ合わせ用
のアウタリードピンを有しないため、位置合わせが難し
い。
体装置においては、以下のような問題があった。すなわ
ち、半田バンプにより接合を行うものの場合、半導体パ
ッケージ装置はボードのスルーホールとのかみ合わせ用
のアウタリードピンを有しないため、位置合わせが難し
い。
【０００５】この位置合わせの重要性は、たとえば半導
体パッケージ装置２における外部パッドが小さくなれば
なるほど、パッドの間隔が狭くなればなるほど、ますま
す大きくなってくる。
体パッケージ装置２における外部パッドが小さくなれば
なるほど、パッドの間隔が狭くなればなるほど、ますま
す大きくなってくる。
【０００６】
【発明が解決しようとする課題】上記したように、従来
においては、実装時のボードからの半導体パッケージ装
置の取り付け位置の高さは制御できるものの、ボードと
半導体パッケージ装置との位置合わせが難しいという欠
点があった。
においては、実装時のボードからの半導体パッケージ装
置の取り付け位置の高さは制御できるものの、ボードと
半導体パッケージ装置との位置合わせが難しいという欠
点があった。
【０００７】そこで、この発明は、取り付け位置の高さ
の制御のみでなく、実装基板と半導体部品との位置合わ
せを高精度化でき、接合の信頼性を高めることが可能な
半導体装置およびその実装方法を提供することを目的と
している。
の制御のみでなく、実装基板と半導体部品との位置合わ
せを高精度化でき、接合の信頼性を高めることが可能な
半導体装置およびその実装方法を提供することを目的と
している。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半田バンプを
介して実装基板上に半導体部品を実装してなるものにお
いて、前記実装基板の実装面に形成された凹部と、前記
半導体部品の実装面に前記半田バンプよりも高さを有し
て設けられ、その一部が前記実装基板上の凹部と係合さ
れる凸部とから構成されている。
めに、この発明の半導体装置にあっては、半田バンプを
介して実装基板上に半導体部品を実装してなるものにお
いて、前記実装基板の実装面に形成された凹部と、前記
半導体部品の実装面に前記半田バンプよりも高さを有し
て設けられ、その一部が前記実装基板上の凹部と係合さ
れる凸部とから構成されている。
【０００９】また、この発明の半導体装置の実装方法に
あっては、半田バンプを介して実装基板上に半導体部品
を実装する場合において、半田バンプの形成された半導
体部品の実装面に、前記半田バンプよりも高さを有した
凸部を設け、この凸部の一部を、実装基板上の実装面に
形成された凹部に係合させつつ、前記半田バンプによる
接続を行うようになっている。
あっては、半田バンプを介して実装基板上に半導体部品
を実装する場合において、半田バンプの形成された半導
体部品の実装面に、前記半田バンプよりも高さを有した
凸部を設け、この凸部の一部を、実装基板上の実装面に
形成された凹部に係合させつつ、前記半田バンプによる
接続を行うようになっている。
【００１０】
【作用】この発明は、上記した手段により、半田バンプ
のつぶれ過多を防止しつつ、簡単に位置合わせできるよ
うになるため、整合性をも向上することが可能となるも
のである。
のつぶれ過多を防止しつつ、簡単に位置合わせできるよ
うになるため、整合性をも向上することが可能となるも
のである。
【００１１】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、本発明の第１の実施例にかかる
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。
して説明する。図１は、本発明の第１の実施例にかかる
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。
【００１２】すなわち、この半導体装置は、たとえば半
田バンプ１１を介して、半導体部品としての半導体パッ
ケージ装置１２が、実装基板としてのボード１３上に実
装された構成とされている。
田バンプ１１を介して、半導体部品としての半導体パッ
ケージ装置１２が、実装基板としてのボード１３上に実
装された構成とされている。
【００１３】そして、半導体パッケージ装置１２とボー
ド１３との間にはスペーサ（座板）１４が介在されて、
実装時の、ボード１３からの半導体パッケージ装置１２
の取り付け位置の高さの制御、および半導体パッケージ
装置１２のボード１３との位置合わせが行われるように
なっている。
ド１３との間にはスペーサ（座板）１４が介在されて、
実装時の、ボード１３からの半導体パッケージ装置１２
の取り付け位置の高さの制御、および半導体パッケージ
装置１２のボード１３との位置合わせが行われるように
なっている。
【００１４】半導体パッケージ装置１２は、たとえばア
ルミナなどの基材１２ａと、この基材１２ａ上にマウン
トされた半導体チップ１２ｂと、この半導体チップ１２
ｂ上の電極パッドと基材１２ａ上の配線とを電気的に接
続するボンディングワイヤ１２ｃ、および基材１２ａ上
の半導体チップ１２ｂなどを覆うようにして設けられた
封止用リッド１２ｄからなっている。
ルミナなどの基材１２ａと、この基材１２ａ上にマウン
トされた半導体チップ１２ｂと、この半導体チップ１２
ｂ上の電極パッドと基材１２ａ上の配線とを電気的に接
続するボンディングワイヤ１２ｃ、および基材１２ａ上
の半導体チップ１２ｂなどを覆うようにして設けられた
封止用リッド１２ｄからなっている。
【００１５】そして、基材１２ａの下面、つまり半導体
パッケージ装置１２のボード１３との実装面には外部パ
ッドが設けられ、この外部パッドに対応して上記半田バ
ンプ１１が形成されるようになっている。
パッケージ装置１２のボード１３との実装面には外部パ
ッドが設けられ、この外部パッドに対応して上記半田バ
ンプ１１が形成されるようになっている。
【００１６】ボード１３は、上記半導体パッケージ装置
１２が実装される、その実装面に、上記半田バンプ１１
の接合先である配線パターン（フットプリント）が設け
られるとともに、上記半導体パッケージ装置１２とのア
ライメントを行うための凹部１３ａが形成されている。
１２が実装される、その実装面に、上記半田バンプ１１
の接合先である配線パターン（フットプリント）が設け
られるとともに、上記半導体パッケージ装置１２とのア
ライメントを行うための凹部１３ａが形成されている。
【００１７】この凹部１３ａは、これに係合されるスペ
ーサ１４の凸部（後述する）の高さを逃がせるだけの深
さを有して形成されている。スペーサ１４は、接合の際
の半田バンプ１１のつぶれ過多を防止するためのもので
あり、このスペーサ１４の厚みにより、半導体パッケー
ジ装置１２とボード１３との間隔を一定に保つようにな
っている。
ーサ１４の凸部（後述する）の高さを逃がせるだけの深
さを有して形成されている。スペーサ１４は、接合の際
の半田バンプ１１のつぶれ過多を防止するためのもので
あり、このスペーサ１４の厚みにより、半導体パッケー
ジ装置１２とボード１３との間隔を一定に保つようにな
っている。
【００１８】また、このスペーサ１４には、その下部
に、ボード１３の実装面上に設けられた凹部１３ａと係
合される凸部１４ａが形成されている。すなわち、半導
体パッケージ装置１２のボード１３との実装面の所定位
置に取り付けられたスペーサ１４の、その凸部１４ａを
ボード１３の実装面上の凹部１３ａに係合させること
で、アライメント、つまり半導体パッケージ装置１２の
ボード１３との位置合わせが行われる。
に、ボード１３の実装面上に設けられた凹部１３ａと係
合される凸部１４ａが形成されている。すなわち、半導
体パッケージ装置１２のボード１３との実装面の所定位
置に取り付けられたスペーサ１４の、その凸部１４ａを
ボード１３の実装面上の凹部１３ａに係合させること
で、アライメント、つまり半導体パッケージ装置１２の
ボード１３との位置合わせが行われる。
【００１９】なお、凸部１４ａは、少なくとも０．３ｍ
ｍ以上の高さを有して構成されるようになっている。し
かして、半導体パッケージ装置１２のボード１３上への
実装は、以下のようにして行われる。
ｍ以上の高さを有して構成されるようになっている。し
かして、半導体パッケージ装置１２のボード１３上への
実装は、以下のようにして行われる。
【００２０】まず、半導体パッケージ装置１２の実装面
上の外部パッドのそれぞれに、半田バンプ１１が形成さ
れる。また、半導体パッケージ装置１２の実装面上の所
定位置に、スペーサ１４が接着または銀ロウなどにより
取り付けられる。
上の外部パッドのそれぞれに、半田バンプ１１が形成さ
れる。また、半導体パッケージ装置１２の実装面上の所
定位置に、スペーサ１４が接着または銀ロウなどにより
取り付けられる。
【００２１】そして、上記スペーサ１４の凸部１４ａ
を、ボード１３の実装面上の凹部１３ａに係合させるべ
く、半導体パッケージ装置１２とボード１３との位置合
わせが行われる。
を、ボード１３の実装面上の凹部１３ａに係合させるべ
く、半導体パッケージ装置１２とボード１３との位置合
わせが行われる。
【００２２】こうして、実装の際に、スペーサ１４の凸
部１４ａがボード１３の実装面上の凹部１３ａに係合さ
れることにより、半導体パッケージ装置１２とボード１
３とが位置合わせされつつ、半導体パッケージ装置１２
とボード１３との間隔が一定に保たれた状態で、半田バ
ンプ１１とボード１３の実装面上のフットプリントとの
接合が行われる。
部１４ａがボード１３の実装面上の凹部１３ａに係合さ
れることにより、半導体パッケージ装置１２とボード１
３とが位置合わせされつつ、半導体パッケージ装置１２
とボード１３との間隔が一定に保たれた状態で、半田バ
ンプ１１とボード１３の実装面上のフットプリントとの
接合が行われる。
【００２３】この結果、半田バンプ１１がつぶれ過ぎた
りすることなく、しかも半導体パッケージ装置１２とボ
ード１３とのアライメントが良好な状態で、実装は完了
される。
りすることなく、しかも半導体パッケージ装置１２とボ
ード１３とのアライメントが良好な状態で、実装は完了
される。
【００２４】図２は、この発明の第２の実施例にかかる
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半田バンプ１１の一
部をコバールなどからなるピン形状のピン構造体（凸
部）１５とし、アライメントを良好に行えるようにする
ために、たとえば半導体パッケージ装置１２の外辺に近
い２か所以上の場所（さらにいえば、対向長を長くとれ
るところ）に配置するようにしたものである。
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半田バンプ１１の一
部をコバールなどからなるピン形状のピン構造体（凸
部）１５とし、アライメントを良好に行えるようにする
ために、たとえば半導体パッケージ装置１２の外辺に近
い２か所以上の場所（さらにいえば、対向長を長くとれ
るところ）に配置するようにしたものである。
【００２５】そして、このピン構造体１５の先端をボー
ド１３の実装面上のスルーホール１３ｂに係合させるこ
とで、位置合わせは勿論、そのスルーホール１３ｂと係
合される先端以外の部分がスペーサとしても十分に機能
するようにしている。
ド１３の実装面上のスルーホール１３ｂに係合させるこ
とで、位置合わせは勿論、そのスルーホール１３ｂと係
合される先端以外の部分がスペーサとしても十分に機能
するようにしている。
【００２６】この場合、第１の実施例に示したような大
型のスペーサ１４を必要としない分、その取り付けの位
置（半導体パッケージ装置１２の中央部付近１２ｅ）に
も外部パッドを配置できるようになる。
型のスペーサ１４を必要としない分、その取り付けの位
置（半導体パッケージ装置１２の中央部付近１２ｅ）に
も外部パッドを配置できるようになる。
【００２７】このため、外部パッドの増設、もしくは同
じパッド数の場合には、その中央部付近１２ｅにもパッ
ドを配置することで、パッドの間隔を広くできる、また
はパッケージの小型化なども容易に可能である。
じパッド数の場合には、その中央部付近１２ｅにもパッ
ドを配置することで、パッドの間隔を広くできる、また
はパッケージの小型化なども容易に可能である。
【００２８】図３は、この発明の第３の実施例にかかる
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半田バンプ１１の一
部を、半田の融点（約１８０℃）よりも約１００℃も高
い融点をもつ金属からなる金属バンプ（凸部）１６とし
たものである。
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半田バンプ１１の一
部を、半田の融点（約１８０℃）よりも約１００℃も高
い融点をもつ金属からなる金属バンプ（凸部）１６とし
たものである。
【００２９】この金属バンプ１６は、半田バンプ１１よ
り高い融点をもつため、半導体パッケージ装置１２がボ
ード１３上に実装される場合においても溶けることな
く、したがって金属バンプ１６の先端をボード１３の実
装面上の凹部１３ｃに係合させることで、位置合わせは
勿論、スペーサとしての役目も果たすことができる。
り高い融点をもつため、半導体パッケージ装置１２がボ
ード１３上に実装される場合においても溶けることな
く、したがって金属バンプ１６の先端をボード１３の実
装面上の凹部１３ｃに係合させることで、位置合わせは
勿論、スペーサとしての役目も果たすことができる。
【００３０】この場合も、上記した第２の実施例と同様
の効果、つまり大型のスペーサ１４を必要としない分、
外部パッドの増設、もしくはパッド間隔の拡張、または
パッケージの小型化などが容易に可能である。
の効果、つまり大型のスペーサ１４を必要としない分、
外部パッドの増設、もしくはパッド間隔の拡張、または
パッケージの小型化などが容易に可能である。
【００３１】図４は、この発明の第４の実施例にかかる
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半導体パッケージ装
置１２の基材１２ａに直に凸部１７を形成し、この凸部
１７の一部をボード１３上の凹部１３ｄに係合させるこ
とにより、位置合わせと高さの制御（スペーサとしての
機能）とを行うようにしたものである。
表面実装型半導体装置（フェイスアップタイプ）の概略
を示すものである。この実施例は、半導体パッケージ装
置１２の基材１２ａに直に凸部１７を形成し、この凸部
１７の一部をボード１３上の凹部１３ｄに係合させるこ
とにより、位置合わせと高さの制御（スペーサとしての
機能）とを行うようにしたものである。
【００３２】この場合、基材１２ａと凸部１７とが一体
化されるため、先に説明したいずれの実施例の場合より
も、多少、アライメントの精度を向上できる。図５は、
この発明の第５の実施例にかかる表面実装型半導体装置
（キャビティダウンタイプ）の概略を示すものである。
化されるため、先に説明したいずれの実施例の場合より
も、多少、アライメントの精度を向上できる。図５は、
この発明の第５の実施例にかかる表面実装型半導体装置
（キャビティダウンタイプ）の概略を示すものである。
【００３３】この実施例は、半導体パッケージ装置２１
の、基材２１ａのキャビティ内にマウントされた半導体
チップ２１ｂ、およびボンディング接続用のワイヤ２１
ｃなどを封止するための封止用リッド２１ｄを用い、こ
のリッド２１ｄの一部をボード１３上の凹部１３ｅに係
合させることにより、位置合わせと高さの制御（スペー
サとしての機能）とを行うようにしたものである。
の、基材２１ａのキャビティ内にマウントされた半導体
チップ２１ｂ、およびボンディング接続用のワイヤ２１
ｃなどを封止するための封止用リッド２１ｄを用い、こ
のリッド２１ｄの一部をボード１３上の凹部１３ｅに係
合させることにより、位置合わせと高さの制御（スペー
サとしての機能）とを行うようにしたものである。
【００３４】この場合、封止用リッド２１ｄを、スペー
サおよび凸部としても兼用できるため、スペーサなどを
用いない分だけ、コスト的に期待できる。上記したよう
に、半田バンプのつぶれ過多を防止しつつ、簡単に位置
合わせできるようにしている。
サおよび凸部としても兼用できるため、スペーサなどを
用いない分だけ、コスト的に期待できる。上記したよう
に、半田バンプのつぶれ過多を防止しつつ、簡単に位置
合わせできるようにしている。
【００３５】すなわち、半導体パッケージ装置の実装面
に設けられた凸部の先端と、ボードの実装面に形成され
た凹部とを実装時に係合させ、その状態で半田バンプに
よる接合を行うようにしている。これにより、ボードと
半導体パッケージ装置との位置合わせを精度良く行うこ
とができるようになるため、実装時のボードからの半導
体パッケージ装置の取り付け位置の高さの制御のみでな
く、整合性をも向上することが可能となる。したがっ
て、たとえ位置合わせの重要性が増した場合にも、正確
な位置合わせが可能となり、接合の信頼性をより高める
ことができるものである。
に設けられた凸部の先端と、ボードの実装面に形成され
た凹部とを実装時に係合させ、その状態で半田バンプに
よる接合を行うようにしている。これにより、ボードと
半導体パッケージ装置との位置合わせを精度良く行うこ
とができるようになるため、実装時のボードからの半導
体パッケージ装置の取り付け位置の高さの制御のみでな
く、整合性をも向上することが可能となる。したがっ
て、たとえ位置合わせの重要性が増した場合にも、正確
な位置合わせが可能となり、接合の信頼性をより高める
ことができるものである。
【００３６】なお、上記実施例においては、いずれも封
止用リッドが設けられた封止型の半導体部品を例に説明
したが、これに限らず、たとえば樹脂などによる他の封
止型半導体部品や封止型以外の半導体部品など、アウタ
リードを用いない表面実装型の各種の半導体部品に適用
できる。その他、この発明の要旨を変えない範囲におい
て、種々変形実施可能なことは勿論である。
止用リッドが設けられた封止型の半導体部品を例に説明
したが、これに限らず、たとえば樹脂などによる他の封
止型半導体部品や封止型以外の半導体部品など、アウタ
リードを用いない表面実装型の各種の半導体部品に適用
できる。その他、この発明の要旨を変えない範囲におい
て、種々変形実施可能なことは勿論である。
【００３７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、取り付け位置の高さの制御のみでなく、実装基板と
半導体部品との位置合わせを高精度化でき、接合の信頼
性を高めることが可能な半導体装置およびその実装方法
を提供できる。
ば、取り付け位置の高さの制御のみでなく、実装基板と
半導体部品との位置合わせを高精度化でき、接合の信頼
性を高めることが可能な半導体装置およびその実装方法
を提供できる。
【図１】この発明の第１の実施例にかかる表面実装型半
導体装置の概略を示す断面図。
導体装置の概略を示す断面図。
【図２】この発明の第２の実施例にかかる表面実装型半
導体装置の概略を示す断面図。
導体装置の概略を示す断面図。
【図３】この発明の第３の実施例にかかる表面実装型半
導体装置の概略を示す断面図。
導体装置の概略を示す断面図。
【図４】この発明の第４の実施例にかかる表面実装型半
導体装置の概略を示す断面図。
導体装置の概略を示す断面図。
【図５】この発明の第５の実施例にかかる表面実装型半
導体装置の概略を示す断面図。
導体装置の概略を示す断面図。
【図６】従来技術とその問題点を説明するために示す表
面実装型半導体装置の断面図。
面実装型半導体装置の断面図。
１１…半田バンプ、１２…半導体パッケージ装置（半導
体部品）、１３…ボード（実装基板）、１３ａ…凹部、
１４…スペーサ（座板）、１４ａ…凸部。
体部品）、１３…ボード（実装基板）、１３ａ…凹部、
１４…スペーサ（座板）、１４ａ…凸部。
Claims (7)
- 【請求項１】 半田バンプを介して実装基板上に半導体
部品を実装してなる装置において、 前記実装基板の実装面に形成された凹部と、 前記半導体部品の実装面に前記半田バンプよりも高さを
有して設けられ、その一部が前記実装基板上の凹部と係
合される凸部とを具備したことを特徴とする半導体装
置。 - 【請求項２】 前記凸部は、前記半導体部品と前記実装
基板との間に介在される座板の一部であることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 前記凸部は、前記半田バンプのいくつか
をピン形状に形成したピン構造体からなることを特徴と
する請求項１に記載の半導体装置。 - 【請求項４】 前記凸部は、前記半田バンプのいくつか
を半田バンプよりも融点の高い金属を用いて形成した金
属バンプからなることを特徴とする請求項１に記載の半
導体装置。 - 【請求項５】 前記凸部は、前記半導体部品の基材の一
部により形成されることを特徴とする請求項１に記載の
半導体装置。 - 【請求項６】 前記凸部は、前記半導体部品の封止リッ
ドにより兼用されることを特徴とする請求項１に記載の
半導体装置。 - 【請求項７】 半田バンプを介して実装基板上に半導体
部品を実装する方法において、 半田バンプの形成された半導体部品の実装面に、前記半
田バンプよりも高さを有した凸部を設け、 この凸部の一部を、実装基板上の実装面に形成された凹
部に係合させつつ、前記半田バンプによる接続を行うこ
とを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181022A JPH0737932A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181022A JPH0737932A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737932A true JPH0737932A (ja) | 1995-02-07 |
Family
ID=16093398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181022A Pending JPH0737932A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737932A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7608138B2 (en) | 2003-12-12 | 2009-10-27 | Ngk Insulators, Inc. | Device for measuring filter pressure loss |
| CN102403296A (zh) * | 2010-09-13 | 2012-04-04 | 英飞凌科技股份有限公司 | 半导体模块及其制造方法 |
| JP2014123690A (ja) * | 2012-12-24 | 2014-07-03 | Denso Corp | 回路基板 |
-
1993
- 1993-07-22 JP JP5181022A patent/JPH0737932A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7608138B2 (en) | 2003-12-12 | 2009-10-27 | Ngk Insulators, Inc. | Device for measuring filter pressure loss |
| CN102403296A (zh) * | 2010-09-13 | 2012-04-04 | 英飞凌科技股份有限公司 | 半导体模块及其制造方法 |
| JP2014123690A (ja) * | 2012-12-24 | 2014-07-03 | Denso Corp | 回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JPH03125440A (ja) | 電子部品 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH0824155B2 (ja) | 半導体パッケ−ジ | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP2000164628A (ja) | 電子部品及びフェイスダウン実装構造 | |
| JPH05160316A (ja) | 半導体素子 | |
| JPH0433348A (ja) | 半導体装置 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH04240751A (ja) | チップキャリア | |
| JPH11288978A (ja) | 半導体装置 | |
| JPH08307045A (ja) | 配線基板 | |
| JPS6249636A (ja) | フリツプチツプ搭載用基板 | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| JPH0543294B2 (ja) | ||
| JPH01216547A (ja) | 半導体チップの実装方法 | |
| JP2000077591A (ja) | 半導体装置及びその組立方法 |