JPH0738079A - ホット・キャリヤ半導体装置 - Google Patents

ホット・キャリヤ半導体装置

Info

Publication number
JPH0738079A
JPH0738079A JP5183613A JP18361393A JPH0738079A JP H0738079 A JPH0738079 A JP H0738079A JP 5183613 A JP5183613 A JP 5183613A JP 18361393 A JP18361393 A JP 18361393A JP H0738079 A JPH0738079 A JP H0738079A
Authority
JP
Japan
Prior art keywords
rhet
voltage
transistor
emitter
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5183613A
Other languages
English (en)
Inventor
Kenichi Imamura
健一 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5183613A priority Critical patent/JPH0738079A/ja
Publication of JPH0738079A publication Critical patent/JPH0738079A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 ホット・キャリヤ半導体装置に関し、同一基
板上にピーク電圧VP 及びバレー電圧VV を異にするR
HET或いはRTBを簡単且つ容易に形成し、それ等の
素子の中から最適な素子を選択して回路を構成できるよ
うにする。 【構成】 基板41上にコレクタ層43、ベース層4
5、エミッタ層47などが形成され、オーミック・コン
タクトのエミッタ電極49L及びショットキ・コンタク
トのエミッタ電極49Hを形成することでピーク電圧V
P 並びにバレー電圧VV を異にした第一のRHET40
Lと第二のRHET40Hとが組み込まれ、それ等を適
宜選択して論理回路を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、量子効果を利用した半
導体デバイスであるホット・キャリヤ半導体装置の改良
に関する。
【0002】現在、量子効果を利用した半導体デバイス
の研究が盛んであり、なかでも、ホット・エレクトロン
・トランジスタ(hot electron tran
sistor:HET)に於けるエミッタ・バリヤとし
て共鳴トンネリング・バリヤ(resonant tu
nneling barrier:RTB)を用いた共
鳴トンネリング・ホット・エレクトロン・トランジスタ
(resonanttunneling hot el
ectron transistor:RHET)は、
負のコンダクタンス特性をもつことから、様々な回路に
応用されつつある。
【0003】然しながら、RHETには、普遍的に用い
るには、未だ改善しなければならない種々な問題があ
り、例えば、低消費電力化や動作余裕の向上が必要とさ
れている。
【0004】
【従来の技術】図11はベース電極をベース層から直接
引出したSE(single emitter)構造の
RHETを用いたNORゲート或いはXNORゲートの
要部回路図である。
【0005】図に於いて、1はRHET、2は入力抵
抗、3は入力抵抗、4はベース・バイアス抵抗、5は負
荷抵抗、6は入力端、7は入力端、8は出力端、9はV
DD供給線、10は接地線をそれぞれ示している。尚、N
ORゲートとXNORゲートとの違いは、回路定数が異
なることであり、回路構成の面からは同じである。
【0006】図12は図11に見られるNORゲート或
いはXNORゲートの動作を解説する為の入出力特性を
表す線図であり、横軸にはベース・エミッタ間電圧VBE
を、そして、縦軸にはコレクタ電流IC をそれぞれ採っ
てある。
【0007】図に於いて、(A)はNORゲートの特
性、(B)はXNORゲートの特性、VP はピーク電
圧、VV はバレー電圧をそれぞれ示している。尚、図に
見られる傾斜した実線はベースに対する負荷線である。
【0008】この場合、ピーク電圧VP は、コレクタ電
流IC がピークになるベース・エミッタ間電圧VBEを指
し、同様に、バレー電圧VV はコレクタ電流IC がバレ
ーになるベース・エミッタ間電圧VBEを指し、何かの電
圧がピーク或いはバレーになる旨の意味ではない。
【0009】
【発明が解決しようとする課題】通常、RHETからな
る集積回路装置では、全て同じ特性のRHET、即ち、
ピーク電圧VP 及びバレー電圧VV が同じであるものか
らなっていて、それを用いてNORゲートやXNORを
形成している。
【0010】そのようなRHETを用いてNORゲート
を構成する場合、RHETの動作点がピーク電圧VP
越えないようにする為、入力抵抗の値をXNORゲート
に比較して充分高くしなければならない。
【0011】従って、NORゲートのCR時定数の増大
に依って動作速度が低下したり、或いは、抵抗層パター
ンの大きさをNORゲートとXNORゲートとで極端に
変える必要があって、マスク・パターンの設計・配置に
ついて大きな制約を受けるなどの問題がある。
【0012】これに対し、実質的にベース電極となる電
極をエミッタ層を介して取り出したME(multi
emitter)構造のRHET(要すれば特願平4−
188382号を参照)を用いると、NORゲートやX
NORゲートは比較的に容易に構成することができるの
であるが、RHETのエミッタ電流の負性抵抗特性を利
用した状態保持回路を構成するには問題がある。
【0013】図13はME構造のRHETを用いた状態
保持回路を表す要部回路図である。図に於いて、22は
入力抵抗、23は入力抵抗、24はベース・バイアス抵
抗、25は負荷抵抗、26は入力端、27は入力端、2
8は出力端、29はVDD供給線、30は接地線、31は
ピーク電圧VP =0.9〔V〕のRHET、31′はピ
ーク電圧VP =0.9〔V〕のRHETをそれぞれ示し
ている。
【0014】この状態保持回路では、入力が(0,1)
或いは(1,0)である場合に双安定状態となり、状態
が変わる前の出力を保持することができる。
【0015】ところで、図示されたRHET31として
は、入力が(1,1)の場合、動作点がピーク電圧VP
を越えるようにエミッタ・ベース接合面積が小さい、即
ち、ピーク電流が小さいRHETを用い、増幅用のRH
ET、即ち、RHET31′としては、入力が(1,
1)の場合でも、動作点、即ち、負荷線とRHETの特
性線との交点がピーク電圧VP に達しないようにエミッ
タ・ベース接合面積が大きいRHETにすることが必要
である。
【0016】図14は図13に見られる状態保持回路の
動作を解説する為の入出力特性を表す線図であり、横軸
にはベース・エミッタ間電圧VBEを、そして、縦軸には
コレクタ電流IC をそれぞれ採ってある。尚、図12に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
【0017】図から明らかであるが、この場合、ピーク
電圧VPHが0.9〔V〕であって、図12に見られるS
E構造のRHETを用いたNORゲート或いはXNOR
ゲートのピーク電圧VP が0.6〔V〕であるのに比較
すると、約1.5倍になっている。これは、ME構造の
RHETでは、エミッタとベースとの間にRTBが二つ
介挿されていることに起因している。
【0018】この結果、RHET31及び31′とME
構造のRHETを用いた状態保持回路では、電源電圧を
高くする必要があり、他の回路との整合がとれない。
【0019】一般に、RHETを用いた集積回路装置に
於ける消費電力を低減させるには、RHETを能動素子
とし、RTBを負荷素子とする回路が有効である。
【0020】図15はRHETとRTBを用いたXNO
Rゲートの要部回路図であり(要すれば特願平4−29
2715号を参照)、図11に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとする。
【0021】図に於いて、11はRTBを利用した負荷
素子を示している。ここで、負荷素子11はRHET1
と同じ構造からなるRHETをダイオード接続し、その
RTBを利用しているものである。
【0022】図16は図15に見られるXNORゲート
の動作を解説する為の線図であり、図12或いは図14
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
【0023】図に於いて、(A)は入出力特性、(B)
はVCE−IC 特性、VONはRHETがオンになる動作点
(ロー・レベル)、VOFF はRHETがオフになる動作
点(ハイ・レベル)をそれぞれ示している。尚、入出力
特性(A)は通常接続のRHET、即ち、RHET1に
関するものである。また、ダイオード接続された負荷素
子11の特性線も略同じであるが、入出力特性を電圧・
電流特性と読み変えなければならない。
【0024】図の入出力特性(A)に見られるように、
通常のRHETに於けるピーク電圧VP は0.6〔V〕
程度、バレー電圧VV は1.2〔V〕であり、従って、
BE>1.2〔V〕では、コレクタ電流IC は大きくな
ってしまう。
【0025】因に、ピーク電圧VP が0.6〔V〕であ
るのは、例えばInGaAsをベースとしたRHETで
は、Γ谷−L谷間のエネルギ差が〜0.55〔eV〕で
あることから、物性的に決まってしまう値である。
【0026】前記したところから、VCE−IC 特性に於
いて、電源電圧が〜2〔V〕の状態では、RHETがオ
ンのときの動作点VONは、1.8〔V〕程度となり、R
TBの特性ではバレーを越えているので、当然、電流は
立ち上がってしまい、充分に小さくすることはできな
い。
【0027】このような問題を解決するには、電源電圧
を下げることが必要である。然しながら、そのようにす
ると、ゲートの動作余裕がなくなる、即ち、ハイ・レベ
ルとロー・レベルの差が小さくなり、実用にならない。
【0028】本発明では、同一基板上にピーク電圧VP
を異にするRHET或いはRTBを簡単且つ容易に形成
し、それ等の素子の中から最適な素子を選択して回路を
構成できるようにする。
【0029】
【課題を解決するための手段】図1は本発明の原理を解
説する為のホット・キャリヤ半導体装置に於ける入出力
特性を説明する為の線図であり、図12、図13、図1
6に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
【0030】図に於いて、RT1はピーク電圧VP 及び
バレー電圧VV が共に低い第一のRHETに関する入出
力特性線、RT2はピーク電圧VP 及びバレー電圧VV
が共に高い第二のRHETに関する入出力特性線をそれ
ぞれ示している。
【0031】現用の各種論理回路を構成するには、第一
のRHETに関するピーク電圧VPを例えば約0.6
〔V〕程度とし、そして、第二のRHETに関するピー
ク電圧VP を例えば約0.9〔V〕程度としておくこと
で、かなり広い範囲に亙って対応することが可能であ
る。
【0032】図2は第一のRHETを用いて構成したX
NORゲートを説明する為の要部回路図である。
【0033】図に於いて、21はRHET、22は入力
抵抗、23は入力抵抗、24はベース・バイアス抵抗、
25は負荷抵抗、26は入力端、27は入力端、28は
出力端、29はVDD供給線、30は接地線をそれぞれ示
している。
【0034】図示のRHET21は、前記したように、
例えば約0.6〔V〕である低いピーク電圧VP をもつ
ものであり、これに依って、適切な動作を行なうXNO
Rゲートを構成することが可能である。
【0035】図3は第二のRHETを用いて構成したN
ORゲートを説明する為の要部回路図であり、図2に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。図に於いて、31はRHETを示
している。
【0036】図示のRHET31は、前記したように、
例えば約0.9〔V〕である高いピーク電圧VP をもつ
ものであり、これに依って、適切な動作を行なうNOR
ゲートを構成することが可能である。
【0037】図4は図2及び図3に見られるXNORゲ
ート及びNORゲートに関する入出力特性を説明する為
の線図であり、横軸にはベース・エミッタ間電圧V
BEを、また、縦軸にはコレクタ電流IC をそれぞれ採っ
てある。尚、図1に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
【0038】図に於いて、(A)はXNORゲートに関
する特性、(B)はNORゲートに関する特性、LB1 ,
B2 ,B3はベースに対する負荷線をそれぞれ示してい
る。
【0039】図から明らかなように、XNORゲートも
NORゲートもバランスの良い動作をすることが可能で
あり、このような整合性の良い両ゲートを構成するのに
必要とされることは、RHET21とRHET31の何
れを選択するかのみで良い。
【0040】従って、入力抵抗22、入力抵抗23、ベ
ース・バイアス抵抗24、負荷抵抗25などの定数変更
は不要であり、XNORゲート及びNORゲートの両者
とも全く同じ定数のものを使用して良く、また、RHE
T21とRHET31の大きさを変えることも不要であ
る。
【0041】図5は第一のRHETと第二のRHETを
用いて構成した状態保持回路を説明する為の要部回路図
であり、図2及び図3に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
【0042】図に於いて、32は抵抗を示している。
【0043】図示されているように、共鳴トンネリング
・ダイオードとして用いるRHETは、ピーク電圧VP
が低いRHET、即ち、第一のRHETであるRHET
21を用い、電圧増幅用のRHETは、ピーク電圧VP
が高いRHET、即ち、第二のRHETであるRHET
31を用いている。
【0044】このように、ピーク電圧VP を異にするR
HET21及びRHET31を用いれば、接合面積が同
一であるものを用いながら、目的を達成することができ
る。このように、接合面積が同一であれば、寄生抵抗の
影響も全てのRHETで同じであるから、回路設計の容
易性や動作特性の均一性が向上する。
【0045】因みに、図13に見られる従来の状態保持
回路に於いては、RHET31及びRHET31′は同
じ特性、即ち、ピーク電圧VP やバレー電圧VV が同じ
であるものを用いているから、回路を機能させる為に
は、抵抗22や抵抗23などを他のNOR回路やXNO
R回路のものに変えたり、それでも不充分である場合に
は、RHET31に比較して接合面積が大きいRHET
をRHET31′として用いるようにしている。
【0046】然しながら、高密度の集積回路装置を製造
するに際し、加工上の最小寸法の限界まで微細化する場
合、トランジスタの接合面積が全て同一であることが望
ましい。
【0047】また、接合面積が異なるトランジスタを用
いると、ベース抵抗やエミッタ抵抗の影響で、ピーク電
圧VP やバレー電圧VV が設計通りに制御できない旨の
問題も起こる。然しながら、本発明では、ピーク電圧V
P やバレー電圧VV を適宜に選択することで、接合面積
は同一のRHETを用いることができるので、そのよう
な問題は生じない。
【0048】前記したところから明らかなように、RH
ETに於けるベース・コレクタ間を短絡して、所謂、ダ
イオード接続とし、そのRTBを用いることで種々と特
徴のある論理回路を構成することができる。
【0049】図6は第一のRHETを能動素子とし、且
つ、第二のRHETを負荷素子(RTB)としたXNO
Rゲートに関する特性を表す線図であり、図16に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。図に於いて、(A)はRTBの電圧
−電流特性、(B)はIC −VCE特性をそれぞれ示して
いる。
【0050】ここで、電圧−電流特性(A)は、ピーク
電圧VP が高いRHETである第二のRHETのベース
・コレクタ間を短絡してダイオード接続とした素子に於
けるRTBの電圧−電流特性であって、この素子をXN
ORゲートの負荷として用いる。尚、ここでは、第二の
RHETとしてピーク電圧VP が0.9〔V〕のものを
用いている。
【0051】また、能動素子としては、ピーク電圧VP
が低いRHETである第一のRHETを用いている。
尚、ここでは、第一のRHETとしてピーク電圧VP
0.6〔V〕であるのものを用いている。
【0052】図7は第二のRHETを能動素子とし、且
つ、第二のRHETを負荷素子(RTB)としたNOR
ゲートに関する特性を表す線図であり、図6及び図16
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。図に於いて、(A)はRTB
の電圧−電流特性、(B)はIC −VCE特性をそれぞれ
示している。
【0053】ここで、電圧−電流特性(A)は、XNO
Rゲートの場合と同様、ピーク電圧VP が高いRHET
である第二のRHETのベース・コレクタ間を短絡して
ダイオード接続とした素子に於けるRTBの電圧−電流
特性であって、この素子をNORゲートの負荷として用
いる。尚、ここでは、第二のRHETとしてピーク電圧
P が0.9〔V〕のものを用いている。
【0054】また、能動素子としては、前記負荷と同
様、ピーク電圧VP が高いRHETである第二のRHE
Tを用いている。
【0055】図6を参照しつつ、本発明の原理を適用し
たXNORゲートの動作について説明する。
【0056】二つの入力が(0,0)である場合、RH
ETである能動素子はオフ、RTBである負荷素子は立
ち上がりの近傍にあり、出力はハイ・レベル(“1”)
となる。
【0057】二つの入力が(0,1)或いは(1,0)
である場合、能動素子(RHET)はオンとなり、負荷
素子(RTB)はバレー領域に入る為、出力はロー・レ
ベル(“0”)となる。
【0058】二つの入力が(1,1)である場合、能動
素子(RHET)はバレー領域に入ってオフとなり、負
荷素子(RTB)は立ち上がるので、出力は再びハイ・
レベル(“1”)となって、XNORゲートの動作を行
なう。
【0059】図7を参照しつつ、本発明の原理を適用し
たNORゲートの動作について説明する。
【0060】二つの入力が(0,0)である場合には、
XNORゲートと同様、出力はハイ・レベル(“1”)
となる。
【0061】二つの入力が(0,1)或いは(1,0)
である場合には、XNORゲートと同様、出力はロー・
レベル(“0”)となる。
【0062】二つの入力が(1,1)である場合、能動
素子(RHET)のピーク電圧VPが高い為にバレー領
域には入らず、従って、出力はロー・レベル(“0”)
となって、NORゲートの動作を行なう。
【0063】前記XNORゲート及びNORゲートの何
れに於いても、動作点での電流が小さいので、消費電力
は少ない。
【0064】前記したところから明らかであるが、XN
ORゲートでは、能動素子となるRHETとしてピーク
電圧VP が低いものを用い、また、負荷素子(RTB)
となるRHETとしてピーク電圧VP が高いものを用い
ることで、負荷素子、即ち、RTBのバレー電圧VV
高くして電圧利得を向上させている。
【0065】また、NORゲートでは、RHETのピー
ク電圧VP が高いものを用い、入力が(1, 1)であっ
ても、バレー領域に入らないようにしている。
【0066】前記したようなことから、本発明に依るホ
ット・キャリヤ半導体装置に於いては、(1)同一基板
上にピーク電圧VP 及びバレー電圧VV を異にした第一
の共鳴トンネリング・トランジスタと第二の共鳴トンネ
リング・トランジスタとが形成されてなることを特徴と
するか、或いは、
【0067】(2)前記(1)に於いて、第一の共鳴ト
ンネリング・トランジスタに於けるエミッタ電極をオー
ミック・コンタクトにすると共に第二の共鳴トンネリン
グ・トランジスタに於けるエミッタ電極をショットキ・
コンタクトにすることでピーク電圧VP 並びにバレー電
圧VV を相違させたことを特徴とするか、或いは、
【0068】(3)前記(1)に於いて、第一の共鳴ト
ンネリング・トランジスタに於ける共鳴トンネリング・
バリヤからなるエミッタ・バリヤ層に対し第二の共鳴ト
ンネリング・トランジスタに於ける共鳴トンネリング・
バリヤからなるエミッタ・バリヤ層に於ける井戸層の厚
さを変えることでピーク電圧VP 並びにバレー電圧VV
を相違させたことを特徴とするか、或いは、
【0069】(4)前記(1)に於いて、第二の共鳴ト
ンネリング・トランジスタに於けるベース電極をエミッ
タ層にオーミック・コンタクトさせてエミッタ電極との
間に二つの共鳴トンネリング・バリヤを介在させてなる
ことを特徴とするか、或いは、
【0070】(5)同一基板上に形成されてピーク電圧
P 及びバレー電圧VV を異にした第一の共鳴トンネリ
ング・トランジスタと第二の共鳴トンネリング・トラン
ジスタを能動素子とすると共に同一定数の抵抗を用いて
構成され且つ同一電源を用いて駆動されるXNORゲー
ト及びNORゲートが組み込まれてなることを特徴とす
るか、或いは、
【0071】(6)同一基板上に形成されてピーク電圧
P 及びバレー電圧VV を異にした第一の共鳴トンネリ
ング・トランジスタと第二の共鳴トンネリング・トラン
ジスタをダイオード接続された状態保持用トランジスタ
並びに電圧増幅用トランジスタとして用いた状態保持回
路が組み込まれてなることを特徴とするか、或いは、
【0072】(7)前記(4)に於いて、第一の共鳴ト
ンネリング・トランジスタを能動素子とすると共に第二
の共鳴トンネリング・トランジスタに於けるベース・コ
レクタ間を短絡して負荷素子としたXNORゲートが組
み込まれてなることを特徴とするか、或いは、
【0073】(8)前記(4)に於いて、第二の共鳴ト
ンネリング・トランジスタを能動素子とすると共に第二
の共鳴トンネリング・トランジスタに於けるベース・コ
レクタ間を短絡して負荷素子としたNORゲートが組み
込まれてなることを特徴とする。
【0074】
【作用】前記手段を採ることに依り、消費電力が小さ
く、電圧利得が大きく、動作余裕が充分な論理回路を構
成することができ、しかも、それを可能にするRHE
T、即ち、ピーク電圧VP 及びバレー電圧VV を異にす
るRHETを同一基板上に形成するには、別段特殊な技
術は必要とせず、従来から多用されてきた技術を適用し
て容易に作成することができる。
【0075】
【実施例】図8は本発明に於ける第一実施例を解説する
為のホット・キャリヤ半導体装置を表す要部切断側面図
である。
【0076】図に於いて、40Lはピーク電圧VP が低
い第一のRHET、40Hはピーク電圧VP が高い第二
のRHET、41は基板、42はバッファ層、43はコ
レクタ層、44はコレクタ・バリヤ層、45はベース
層、46はRTBからなるエミッタ・バリヤ層、47は
エミッタ層、48はエミッタ・コンタクト層、49Lは
第一のRHETに於けるエミッタ電極、49Hは第二の
RHETに於けるエミッタ電極、51はベース電極、5
2はコレクタ電極をそれぞれ示している。
【0077】図示の第一実施例に於ける各部分に関する
主要なデータを例示すると次の通りである。 (1) 基板41について 材料:半絶縁性InP (2) バッファ層42について 材料:i−InAlAs 厚さ:200〔nm〕
【0078】(3) コレクタ層43について 材料:n+ −InGaAs 不純物濃度:5×1018〔cm-3〕 厚さ:300〔nm〕 (4) コレクタ・バリヤ層44について 材料:i−In(AlGa)As 厚さ:200〔nm〕
【0079】(5) ベース層45について 材料:n−InGaAs 不純物濃度:1×1018〔cm-3〕 厚さ:30〔nm〕 (6) RTBからなるエミッタ・バリヤ層46につい
て バリヤ層 材料:i−InAlAs 厚さ:3.0〔nm〕 井戸層 材料:i−InGaAs 厚さ:3.0〔nm〕
【0080】(7) エミッタ層47について 材料:n−InGaAs 不純物濃度:5×1019〔cm-3〕 厚さ:200〔nm〕 (8) エミッタ・コンタクト層48について 材料:n−InAlAs 不純物濃度:1×1017〔cm-3〕 厚さ:100〔nm〕
【0081】(9) エミッタ電極49L及び49Hに
ついて 材料:Cu/Au 厚さ:20〔nm〕/300〔nm〕
【0082】第一実施例に於ける第二のRHET40H
のエミッタ電極49Hはn−InAlAsからなるエミ
ッタ・コンタクト層48上に形成されてショットキ・コ
ンタクトしているので、第二のRHET40Hは、通常
のエミッタ電極49Lをもつ第一のRHET40Lに比
較すると、立ち上がり電圧が約0.6〔V〕程度高くな
っている。
【0083】従って、第一のRHET40Lのピーク電
圧VP を低く、且つ、第二のRHET40Hのピーク電
圧VP は高くすることができるのである。
【0084】図9は本発明に於ける第二実施例を解説す
る為のホット・キャリヤ半導体装置を表す要部切断側面
図であり、図8に於いて用いた記号と同記号は同部分を
表すか或いは同じ意味を持つものとする。
【0085】図に於いて、49は第一のRHET40L
及び第二のRHET40Hに於けるエミッタ電極、53
は第二のRHET40Hに於けるRTBからなるエミッ
タ・バリヤ層をそれぞれ示している。
【0086】第二実施例に於ける第二のRHET40H
に於けるRTBからなるエミッタ・バリヤ層53は、第
一のRHET40Lに於けるRTBからなるエミッタ・
バリヤ層46とは相違している。
【0087】即ち、第二実施例では、エミッタ・バリヤ
層46を全面に形成してから、第二のRHET40Hの
部分に在るエミッタ・バリヤ層46のみを選択的に除去
し、その跡に新たにエミッタ・バリヤ層53を選択的に
形成する。
【0088】従って、エミッタ・バリヤ層53は、エミ
ッタ・バリヤ層46の制約を離れ、その構造を任意に設
定することができる。因に、RTBでは、井戸幅(井戸
層の厚さ)を狭くするとピーク電圧VP は高くなり、そ
して、広くするとピーク電圧VP は低くなる。
【0089】図10は本発明に於ける第三実施例を解説
する為のホット・キャリヤ半導体装置を表す要部切断側
面図であり、図8及び図9に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
【0090】図から明らかなように、第二のRHET4
0Hに於けるベース電極51は、エミッタ層47の表面
に形成してオーミック・コンタクトさせてあり、従っ
て、ベース層45との間には、エミッタ層47及びRT
Bからなるエミッタ・バリヤ層46が介在している。
【0091】従って、第二のRHET40Hに於いて
は、エミッタ・ベース間に二つのRTBが介挿された構
成になっていて、立ち上がり電圧、ピーク電圧VP 、バ
レー電圧VV の全てに亙って第一のRHET40Lの約
1.5倍になっている。尚、この場合の第二のRHET
40Hは、ME構造になっていると考えて良い。
【0092】
【発明の効果】本発明に依るホット・キャリヤ半導体装
置に於いては、同一基板上にピーク電圧VP 及びバレー
電圧VV を異にした第一の共鳴トンネリング・トランジ
スタと第二の共鳴トンネリング・トランジスタとが形成
されている。
【0093】前記構成を採ることに依り、消費電力が小
さく、電圧利得が大きく、動作余裕が充分な論理回路を
構成することができ、しかも、それを可能にするRHE
T、即ち、ピーク電圧VP 及びバレー電圧VV を異にす
るRHETを同一基板上に形成するには、別段特殊な技
術は必要とせず、従来から多用されてきた技術を適用し
て容易に作成することができる。
【図面の簡単な説明】
【図1】本発明の原理を解説する為のホット・キャリヤ
半導体装置に於ける入出力特性を説明する為の線図であ
る。
【図2】第一のRHETを用いて構成したXNORゲー
トを説明する為の要部回路図である。
【図3】第二のRHETを用いて構成したNORゲート
を説明する為の要部回路図である。
【図4】図2及び図3に見られるXNORゲート及びN
ORゲートに関する入出力特性を説明する為の線図であ
る。
【図5】第一のRHETと第二のRHETを用いて構成
した状態保持回路を説明する為の要部回路図である。
【図6】第一のRHETを能動素子とし、且つ、第二の
RHETを負荷素子(RTB)としたXNORゲートに
関する特性を表す線図である。
【図7】第二のRHETを能動素子とし、且つ、第二の
RHETを負荷素子(RTB)としたNORゲートに関
する特性を表す線図である。
【図8】本発明に於ける第一実施例を解説する為のホッ
ト・キャリヤ半導体装置を表す要部切断側面図である。
【図9】本発明に於ける第二実施例を解説する為のホッ
ト・キャリヤ半導体装置を表す要部切断側面図である。
【図10】本発明に於ける第三実施例を解説する為のホ
ット・キャリヤ半導体装置を表す要部切断側面図であ
る。
【図11】SE(single emitter)構造
のRHETを用いたNORゲート或いはXNORゲート
の要部回路図である。
【図12】図11に見られるNORゲート或いはXNO
Rゲートの動作を解説する為の入出力特性を表す線図で
ある。
【図13】ME構造のRHETを用いた状態保持回路を
表す要部回路図である。
【図14】図13に見られる状態保持回路の動作を解説
する為の入出力特性を表す線図である。
【図15】RHETとRTBを用いたXNORゲートの
要部回路図である。
【図16】図15に見られるXNORゲートの動作を解
説する為の線図である。
【符号の説明】
40L ピーク電圧VP が低い第一のRHET 40H ピーク電圧VP が高い第二のRHET 41 基板 42 バッファ層 43 コレクタ層 44 コレクタ・バリヤ層 45 ベース層 46 RTBからなるエミッタ・バリヤ層 47 エミッタ層 48 エミッタ・コンタクト層 49L 第一のRHETに於けるエミッタ電極 49H 第二のRHETに於けるエミッタ電極 51 ベース電極 52 コレクタ電極 49 第一のRHET40L及び第二のRHET40H
に於けるエミッタ電極 53 第二のRHET40Hに於けるRTBからなるエ
ミッタ・バリヤ層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】同一基板上にピーク電圧VP 及びバレー電
    圧VV を異にした第一の共鳴トンネリング・トランジス
    タと第二の共鳴トンネリング・トランジスタとが形成さ
    れてなることを特徴とするホット・キャリヤ半導体装
    置。
  2. 【請求項2】第一の共鳴トンネリング・トランジスタに
    於けるエミッタ電極をオーミック・コンタクトにすると
    共に第二の共鳴トンネリング・トランジスタに於けるエ
    ミッタ電極をショットキ・コンタクトにすることでピー
    ク電圧VP 並びにバレー電圧VV を相違させたことを特
    徴とする請求項1記載のホット・キャリヤ半導体装置。
  3. 【請求項3】第一の共鳴トンネリング・トランジスタに
    於ける共鳴トンネリング・バリヤからなるエミッタ・バ
    リヤ層に対し第二の共鳴トンネリング・トランジスタに
    於ける共鳴トンネリング・バリヤからなるエミッタ・バ
    リヤ層に於ける井戸層の厚さを変えることでピーク電圧
    P 並びにバレー電圧VV を相違させたことを特徴とす
    る請求項1記載のホット・キャリヤ半導体装置。
  4. 【請求項4】第二の共鳴トンネリング・トランジスタに
    於けるベース電極をエミッタ層にオーミック・コンタク
    トさせてエミッタ電極との間に二つの共鳴トンネリング
    ・バリヤを介在させてなることを特徴とする請求項1記
    載のホット・キャリヤ半導体装置。
  5. 【請求項5】同一基板上に形成されてピーク電圧VP
    びバレー電圧VV を異にした第一の共鳴トンネリング・
    トランジスタと第二の共鳴トンネリング・トランジスタ
    を能動素子とすると共に同一定数の抵抗を用いて構成さ
    れ且つ同一電源を用いて駆動されるXNORゲート及び
    NORゲートが組み込まれてなることを特徴とするホッ
    ト・キャリヤ半導体装置。
  6. 【請求項6】同一基板上に形成されてピーク電圧VP
    びバレー電圧VV を異にした第一の共鳴トンネリング・
    トランジスタと第二の共鳴トンネリング・トランジスタ
    をダイオード接続された状態保持用トランジスタ並びに
    電圧増幅用トランジスタとして用いた状態保持回路が組
    み込まれてなることを特徴とするホット・キャリヤ半導
    体装置。
  7. 【請求項7】第一の共鳴トンネリング・トランジスタを
    能動素子とすると共に第二の共鳴トンネリング・トラン
    ジスタに於けるベース・コレクタ間を短絡して負荷素子
    としたXNORゲートが組み込まれてなることを特徴と
    する請求項4記載のホット・キャリヤ半導体装置。
  8. 【請求項8】第二の共鳴トンネリング・トランジスタを
    能動素子とすると共に第二の共鳴トンネリング・トラン
    ジスタに於けるベース・コレクタ間を短絡して負荷素子
    としたNORゲートが組み込まれてなることを特徴とす
    る請求項4記載のホット・キャリヤ半導体装置。
JP5183613A 1993-07-26 1993-07-26 ホット・キャリヤ半導体装置 Withdrawn JPH0738079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5183613A JPH0738079A (ja) 1993-07-26 1993-07-26 ホット・キャリヤ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5183613A JPH0738079A (ja) 1993-07-26 1993-07-26 ホット・キャリヤ半導体装置

Publications (1)

Publication Number Publication Date
JPH0738079A true JPH0738079A (ja) 1995-02-07

Family

ID=16138858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5183613A Withdrawn JPH0738079A (ja) 1993-07-26 1993-07-26 ホット・キャリヤ半導体装置

Country Status (1)

Country Link
JP (1) JPH0738079A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825048A (en) * 1995-06-21 1998-10-20 Nippon Telegraph And Telephone Corporation Semiconductor functional device and electronic circuit provided with the same
US20110248375A1 (en) * 2008-10-24 2011-10-13 Epcos Ag Bipolar Transistor with an N-Type Base and Method of Production

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825048A (en) * 1995-06-21 1998-10-20 Nippon Telegraph And Telephone Corporation Semiconductor functional device and electronic circuit provided with the same
US20110248375A1 (en) * 2008-10-24 2011-10-13 Epcos Ag Bipolar Transistor with an N-Type Base and Method of Production
US8410572B2 (en) * 2008-10-24 2013-04-02 Epcos Ag Bipolar transistor with emitter and/or collector contact structure forming a Schottky contact and method of production

Similar Documents

Publication Publication Date Title
US5412598A (en) Bistable four layer device, memory cell, and method for storing and retrieving binary information
JP3400215B2 (ja) 半導体装置
JPH0541520A (ja) 半導体装置
JPS63172454A (ja) 半導体集積回路
JPS5918870B2 (ja) 半導体集積回路
KR102728482B1 (ko) 트랜지스터 및 다이오드를 포함하는 회로 및 소자
JP2746771B2 (ja) 半導体装置
JPH0738079A (ja) ホット・キャリヤ半導体装置
US3704399A (en) Semiconductor device and circuit arrangement comprising the device
JPS6058666A (ja) スタテイツク・メモリセル
JPH0558580B2 (ja)
JPS635552A (ja) バイポ−ラ/mosデバイス
US4388636A (en) Static memory cell and memory constructed from such cells
JP2980106B2 (ja) 集積mosパワー・トランジスタを電圧勾配から保護するための構成部品
JP3670139B2 (ja) 半導体記憶装置
JPS62500696A (ja) 積層型論理ゲート
JPH0493076A (ja) 半導体集積回路装置
JPS6024591B2 (ja) 静電誘導トランジスタ読み出し専用記憶装置
JP2755979B2 (ja) 高速バイポーラメモリセル
JPS62128561A (ja) 半導体装置
JPH0587023B2 (ja)
JP3623457B2 (ja) 半導体装置
JPH0315351B2 (ja)
JPS59169171A (ja) 集積論理回路
JP3499394B2 (ja) マイクロ波集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003