JPH0740187B2

JPH0740187B2 - 楽音効果装置

Info

Publication number: JPH0740187B2
Application number: JP61029751A
Authority: JP
Inventors: 千史竹内
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-02-13
Filing date: 1986-02-13
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPS62187392A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は電子楽器等の楽音を多様に変化させる際に用
いて好適な楽音効果装置に関する。

「従来の技術」電子楽器等に用いられる楽音効果装置の中には、フェイ
ザと呼ばれるフェイズシフト装置があり、入力楽音信号
の位相をずらすことにより音色に変化をつけている。こ
の場合の移相量は入力信号の周波数によって異なるが、
フェイザが１段のときには、最大で180°移相させるこ
とができる。

また、より多彩な効果音を得るために、第13図に示すよ
うにフェイザを縦続的に複数段接続した回路も開発され
ており（例えば、昭和58年７月10日立東社発行「エフェ
クタ百科」第30頁参照）、この場合の最大移相量は段数
をｎ段とするとｎ×180°となる。ここで、第14図にフ
ェイザが１段および２段の場合の各移相特性S₀,S₁を示
すが、図示のように２段の場合の移相特性S₂は０°〜36
0°と広くなっているのが判る。

上述のフェイザは、通常は第13図に示す可変抵抗R1,R2
の値を、所定の変調信号により周期的に変化させてい
る。そして、第15図に示すように移相特性線を上下に平
行移動させ（S₂,S₃参照）、同一周波数の信号に対する
移相量（遅延量）を矢印に示すように周期的に増減させ
るようにしている。この場合、変調信号の周波数を変化
させると、移相特性の平行移動の変化速度が変化し、ま
た、変調信号の振幅を変化させると、平行移動の範囲が
変化する。そして、このようにして変化させた出力信号
と入力信号とをミキシングし、これによる信号の干渉を
利用して、回転スピーカから発せられるような音を電子
的に作成している。

「発明が解決しようとする問題点」ところで、上述した従来の多段型のフェイザにおいて
は、その移相特性が単に第15図に示したように平行移動
するだけであるため、その効果が単調になりがちであっ
た。

この発明は上述した事情に鑑みてなされたもので、フェ
イザの移相特性を任意に変化させて変化に富んだ複雑な
効果が得られるようにした楽音効果装置を提供すること
を目的としている。

「問題点を解決するための手段」この発明は、上記問題点を解決するために、入力される
楽音信号の位相を該楽音信号の周波数に応じて最大180
°移相する全帯域通過型のデジタルフィルタであって、
少なくとも、前記楽音信号を所定時間遅延させる遅延手
段を有するデジタルフィルタが、複数縦続接続されたフ
ェイザ手段と、前記各全帯域通過型のデジタルフィルタ
の移相特性を任意に設定制御する移相特性制御手段と、
操作者によって操作される操作手段と、前記各デジタル
フィルタの出力信号のうち、前記操作手段の操作状態に
対応するものを選択して出力する移相段数切換手段とを
具備している。

「作用」移相特性制御手段により、デジタルフィルタの移相特性
が任意に設定制御されると共に、操作手段が操作される
ことにより、移相段数切換手段によって、操作手段の操
作状態に応じたデジタルフィルタの出力信号が選択され
て取り出される。従って、移相段数が操作者によって任
意に設定されることにより、移相特性を大きく変えるこ
とができる。

「実施例」以下、図面を参照しこの発明の一実施例について説明す
る。

（実施例の構成）第３図は同実施例による楽音効果装置を適用した電子楽
器の構成を示すブロック図である。なお、この図に示す
電子楽器は、フェイザ、ビブラート、トレモロ等種々の
効果を楽音に付与することができるようになっている
が、以下の説明においては、本発明に係わるフェイザ効
果を付与するための構成，作用のみを説明する。

この図において、11は装置各部を制御するCPU（中央処
理装置）であり、ROM12内に記憶されたプログラム（第
４図参照）に基づいて動作するようになっている。次
に、15は演奏用キーボードであり、このキーボード15の
各キー（鍵）には各々キー操作検出用のキースイッチが
設けられ、各キー信号がCPU11に供給されるようになっ
ている。

16は操作パネルであり、その詳細を第６図に示す。この
図において、18はマルチメニューユニットであり、LCD
（液晶）表示器19と、メニューセレクトスイッチ20U,20
Dと、データスイッチ21U,21Dとフェイザスイッチ22とか
ら構成されている。このマルチメニューユニット18は各
種パラメータを設定するためのもので、フェイザ効果を
付与する場合のフェイザデータもこのマルチメニューユ
ニット18によって設定することができるようになってい
る。22は非ロック式のプッシュスイッチによって構成さ
れているフェイザスイッチであり、フェイザ効果をかけ
る場合および解除する場合に押圧するものである。23は
フェイザスイッチ22の近傍に設けられるLED（発光ダイ
オード）であり、後述の処理によってフェイザ効果の実
行中に点灯し、解除中に消燈するようになっている。

マルチメニュー操作子ユニット24は、マルチメニューユ
ニット18によってどのようなパラメータを設定するかを
指定するための複数の操作子から構成されている。操作
子ユニット25は、例えば音量ボリューム，効果オン／オ
フスイッチ等、マルチメニューユニット18に関係しない
他の操作子から構成されている。音色選択スイッチユニ
ット26は、音色選択スイッチ27,27…および各音色選択
スイッチ27,27…に対応するLES28,28…から構成されて
いる。そして、音色選択スイッチ27によって音色が選択
されると、選択された音色に対応するLED28が点灯す
る。

次に、第３図における29は、楽音信号を形成，出力する
楽音発生部であり、この楽音発生部29から出力された楽
音データ（デジタル信号）は、フェイザ効果回路30に供
給されるようになっている。

第１図はフェイザ効果回路30の構成を示すブロック図で
あり、図に示す40は楽音発生部29からの楽音データをア
ナログの楽音信号に変換するD/A変換器であり、D/A変換
器40の出力信号は加算点41を介して移相回路Shift1の入
力端および加算器45の一方の入力端に供給される。移相
回路Shift1〜Shift8は各々縦続接続されており、また、
各移相回路Shift1〜Shift8の出力信号は、セレクタ42の
８つの入力端にも各々供給されるようになっている。こ
の実施例における移相回路Shift1〜Shift8は、各々第２
図に示す構成となっている。この構成は、前述した第13
図に示す構成とほぼ同様であるが、可変抵抗R1（あるい
はR2）に代えてホトカプラPCが設けられている。この場
合、ホトカプラPC内のホトダイオードD1は、供給される
変調信号の大きさによりその発光量が変化し、また、抵
抗Rpは受光量に応じて抵抗値が変化するようになってい
る。

第１図に示す35は、移相回路Shift1〜８に変調信号MSを
供給する変調信号発生器であり、変調信号MSの周波数は
FRDATAラッチ36に書き込まれた周波数データFRDATAによ
って設定され、また、変調信号MSの振幅はDPDATAラッチ
37に書き込まれたデプスデータDPDATAによって設定され
る。

セレクタ42は、STDATAラッチ43に書き込まれたステージ
データSTDATAにしたがって、入力端１〜８にそれぞれ供
給されている信号のいづれか一つを選択して出力するも
のであり、その出力信号は乗算器47を介して加算点41に
供給されるとともに、ゲート44の入力端に供給される。
この場合、乗算器47はフィードバック量を制御するため
のものであり、セレクタ42の出力信号に制御信号Ｋに応
じた定数を乗じた後、加算点41に供給する。ゲート44は
PHONラッチ46に“1"が書き込まれると開状態、“0"が書
き込まれると閉状態となるゲートであり、その出力端は
加算器45の他方の入力端に接続されている。この加算器
45の出力信号、すなわち、フェイザ効果回路30の出力信
号は、第３図に示すサウンドシステム31へ供給される。
そして、サウンドシステム31は、フェイザ効果回路30か
ら供給された楽音信号を増幅し、スピーカから楽音とし
て発音する。この場合、ゲート44が閉状態のときは、D/
A変換器40の出力信号が加算器45を介してそのままサウ
ンドシステム31に供給されるから、楽音にはフェイザ効
果は付与されない。また、ゲート44が開状態のときは、
第１図に示すように、加算点41と加算器45の２箇所にお
いて信号が２重に干渉し、これにより、サウンドシステ
ム31からはフェイザ効果の付与された楽音が発せられ
る。この場合、信号の干渉が２重に行なわれるので、よ
り効果的なフェイザ効果が得られるようになっている。

次に、第３図に示すROM12およびRAM13の記憶内容につい
て説明する。

まず、ROM12には、第４図に示すように、エリア12a〜12
cが設けられており、エリア12aにはCPU11のプログラム
が記憶され、エリア12bには音色パラメータが記憶さ
れ、また、エリア12cにはファクトリプリセットフェイ
ザデータFPDが記憶されている。ここで、ファクトリプ
リセットフェイザデータFPDとは、電子楽器の製造時に
工場においてプリセットされたフェイザデータであり、
ファクトリステージデータFSD、ファクトリ周波数デー
タFFD、およびファクトリデプスデータFDDからなってい
る。この場合、ファクトリステージデータFSD、ファク
トリ周波数データFFD、およびファクトリデプスデータF
DDとは、各々フェイザの段数の指定するデータ、変調信
号MDの周波数を指定するデータ、および変調信号MDの振
幅を指定するデータである。

次に、RAM13には、第５図に示すように、データPHONが
記憶されるエリア13aと、各種のフラグが記憶されるフ
ラグエリア13bと、フェイザデータが記憶されるフェイ
ザデータエリア13cと、フェイザデータ以外の各種のパ
ラメータが記憶されるパラメータエリア13dと、ワーキ
ングエリア13eとが各々設けられている。この場合、デ
ータPHONとは、フェイザ効果実行中に“1"が設定され、
解除中に“0"が設定されるデータである。

また、フラグエリア13bには次の各フラグが記憶され
る。

PHFLG:フェイザデータの設定モードの時に“1"、他の
パラメータの設定モードの時に“0"となるフラグ STFLG:フェイザデータ内のステージデータSTDATAの設
定モードの時に“1"、それ以外の時に“0"となるフラグ FRFLG:フェイザデータ内の周波数データFRDATAの設定
モードの時に“1"、それ以外の時に“0"となるフラグ DPFLG:フェイザデータ内のデプスデータDPDATAの設定
モードの時に“1"、それ以外の時に“0"となるフラグまた、フェイザデータエリア13は、フェイザデータが記
憶されるエリアであり、フェイザ段数を指定するステー
ジデータSTDATA、変調信号MSの周波数を指定する周波数
データFRDATA、および変調信号MSの振幅を指定するデプ
スデータDPDATAが記憶される。

（実施例の動作）次に、第３図に示す電子楽器の動作を第７図〜第11図に
示すCPU11の動作フローチャートを参照して説明する。
第７図はメインルーチンを示すフローチャートである。
以下、このメインルーチンの各処理を順次説明する。

（ｉ）イニシャライズ処理S0 電子楽器の電源が投入されると、CPU11はこのイニシャ
ライズ処理S0を行う。すなわち、楽音発生部29に設けら
れている各種のレジスタおよびRAM13内のエリア13a,13b
13e等を初期化し、また、ROM12のエリア12c（第４図）
内のファクトリプリセットフェイザデータFSD,FFD,FDD
をRAM13のフェイザデータエリア13cへステージデータST
DATA,周波数データFRDATA,デプスデータDPDATAとして転
送する。

（ii）音色選択スイッチスキャン処理S1 この処理S1においては、CPU11が、まず、音色選択スイ
ッチユニット26（第６図）に設けられている各音色選択
スイッチ27,27…の出力を順次スキャンし、次いでこの
スキャン結果に基づいてスイッチ27,27…の操作状態に
変化（イベント）があったか否かを検出する。

そして、いずれかの音色選択スイッチ27のオンイベント
が検出された場合は、オンイベントが検出された音色選
択スイッチ27の音色に対応する音色パラメータをROM12
のエリア12bから読み出して楽音発生部29に送出し、さ
らに、その音色選択スイッチに対応するLED28を点灯し
て他のLED28を消燈する。

（iii）フェイザスイッチのスキャン処理S2 フェイザスイッチ22をスキャンし、フェイザスイッチ22
のオンイベントを検出する。そして、オンイベントが検
出されると、第８図に示すサブルーチンSBR1に進み、次
いでステップSb1へ移ってデータPHONを反転する。この
場合、イニシャライズ処理S0終了後に初めてステップSb
1を実行するときは、クリアされていたデータPHONを反
転する処理となるから、データPHONの内容は“0"から
“1"に変わる。次に、ステップSb2においては、データP
HONが“1"かどうかが判定され、“1"であればフェイザ
処理を行うためにステップSb3〜Sb6を実行する。

ステップSb3〜Sb6の処理は以下の通りである。まず、ス
テップSb3においてフェイザ用LED23を点灯し、これによ
り、演奏者にフェイザ効果の付与が実行に入ったことを
示し、次いで、ステップSb4に移ってフラグPHFLG,STFLG
に“1"を代入し、フラグFRFLG,DPFLGに“0"を代入す
る。このステップSb4において、フラグPHFLG,STFLGにそ
れぞれ“1"が代入されると、フェイザデータの内のステ
ージデータSTDATAの設定モードとなる。次に、ステップ
Sb5に移ると、前記ステップSb1において“1"信号となっ
たデータPHONを第１図に示すPHONラッチ46に書き込み、
ゲート44を開状態とする。また、このステップSb5にお
いては、フェイザデータエリア13c内の各フェイザデー
タFRDATA,DPDATA,STDATAを各々FRDATAラッチ36,DPDATA
ラッチ37,STDATAラッチ43に書き込む。この場合、イニ
シャライズ処理S0実行後において最初にステップSb5を
実行するときは、上記各ラッチ36,37,43に書き込まれる
データは、各々ファクトリデータFFD,FDD,FSDであり、
後述するデータ書き換え処理実行後においては書き換え
後のデータである。そして、ラッチ36,37にデータ書き
込みが行なわれると、変調信号発生器35は、周波数デー
タFRDATAにより指定された周波数で、かつ、デプスデー
タDPDATAにより指定された振幅の変調信号MSを発生し、
移相回路Shift1〜Shift8に供給する。また、ラッチ43に
データ書き込みが行なわれると、セレクタ42はステージ
データSTDATAに対応する入力端を選択し、当該入力端に
得られる信号を出力する。この結果、加算器45からは、
ステージデータSTDATAに対応する段数のフェイザ効果が
付された楽音信号が発せられる。そして、ステップSb5
の処理が終了すると、ステップSb6へ移り、LCD表示器19
につぎの表示（以下、ステージ表示という）を行う。

PHASER 1.STAG □□ ここで、□□内には現時点におけるステージデータSTDA
TAが表示され、この結果、演奏者は現時点において何段
のフェイザ効果が付されているかを知ることができる。
また、アンダーラインは、表示面におけるカーソル
を示している。そして、上記ステップSb6が終了した後
は、メインルーチンへ戻り、以後フェイザ処理を継続す
る。

一方、ステップSb2における判定が「NO」の場合は、ス
テップSb7に移ってフェイザ用のLED23を消燈し、これに
より、フェイザ効果の付与が解除されたことを演奏者に
知らせ、次いで、ステップSb8に移って、各フラグPHFL
G,STFLG,FRFLG,DPFLGをクリアする。そして、ステップS
b9に移り、データPHON（内容は“0"）をPHONラッチ46に
書き込んでゲート44を閉状態にし、フェイザ効果を停止
してメインルーチンに戻る。

（iv）マルチメニューユニットスキャン処理S3 CPU11がこの処理S2へ進むと、まず、スイッチ20U,20D,2
1U,21Dの各出力を順次スキャンし、このスキャン効果に
基づいて各スイッチ20U,20D,21U,21Dのオンイベントを
検出する。そして、オンイベントが検出されたスイッチ
の種類に応じて次の各処理を行う。

（iv−１）データスイッチ21U このデータスイッチ21Uのオンイベントが検出される
と、CPU11が第９図に示すサブルーチンSBR2へ進む。こ
のサブルーチンSBR2では、まず、ステップSd1におい
て、フラグPHFLGが“1"か否かを判断する。そして、こ
の判断結果が「NO」の場合は、ステップSd2へ進み、他
のパラメータについてデータスイッチ21Uのオンイベン
ト処理を行った後、メインルーチンへ戻る。一方、「YE
S」の場合は、ステップSd4へ進む。ステップSd4では、
ステージフラグSTFLGが“1"か否かを判断する。そし
て、この判断結果が「YES」の場合、すなわち、第８図
に示すステップSb4、Sb6の処理を経てステージ表示を行
っている場合は、ステップSd5へ進む。ステップSd5で
は、エリア13c（第５図）内のステージデータSTDATAを
インクリメントする。ただし、この場合の最大値は８に
設定されており、これ以上のインクリメントは行なわれ
ないようになっている。これは、この実施例における移
相回路が第１図に示すように８段で構成されているから
であり、８以上のステージ数設定は有り得ないからであ
る。次に、ステップSd6へ進み、上記のステージデータS
TDATAをLCD表示器19へ出力する。これにより、前述した
ステージ表示における□□の部分の表示が変更される。
次にステップSd7へ進み、変更後のステージデータSTDAT
Aを、第１図に示すSTDATAラッチ43に供給する。この結
果、セレクタ42は、それまで選択していた入力端を番号
の大きい方へ１シフトし、フェイザ段数を１段増やす。

このように、ステージ表示が行なわれている場合（STFL
G＝“1"）において、データスイッチ21Uが１回オンとさ
れると、ステージデータSTDATAの値が「１」増加してフ
ェイザ段数が１増加する。そして、２回、３回…と繰り
返しオンとされると、フェイザ段数が２段、３段…と逐
次増加する。

一方、前述したステップSd4の判断結果が「NO」の場合
は、ステップSd8へ進む。ステップSd8では、周波数フラ
グFRFLGが“1"か否かを判断する。そして、この判断結
果が「YES」の場合は、ステップSd9へ進み、フェイザデ
ータエリア13c内の周波数データFRDATAをインクリメン
トする。また、ステップSd8の判断結果が「NO」の場合
は、ステップSd10へ進み、フェイザデータエリア13c内
のデプスデータDPDATAをインクリメントする。また、上
述したステップSd8〜Sd10については後に再度説明す
る。

なお、データFRDATA,DPDATAの各最大値は決まってお
り、データスイッチ21Uの操作によってこれらのデータF
RDATA,DPDATAが最大値に達した場合は、以後、スイッチ
21Uがさらに操作されても、これらのデータが増加しな
いようになっている。

（iv−２）データスイッチ21D このデータスイッチ21Dのオンイベントが検出される
と、CPU11が所定のサブルーチンSBR2′（図示略）へ進
む。このサブルーチンSBR2′の処理過程は、上述したサ
ブルーチンSBR2におけるステップSd5,Sd9,Sd10の処理内
容がインクリメントではなく、デクリメントとなる点を
除き、サブルーチンSBR2と同じであり、すなわち、例え
ば、ステージ表示が行なわれている場合（STFLG＝
“1"）において、データスイッチ21Dが１回オンとされ
ると、ステージデータSTDATAの値が「１」減少する。２
回,3回…と繰り返しオンされると、同データSTDATAの値
が「２」，「３」…と逐次減少する。データFRDATA,DPD
ATAについても同様である。なお、データSTDATA、FRDAT
A,DPDATAの各最小値は決まっており、データスイッチ21
Dの操作によってこれらのデータFRDATA,DPDATAが最小値
に達した場合は、以後、スイッチ21Dがさらに操作され
ても、これらのデータが減少しないようになっている。

（iv−３）メニューセレクトスイッチ20U このスイッチ20Uのオンイベントが検出されると、CPU11
の処理が第10図に示すサブルーチンSBR3へ進む。このサ
ブルーチンSBR3では、まず、ステップSe1において、フ
ラグPHFLGが“1"か否かを判断する。そして、この判断
結果が「NO」の場合は、ステップSe2へ進み、他のデー
タの設定処理を行った後、メインルーチンへ戻る。一
方、「YES」の場合は、ステップSe4へ進む。ステップSe
4では、ステージフラグSTFLGが“1"か否かを判断する。
そして、この判断結果が「YES」の場合は、ステップSe5
へ進む。ステップSe5では、ステージフラグSTFLGを
“0"、周波数フラグFRFLGを“1"とする。この周波数フ
ラグFRFLGが“1"とされることにより、以後、周波数デ
ータ設定モードとなる。次にステップSe6へ進むと、LCD
表示器19に次の表示（以下、周波数表示という）を行
う。

PHASER 2.FREQUENCY □□ ここで、□□内には周波数データFRDATAが表示される。
そして、メインルーチンへ戻る。

このように、ステージ表示が行なわれている時点でスイ
ッチ20Uを１回オンとすると、周波数フラグFRFLGが“1"
となるとともに、上述した周波数表示が行われる。

ここで、演奏者が周波数データFRDATAの設定・変更を行
う場合は、前述したステージデータ設定の場合と同様
に、データスイッチ21U,21Dを操作する。この結果、CPU
11の処理がサブルーチンSBR2もしくはSBR2′に進み、こ
れによって周波数データFRDATAの設定が可能となる。こ
の場合、第９図のステップSd8の判断結果が「YES」とな
り、ステップSd9の処理が行なわれる。

次に、演奏者が、周波数表示がなされている時点で、再
びスイッチ20Uをオンとすると、CPU11の処理が再びサブ
ルーチンSBR3へ進みステップSe1を介してステップSe4へ
進む。この場合、前回に実行したステップSe5の処理に
おいて、ステージフラグSTFLGが“0"になっているか
ら、ステップSe4の判定は「NO」となってステップSe7へ
進む。ステップSe7では、周波数フラグFRDLGが“1"か否
かを判断する。この場合、判断結果が「YES」となり
（ステップSe5参照）、ステップSe8へ進む。ステップSe
8では、周波数フラグFRFLGを“0"、デプスフラグDPFLG
を“1"とする。次にステップSe9へ進むと、LCD表示器19
に次の表示（以下、デプス表示という）を行う。

PHASER 3.DEPTH □□ ここで、□□内にはデプスデータDPDATAが表示される。
そして、メインルーチンへ戻る。

このように、周波数表示がなされている時点でスイッチ
20Uを１回オンとすると、デプスフラグDPFLGが“1"とな
るとともに、上述したデプス表示が行われる。

ここで、演奏者がデプスデータDPDATAの設定・変更を行
う場合は、前述したステージデータ設定の場合と同様
に、データスイッチ21U,21Dを操作する。これらのスイ
ッチが操作されると、CPU11の処理はサブルーチンSBR
2、SBR2′に移り、これにより、デプスデータDPDATAの
設定が可能となる。この場合、第９図のステップSd4,Sd
8の判断結果が共に「NO」となり、ステップSd10の処理
が行なわれる。

次に、上述したデプス表示が行なわれている時点で、再
度スイッチ20Uをオンとすると、CPU11の処理が再びサブ
ルーチンSBR3へ進み、さらに、ステップSe1,Se4を介し
てステップSe7へ進む。このステップSe7の判断結果は、
前回のステップSe8の処理において周波数フラグFRFLGが
“0"となっているため「NO」となり、ステップSe10へ進
む。このステップSe10では、デプスフラグDPFLGを
“0"、ステージフラグSTFLGを“1"とする。次いでステ
ップSe11へ進み、前述したステージ表示を再び行う。す
なわち、再びステージデータSTDATAの設定可能状態にな
る。次に、再びスイッチ20Uをオンとすると、周波数表
示が行われ、以下、スイッチ20Uをオンとする毎に、デ
プス表示，ステージ表示，周波数表示，…が繰り返し行
なわれる。

（iv−４）メニューセレクトスイッチ20D このスイッチ20Dが繰り返しオンとされると、上記と逆
の順序、すなわち、ステージ表示，デプス表示，周波数
表示…の順序でLCD表示器19の表示が行なわれる。な
お、このスイッチ20Dのオンイベントに基づいて行なわ
れるCPU11の処理は、上述したサブルーチンSBR3とほぼ
同じであり、したがって、説明を省略する。

以上が第７図におけるマルチメニューユニットスキャン
処理S3である。

（ｖ）マルチメニュー操作子ユニットスキャン処理S4 CPU11がこの処理S4へ進むと、まず、マルチメニュー操
作子24の各操作子の出力を順次スキャンし、次いでこの
スキャン結果に基づいて操作子のオンイベントを検出す
る。そして、いずれかの操作子のオンイベントが検出さ
れた時は、第11図に示すサブルーチンSBR4へ進む。この
サブルーチンSBR4へ進むと、まず、ステップSf1におい
て、フェイザに関する全フラグ、すなわち、フラグPHFL
G,ステージフラグSTFLG,周波数フラグFRFLG,デプスフラ
グDPFLGを各々“0"とする。この処理により、以後フェ
イザデータの変更が不能になる。次いで、ステップSf2
へ進み、そのオンイベントが生じた操作子に対応したパ
ラメータを設定するために該パラメータをLCD表示器19
に表示する等の各種の処理を行う。

（vi）操作子ユニットスキャン処理S5 CPU11がこの処理S5へ進むと、まず、操作子ユニット25
の各操作子の出力を順次スキャンし、次いでこのスキャ
ン結果に基づいて操作子のイベントを検出する。そし
て、いずれかの操作子のイベントが検出された時は、そ
のイベントに対応して予め決められている処理を行う。
例えば、イベントが生じた操作子に対応するパラメータ
（効果オン／オフデータ、音量データ等）を楽音発生部
29へ出力する。

（vii）キースキャン処理S6 CPU11がこの処理S6へ進むと、まず、キーボード15（第
１図）の各キースイッチの出力を順次スキャンし、次い
で、このスキャン結果に基づいてオンイベントまたはオ
フイベントが発生したキーを検出する。オンイベントが
検出された場合、オンイベントが検出されたキーについ
て、複数の発音チャンネルのいづれかに対してチャンネ
ル割当て処理を行い、次いで、同キーのキーコード，割
当てチャンネルを示すチャンネル信号およびキーオン信
号を、楽音発生部29に送出する。これにより、新たに押
鍵されたキーに対応する楽音信号が楽音発生部29におい
て形成され、フェイザ効果回路30へ出力される。一方、
オフイベントが検出された場合は、オフイベントのキー
がどの発音チャンネルに割り当てられているかを検出
し、次いで、当該割当てチャンネルを示すチャンネル信
号およびキーオフ信号を出力する。これにより、離鍵さ
れたキーに対応する楽音信号がディケイ状態に制御され
る。

しかして、上述した処理S6が終了すると、CPU11の処理
は再び音色選択スイッチスキャン処理S1へ戻り、以下、
上記の過程を繰り返す。

〔上記実施例の変形例〕

次に、上記実施例の変形例を述べる。

（ｉ）上記実施例においては、フェイザ段数の設定をマ
ルチメニューを用いて行ったが、段数設定用の操作子を
別途に設けるようにしてもよい。

（ii）上記実施例においては、移相回路Shift1〜８の移
相特性を変調信号MSによって自動的に変化させるように
したが、この移相特性は固定としてもよく、また、操作
子等により演奏者が任意に制御し得るようにしてもよ
い。

（iii）上記実施例は、プログラム制御によって各部を
制御しているが、これに代えて、専用のハードウエアを
設けてもよい。

（iv）上記実施例は、キーボードを有する電子楽器の例
であったが、この発明は電子楽器に限らず、音源モジュ
ールや楽音効果装置（いわゆるエフェクタ）単体におい
ても適用することができる。

（ｖ）移相回路は、実施例において使用したアナログタ
イプのものに限らず、例えば、デジタルシグナルプロセ
ッサやソフトウエア制御による移相装置を用いてもよ
く、また、第12図（イ）に示す回路（特開昭58-14191）
や同図（ロ）に示す回路を用いてもよい。第12図（イ）
に示す回路は、加算器50,51、遅延素子52および乗算器5
3,54から構成されるとともに、乗算器53,54にはその係
数を制御する変調データMDが供給され、全体として全帯
域通過型のデジタルフィルタを構成している。また、同
図（ロ）において55,56は遅延素子、57,58は加算器、59
は乗算器である。

（vi）上記実施例においては、フェイザ用のファクトリ
データが１組のみ設けられていたが、音色毎にファクト
リデータを設けるようにしてもよい。

（vii）上記実施例においては、ステージデータSTDATA
が全音色に対して共通であったが、これを各音色毎に設
定するようにしてもよい。

「発明の効果」以上説明したように、この発明によれば、演奏者が自ら
フェイザ段数を設定することができ、フェイザの移相特
性、すなわち、楽音周波数の変化に対する移相量の変化
のグラフの形状を変化させて、極めて変化に富んだ効果
的な演奏を行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を適用した電子楽器におけ
るフェイザ効果回路の構成を示すブロック図、第２図は
同実施例における移相回路の構成を示す回路図、第３図
は同実施例の全体構成を示すブロック図、第４図はROM1
2の記憶領域を示す図、第５図は同実施例におけるRAM13
の記憶領域を示す図、第６図は同実施例における操作パ
ネル20の構成を示す図、第７図〜第11図は同実施例にお
けるCPU11の処理過程を示すフローチャートであり、第
７図はメインルーチンを示す図、第８図〜第11図は各々
サブルーチンを示す図、第12図（イ）および（ロ）は移
相回路の一変形例を示すブロック図、第13図は従来の縦
続型移相回路の構成を示す回路図、第14図および第15図
は各々第13図に示す回路の移相特性を示す特性図であ
る。 11……CPU、12……ROM、13……RAM、19……LCD表示器、
20U,20D……メニューセレクトスイッチ、21U,21D……デ
ータスイッチ、22……フェイザスイッチ（操作手段）、
26……音色選択スイッチユニット、27……音色選択スイ
ッチ、29……楽音発生部、30……フェイザ効果回路、35
……変調信号発生器（移相特性制御手段）、42……セレ
クタ（移相段数切換手段）、43……PHONラッチ（移相段
数切換手段）、Shift1〜Shift8……移相回路。

Claims

【特許請求の範囲】

【請求項１】入力される楽音信号の位相を該楽音信号の
周波数に応じて最大180°移相する全帯域通過型のデジ
タルフィルタであって、少なくとも前記楽音信号を所定
時間遅延させる遅延手段を有するデジタルフィルタが、
複数縦続接続されたフェイザ手段と、前記各全帯域通過型のデジタルフィルタの移相特性を任
意に設定制御する移相特性制御手段と、操作者によって操作される操作手段と、前記各デジタルフィルタの出力信号のうち、前記操作手
段の操作状態に対応するものを選択して出力する移相段
数切換手段とを具備することを特徴とする楽音効果装置。