JPH0740255B2 - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH0740255B2 JPH0740255B2 JP63005814A JP581488A JPH0740255B2 JP H0740255 B2 JPH0740255 B2 JP H0740255B2 JP 63005814 A JP63005814 A JP 63005814A JP 581488 A JP581488 A JP 581488A JP H0740255 B2 JPH0740255 B2 JP H0740255B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode setting
- terminal
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、誤ってある特定モードに入ることなく安定動
作するワンチップマイクロコンピュータに関するもので
ある。
作するワンチップマイクロコンピュータに関するもので
ある。
従来の技術 近年、ワンチップマイクロコンピュータは多機能化が進
み、通常の動作モードとは異なる各種のモードを有する
ものが出てきた。各種モードに入ることをワンチップマ
イクロコンピュータに認識させるために専用のモード設
定用端子を設け、この端子に外部からモード設定信号を
入力する方法がある。しかし、モード設定のために一端
子を設けることは、多機能化に対して制約事項となる。
そこで、モード設定の端子をある端子と共用し、外部か
ら強制的にモード設定信号を入力することによって特定
モードに入ることを認識させるモード設定回路を備える
場合が多くなってきている。この場合、入力専用端子や
入出力端子は、入力信号が任意であるため、万一入力信
号がモード設定のための信号と同一パターンであった場
合に誤ってモード設定されてしまうので使用できない。
そこで、専ら出力専用の端子がモード設定のための端子
として使用されている。
み、通常の動作モードとは異なる各種のモードを有する
ものが出てきた。各種モードに入ることをワンチップマ
イクロコンピュータに認識させるために専用のモード設
定用端子を設け、この端子に外部からモード設定信号を
入力する方法がある。しかし、モード設定のために一端
子を設けることは、多機能化に対して制約事項となる。
そこで、モード設定の端子をある端子と共用し、外部か
ら強制的にモード設定信号を入力することによって特定
モードに入ることを認識させるモード設定回路を備える
場合が多くなってきている。この場合、入力専用端子や
入出力端子は、入力信号が任意であるため、万一入力信
号がモード設定のための信号と同一パターンであった場
合に誤ってモード設定されてしまうので使用できない。
そこで、専ら出力専用の端子がモード設定のための端子
として使用されている。
以下に従来の技術について説明する。
第４図は、従来のモード設定回路を有するワンチップマ
イクロコンピュータの概略図である。これは、第６図に
示すようなパルス波形を持つ三相のクロック信号S0,S1,
S2により動作を行うワンチップマイクロコンピュータ１
において、同期信号をとるためにクロックS0の逆極性の
信号を出力する出力端子にモード設定端子２を割りつけ
たものである。このブロック図は、モード設定端子２が
モード設定回路３に接続され、モード設定回路３の出力
線４がCPUに代表されるシステムコントロールブロック
５に接続され、三相クロック信号S0,S1,S2が入力される
それぞれの信号線6,7および８がモード設定回路３とシ
ステムコントロールブロック５に接続され、信号線６と
モード設定端子２の間にインバータ９が接続されてワン
チップマイクロコンピュータ１が構成されたものであ
る。なおモード設定回路の出力線４に出力されるモード
設定信号で、システムコントロールブロック５が通常モ
ードで動くか特定モードで動くかが決定される。
イクロコンピュータの概略図である。これは、第６図に
示すようなパルス波形を持つ三相のクロック信号S0,S1,
S2により動作を行うワンチップマイクロコンピュータ１
において、同期信号をとるためにクロックS0の逆極性の
信号を出力する出力端子にモード設定端子２を割りつけ
たものである。このブロック図は、モード設定端子２が
モード設定回路３に接続され、モード設定回路３の出力
線４がCPUに代表されるシステムコントロールブロック
５に接続され、三相クロック信号S0,S1,S2が入力される
それぞれの信号線6,7および８がモード設定回路３とシ
ステムコントロールブロック５に接続され、信号線６と
モード設定端子２の間にインバータ９が接続されてワン
チップマイクロコンピュータ１が構成されたものであ
る。なおモード設定回路の出力線４に出力されるモード
設定信号で、システムコントロールブロック５が通常モ
ードで動くか特定モードで動くかが決定される。
次に、モード設定回路３の詳細な回路図を第５図に示
す。モード設定回路３は二つのＤフリップフロップ回路
10と11,三入力のNOR回路12およびインバータ回路13より
構成されている。そしてモード設定端子２がＤフリップ
フロップ回路10のＤ端子に接続され、Ｄフリップフロッ
プ回路10のＱ端子は信号線14によりNOR回路12の入力端
子に、端子は信号線15によりＤフリップフロップ回路
11のＤ端子に接続され、Ｄフリップフロップ回路11のＱ
端子がNOR回路12の入力端子に接続され、クロック信号S
2の信号線８がインバータ回路13を介して信号線17によ
りＤフリップフロップ回路10と11のそれぞれのφ端子と
NOR回路の入力端子に接続された回路接続である。
す。モード設定回路３は二つのＤフリップフロップ回路
10と11,三入力のNOR回路12およびインバータ回路13より
構成されている。そしてモード設定端子２がＤフリップ
フロップ回路10のＤ端子に接続され、Ｄフリップフロッ
プ回路10のＱ端子は信号線14によりNOR回路12の入力端
子に、端子は信号線15によりＤフリップフロップ回路
11のＤ端子に接続され、Ｄフリップフロップ回路11のＱ
端子がNOR回路12の入力端子に接続され、クロック信号S
2の信号線８がインバータ回路13を介して信号線17によ
りＤフリップフロップ回路10と11のそれぞれのφ端子と
NOR回路の入力端子に接続された回路接続である。
モード設定回路３から出力されるモード設定信号のレベ
ルは通常モードのときは低（Ｌ）レベルであるが、外部
からモード設定端子２に特定モード設定の信号が入力さ
れると、信号線４のレベルが高（Ｈ）レベルになり、シ
ステムコントロールブロック５は特定モードで動作する
ようになる。このモード設定回路３を有するワンチップ
マイクロコンピュータ１において特定モードを設定する
ためには、モード設定端子２のレベルを外部からクロッ
ク信号S2のパルスから次のパルスまでＬレベルにすれば
よい。このタイミング図を第７図に示す。第７図（ａ）
はクロック信号S0の波形、（ｂ）はクロック信号S2の波
形、（ｃ）はモード設定端子２の波形、（ｄ）は信号線
14にのる波形、（ｅ）は信号線16にのる波形、（ｆ）は
信号線４にのるモード設定信号波形である。第７図
（ｃ）のモード設定端子２の波形のところで太線で示し
た部分18が外部からのモード設定の入力信号で、Ｌレベ
ルがクロック信号S2のパルスから次のパルスまで続く
と、第７図（ｆ）に示すようにモード設定信号波形にモ
ード設定パルス19が発生し、ワンチップマイクロコンピ
ュータは特定モードに入る。
ルは通常モードのときは低（Ｌ）レベルであるが、外部
からモード設定端子２に特定モード設定の信号が入力さ
れると、信号線４のレベルが高（Ｈ）レベルになり、シ
ステムコントロールブロック５は特定モードで動作する
ようになる。このモード設定回路３を有するワンチップ
マイクロコンピュータ１において特定モードを設定する
ためには、モード設定端子２のレベルを外部からクロッ
ク信号S2のパルスから次のパルスまでＬレベルにすれば
よい。このタイミング図を第７図に示す。第７図（ａ）
はクロック信号S0の波形、（ｂ）はクロック信号S2の波
形、（ｃ）はモード設定端子２の波形、（ｄ）は信号線
14にのる波形、（ｅ）は信号線16にのる波形、（ｆ）は
信号線４にのるモード設定信号波形である。第７図
（ｃ）のモード設定端子２の波形のところで太線で示し
た部分18が外部からのモード設定の入力信号で、Ｌレベ
ルがクロック信号S2のパルスから次のパルスまで続く
と、第７図（ｆ）に示すようにモード設定信号波形にモ
ード設定パルス19が発生し、ワンチップマイクロコンピ
ュータは特定モードに入る。
発明が解決しようとする課題 従来のモード設定回路の構成では、クロック信号S0の逆
極性クロック信号の出力端子がモード設定端子２を兼
ね、この端子に入力される外部からのモード設定信号に
よって特定モードに入るか否かを決定しているため、ワ
ンチップマイクロコンピュータの外部からのレベル変動
によりモード設定端子２のレベルが一時的に変化して、
特定モードに入るためのモード設定信号レベルと合致し
た場合、誤って特定モードに入ってしまうという欠点を
有していた。
極性クロック信号の出力端子がモード設定端子２を兼
ね、この端子に入力される外部からのモード設定信号に
よって特定モードに入るか否かを決定しているため、ワ
ンチップマイクロコンピュータの外部からのレベル変動
によりモード設定端子２のレベルが一時的に変化して、
特定モードに入るためのモード設定信号レベルと合致し
た場合、誤って特定モードに入ってしまうという欠点を
有していた。
特に上記の従来例のように、モード設定端子２に動作ク
ロック信号の一周期以上のＬレベル信号を入力した場合
に特定モードに入るような回路構成であると、例えば、
モード設定端子（出力専用端子）２が外部でコンデンサ
に接続されているような場合には、何かの誤動作により
コンデンサが放電してしまい、Ｌレベル信号がモード設
定端子から入力される恐れがある。
ロック信号の一周期以上のＬレベル信号を入力した場合
に特定モードに入るような回路構成であると、例えば、
モード設定端子（出力専用端子）２が外部でコンデンサ
に接続されているような場合には、何かの誤動作により
コンデンサが放電してしまい、Ｌレベル信号がモード設
定端子から入力される恐れがある。
このように一定期間のＬレベル（あるいはＨレベル）の
みの信号を入力して特定モードに入る構成では、誤って
特定モードに入りやすくなる。
みの信号を入力して特定モードに入る構成では、誤って
特定モードに入りやすくなる。
本発明は上記従来の問題点を解決するもので、外部から
の擾乱によっても誤動作することなくモード設定が行え
る回路を提供することを目的とするものである。
の擾乱によっても誤動作することなくモード設定が行え
る回路を提供することを目的とするものである。
課題を解決するための手段 本発明のワンチップマイクロコンピュータは、多相クロ
ックから成る動作信号により動作し、かつ動作信号の一
周期内では出力信号のハイレベルとローレベルの間のレ
ベル変化がない信号を専ら出力する出力専用端子を備え
たワンチップマイクロコンピュータにおいて、出力専用
端子を特定モードの設定のための信号入力端子と兼用
し、この信号入力端子はモード設定回路を介してシステ
ムコントロールブロックに接続される構成であって、こ
のモード設定回路は、信号入力端子から入力される信号
が多相の動作信号の一周期内でハイレベルとローレベル
の両方を含む特定の信号の場合にのみシステムコントロ
ールブロックに対して特定モード設定のための信号を出
力する論理回路からなることを特徴とするものである。
ックから成る動作信号により動作し、かつ動作信号の一
周期内では出力信号のハイレベルとローレベルの間のレ
ベル変化がない信号を専ら出力する出力専用端子を備え
たワンチップマイクロコンピュータにおいて、出力専用
端子を特定モードの設定のための信号入力端子と兼用
し、この信号入力端子はモード設定回路を介してシステ
ムコントロールブロックに接続される構成であって、こ
のモード設定回路は、信号入力端子から入力される信号
が多相の動作信号の一周期内でハイレベルとローレベル
の両方を含む特定の信号の場合にのみシステムコントロ
ールブロックに対して特定モード設定のための信号を出
力する論理回路からなることを特徴とするものである。
作用 本発明の回路構成によれば、外部からの擾乱で誤動作を
行さない特定のモード設定信号を入力することができ
る。
行さない特定のモード設定信号を入力することができ
る。
実施例 以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
本発明のワンチップマイクロコンピュータの概略図を第
１図に示し、これを参照して説明する。
１図に示し、これを参照して説明する。
このワンチップマイクロコンピュータは、モード設定端
子２がモード設定回路３に接続され、モード設定回路３
の出力線４がCPUに代表されるシステムコントロールブ
ロック５に接続され、システムコントロールブロック５
の出力が信号線20によりモード設定端子２に接続され、
三相クロック信号S0,S1,S2が入力されるそれぞれの信号
線6,7および８がモード設定回路３とシステムコントロ
ールブロック５に接続された回路構成である。なお、モ
ード設定端子２はシステムコントロールブロック５から
の出力専用端子と兼用している。また、この出力専用端
子（モード設定端子）２から通常時に出力される信号
は、クロック信号S0,S1,S2のいずれかがハイレベルのと
き以外のタイミングでハイレベルとローレベルのレベル
変化を行い、クロック信号の一周期以内（すなわち、S
0,S1,S2のいずれかがハイレベルのとき）ではレベル変
化を行わない。本発明では、このような出力専用端子を
選んでモード設定端子と兼用する。また、信号線４に入
力されるモード設定信号がＨレベルになったときシステ
ムコントロールブロック５は特定モードで動作する。
子２がモード設定回路３に接続され、モード設定回路３
の出力線４がCPUに代表されるシステムコントロールブ
ロック５に接続され、システムコントロールブロック５
の出力が信号線20によりモード設定端子２に接続され、
三相クロック信号S0,S1,S2が入力されるそれぞれの信号
線6,7および８がモード設定回路３とシステムコントロ
ールブロック５に接続された回路構成である。なお、モ
ード設定端子２はシステムコントロールブロック５から
の出力専用端子と兼用している。また、この出力専用端
子（モード設定端子）２から通常時に出力される信号
は、クロック信号S0,S1,S2のいずれかがハイレベルのと
き以外のタイミングでハイレベルとローレベルのレベル
変化を行い、クロック信号の一周期以内（すなわち、S
0,S1,S2のいずれかがハイレベルのとき）ではレベル変
化を行わない。本発明では、このような出力専用端子を
選んでモード設定端子と兼用する。また、信号線４に入
力されるモード設定信号がＨレベルになったときシステ
ムコントロールブロック５は特定モードで動作する。
次に、本発明のモード設定回路の一例の詳細な回路図を
第２図に示す。このモード設定回路は、モード設定端子
２がＤラッチ21のＤ端子、NOR回路22の入力端子および
インバータ回路23を介してＤラッチ24のＤ端子に接続さ
れ、Ｄラッチ21のＱ端子が信号線25によりNOR回路22の
入力端子に接続され、Ｄラッチ24のＱ端子が信号線26に
よりNOR回路22の入力端子に接続され、信号線27がＤラ
ッチ24のＬ端子に、信号線28がＤラッチ21のＬ端子に、
信号線29がインバータ回路30を介してNOR回路22の入力
端子に接続された構成である。なお、信号線27,28およ
び29には、それぞれクロック信号S0,S1およびS2が入力
される。
第２図に示す。このモード設定回路は、モード設定端子
２がＤラッチ21のＤ端子、NOR回路22の入力端子および
インバータ回路23を介してＤラッチ24のＤ端子に接続さ
れ、Ｄラッチ21のＱ端子が信号線25によりNOR回路22の
入力端子に接続され、Ｄラッチ24のＱ端子が信号線26に
よりNOR回路22の入力端子に接続され、信号線27がＤラ
ッチ24のＬ端子に、信号線28がＤラッチ21のＬ端子に、
信号線29がインバータ回路30を介してNOR回路22の入力
端子に接続された構成である。なお、信号線27,28およ
び29には、それぞれクロック信号S0,S1およびS2が入力
される。
このワンチップマイクロコンピュータにおいてモード設
定を行うためには、クロック信号S0がＨレベルのときに
Ｈレベル、クロック信号S1がＨレベルのときＬレベル、
クロック信号S2がＨレベルのときＬレベルの信号を外部
からモード設定端子２に入力すればよい。
定を行うためには、クロック信号S0がＨレベルのときに
Ｈレベル、クロック信号S1がＨレベルのときＬレベル、
クロック信号S2がＨレベルのときＬレベルの信号を外部
からモード設定端子２に入力すればよい。
このように本発明では、特定モード設定のために入力す
る信号は、クロック信号S0,S1,S2の一周期以内にＨレベ
ルとＬレベルの両方を含む信号の中から選ぶ。すなわ
ち、例えば本実施例のように（S0,S1,S2）のタイミング
で（H,L,L）の組合せとなる信号を特定モード設定のた
めの特定信号に決めて、この特定信号が入力された場合
にのみモード設定を行う。
る信号は、クロック信号S0,S1,S2の一周期以内にＨレベ
ルとＬレベルの両方を含む信号の中から選ぶ。すなわ
ち、例えば本実施例のように（S0,S1,S2）のタイミング
で（H,L,L）の組合せとなる信号を特定モード設定のた
めの特定信号に決めて、この特定信号が入力された場合
にのみモード設定を行う。
第３図にそのタイミング図を示す。第３図の（ａ）はク
ロック信号S0のパルス波形、（ｂ）はクロック信号S1の
パルス波形、（ｃ）はクロック信号S2のパルス波形、
（ｄ）はモード設定端子２の入出力波形、（ｅ）は信号
線25にのる信号波形、（ｆ）は信号線26にのる信号波
形、（ｇ）はモード設定回路３から出力されるモード設
定信号波形、（ｈ）は時刻である。
ロック信号S0のパルス波形、（ｂ）はクロック信号S1の
パルス波形、（ｃ）はクロック信号S2のパルス波形、
（ｄ）はモード設定端子２の入出力波形、（ｅ）は信号
線25にのる信号波形、（ｆ）は信号線26にのる信号波
形、（ｇ）はモード設定回路３から出力されるモード設
定信号波形、（ｈ）は時刻である。
時刻t0〜T2の間でクロック信号S0がＨレベル、時刻t2〜
t4の間でクロック信号S1がＨレベル、時刻t4〜t5の間で
クロック信号S2がＨレベルになるとする。今、第３図
（ｄ）での太線31で示すようにモード設定端子２に時刻
t1〜t3の間でＨレベル、時刻t3〜t5の間にＬレベルのモ
ード設定信号を入力する。時刻t0でクロック信号S0がＨ
レベルになるが信号線26への出力波形はＨレベルのまま
であるが、時刻t1でモード設定端子２の入力がＬレベル
からＨレベルに変化するため信号線26への出力波形はＨ
レベルからＬレベルに変化する。次に、時刻t2でクロッ
ク信号S1がＨレベルになり、信号線25への出力波形は一
旦Ｈレベルになるが、時刻t3でモード設定端子２に入力
される波形がＨレベルからＬレベルに変化するため信号
線25への出力波形はＬレベルになる。次に、時刻T4〜t5
の間でクロック信号S2はＨレベルとなるため、インバー
タ回路で反転されたパルスがNOR回路22にＬレベルとし
て入力され、NOR回路への四つの入力信号が全てＬレベ
ルとなり、信号線４への出力信号はＨレベルとなりモー
ド設定信号のパルス32が発生する。
t4の間でクロック信号S1がＨレベル、時刻t4〜t5の間で
クロック信号S2がＨレベルになるとする。今、第３図
（ｄ）での太線31で示すようにモード設定端子２に時刻
t1〜t3の間でＨレベル、時刻t3〜t5の間にＬレベルのモ
ード設定信号を入力する。時刻t0でクロック信号S0がＨ
レベルになるが信号線26への出力波形はＨレベルのまま
であるが、時刻t1でモード設定端子２の入力がＬレベル
からＨレベルに変化するため信号線26への出力波形はＨ
レベルからＬレベルに変化する。次に、時刻t2でクロッ
ク信号S1がＨレベルになり、信号線25への出力波形は一
旦Ｈレベルになるが、時刻t3でモード設定端子２に入力
される波形がＨレベルからＬレベルに変化するため信号
線25への出力波形はＬレベルになる。次に、時刻T4〜t5
の間でクロック信号S2はＨレベルとなるため、インバー
タ回路で反転されたパルスがNOR回路22にＬレベルとし
て入力され、NOR回路への四つの入力信号が全てＬレベ
ルとなり、信号線４への出力信号はＨレベルとなりモー
ド設定信号のパルス32が発生する。
クロック信号S0,S1,S2のパルスのタイミングでは内部か
らモード設定端子の出力レベルが変化することはない
し、外部からの擾乱によりモード設定端子のレベルがク
ロック信号S0のパルス期間でＨレベル、クロック信号S1
のパルス期間でＬレベル、クロック信号S2のパルス期間
でＬレベルというようにモード設定のための特定信号と
全く同じに変化する可能性も少ないため、モード設定の
ために入力された外部信号を誤りなく検出してモード設
定を行うことができる。
らモード設定端子の出力レベルが変化することはない
し、外部からの擾乱によりモード設定端子のレベルがク
ロック信号S0のパルス期間でＨレベル、クロック信号S1
のパルス期間でＬレベル、クロック信号S2のパルス期間
でＬレベルというようにモード設定のための特定信号と
全く同じに変化する可能性も少ないため、モード設定の
ために入力された外部信号を誤りなく検出してモード設
定を行うことができる。
発明の効果 本発明のワンチップマイクロコンピュータによれば、多
相クロック信号で動作し、クロック信号の一周期内では
出力レベルが変化しない出力端子をモード設定端子とし
て使用し、クロック信号の一周期内での外部からのレベ
ル変化を検出し特定モードを設定するモード設定回路を
備えることにより、外部からの擾乱の影響を受けること
なくモード設定を誤動作なく行うことができるという優
れた効果を有している。
相クロック信号で動作し、クロック信号の一周期内では
出力レベルが変化しない出力端子をモード設定端子とし
て使用し、クロック信号の一周期内での外部からのレベ
ル変化を検出し特定モードを設定するモード設定回路を
備えることにより、外部からの擾乱の影響を受けること
なくモード設定を誤動作なく行うことができるという優
れた効果を有している。
第１図は本発明のワンチップマイクロコンピュータの実
施例を示した概略図、第２図は本発明が有するモード設
定回路の回路図、第３図は第２図に示した回路の動作を
示すタイミングチャート、第４図は従来のワンチップマ
イクロコンピュータの概略図、第５図は従来のワンチッ
プマイクロコンピュータが有するモード設定回路の回路
図、第６図は三相動作クロックのタイミング図、第７図
は第５図に示した回路の動作を示すタイミングチャート
である。 １……ワンチップマイクロコンピュータ、２……モード
設定端子、３……モード設定回路、4,6,7,8,20,25,26,2
7,28,29……信号線、５……システムコントロールブロ
ック、21,24……Ｄラッチ、22……NOR回路、23,30……
インバータ回路、31……モード設定入力波形、32……モ
ード設定信号パルス。
施例を示した概略図、第２図は本発明が有するモード設
定回路の回路図、第３図は第２図に示した回路の動作を
示すタイミングチャート、第４図は従来のワンチップマ
イクロコンピュータの概略図、第５図は従来のワンチッ
プマイクロコンピュータが有するモード設定回路の回路
図、第６図は三相動作クロックのタイミング図、第７図
は第５図に示した回路の動作を示すタイミングチャート
である。 １……ワンチップマイクロコンピュータ、２……モード
設定端子、３……モード設定回路、4,6,7,8,20,25,26,2
7,28,29……信号線、５……システムコントロールブロ
ック、21,24……Ｄラッチ、22……NOR回路、23,30……
インバータ回路、31……モード設定入力波形、32……モ
ード設定信号パルス。
Claims (2)
- 【請求項１】多相クロックから成る動作信号により動作
し、かつ前記動作信号の一周期内では出力信号のハイレ
ベルとローレベルの間のレベル変化がない信号を専ら出
力する出力専用端子を備えたワンチップマイクロコンピ
ュータにおいて、前記出力専用端子を特定モードの設定
のための信号入力端子と兼用し、前記信号入力端子はモ
ード設定回路を介してシステムコントロールブロックに
接続される構成であって、前記モード設定回路は、前記
信号入力端子から入力される信号が前記動作信号の一周
期内でハイレベルとローレベルの両方を含む特定の信号
の場合にのみ前記システムコントロールブロックに対し
て特定モード設定のための信号を出力する論理回路から
なることを特徴とするワンチップマイクロコンピュー
タ。 - 【請求項２】モード設定回路を構成する論理回路は、２
つのデータラッチ回路と、NOR回路を備え、前記２つの
データラッチ回路の一方は信号入力端子から入力される
信号をデータ入力とし、また他方は前記信号入力端子か
ら入力される信号の反転信号をデータ入力とし、かつ前
記２つのデータラッチ回路のそれぞれが第１および第２
の動作信号をラッチ入力とし、前記２つのデータラッチ
回路の出力と第３の動作信号の反転出力信号と前記信号
入力端子から入力される信号とを前記NOR回路の入力と
し、前記NOR回路の出力をシステムコントロールブロッ
クに入力する構成とした請求項１記載のワンチップマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005814A JPH0740255B2 (ja) | 1988-01-14 | 1988-01-14 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005814A JPH0740255B2 (ja) | 1988-01-14 | 1988-01-14 | ワンチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181147A JPH01181147A (ja) | 1989-07-19 |
| JPH0740255B2 true JPH0740255B2 (ja) | 1995-05-01 |
Family
ID=11621550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005814A Expired - Fee Related JPH0740255B2 (ja) | 1988-01-14 | 1988-01-14 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740255B2 (ja) |
-
1988
- 1988-01-14 JP JP63005814A patent/JPH0740255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181147A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0276794B1 (en) | Data input circuit having latch circuit | |
| JP2846428B2 (ja) | 論理比較回路 | |
| JPH01181147A (ja) | ワンチップマイクロコンピュータ | |
| US5410312A (en) | Digital/analog conversion device with two switched latches for simultaneous D/A conversion | |
| JPH0221824Y2 (ja) | ||
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JP2786732B2 (ja) | シリアル・パラレル変換回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPH0562784B2 (ja) | ||
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP2522254B2 (ja) | 論理回路ブロック動作モ−ド設定方式 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPH0450657Y2 (ja) | ||
| JPH0426915Y2 (ja) | ||
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JPH05268020A (ja) | クロック切換回路 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| JP2606665Y2 (ja) | 電子回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH0390874A (ja) | タイミング発生装置 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH0743930B2 (ja) | リフレツシユ制御回路 | |
| JPS62200876A (ja) | 垂直同期分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |