JPH0740569A

JPH0740569A - 電子部品の実装構造

Info

Publication number: JPH0740569A
Application number: JP19058193A
Authority: JP
Inventors: Yoshio Shimoaka; 善男下赤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1993-07-30
Filing date: 1993-07-30
Publication date: 1995-02-10

Abstract

(57)【要約】【目的】熱変化に対して優れた接続信頼性を保ち、電
子部品の高密度実装を実現することができる電子部品の
実装構造を提供する。【構成】サーマルヘッド２１のＡ領域には、セラミッ
ク基板２２上にポリイミドから成る電気絶縁層４０が形
成され、これに積層してＰｄ金属層４１が形成され、こ
れに積層してＮｉ電極層４２が形成される。駆動素子２
８とＮｉ電極層４２との接合部では、Ｎｉ電極層４２上
に、バンプ状のはんだ層３８が形成され、駆動素子２８
のパッド部にはＡｌ層３４上にＣｒ層およびＣｕ層３８
がこの順で形成される。前記はんだ層３８と駆動素子２
８のパッド部とがリフロー法によって接合される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、サーマルヘッドなどの
発熱素子およびＬＥＤ（発光ダイオード）ヘッド、ＥＬ
（エレクトロルミネッセンス）ヘッドなどの印画用ライ
ンヘッドなどに好適に用いられる電子部品の実装構造に
関する。

【０００２】

【従来の技術】図４は、従来のサーマルヘッド１の一例
を示す断面図である。図４に示すように、セラミックな
どから成る基板２上の予め定める位置に、ガラスなどか
ら成る蓄熱層３が形成される。これに積層して全面に、
窒化タンタルＴａＮｘなどから成る発熱抵抗体層４およ
びＡｌ（アルミニウム）などから成る電極層５が形成さ
れる。前記発熱抵抗体層４および電極層５は、フォトリ
ソグラフィなどによって、パターニングされる。これに
よって、第１共通電極５ａ、発熱抵抗体６、個別電極５
ｂ、ＩＣ（Integrated Circuit）などの駆動素子８を通
電するための第２共通電極５ｃおよび駆動素子８へ制御
信号を伝送するための図示しない制御端子などが形成さ
れる。

【０００３】前述のようにして得られたサーマルヘッド
１の基板２上に、駆動素子８が、はんだバンプ９を介し
て各個別電極５ｂ、第２共通電極５ｃおよび制御端子と
接続されるように実装される。さらに、蓄熱層３の表面
を覆うようにＳｉ₃Ｎ₄などから成る保護層７が形成され
る。また、前記駆動素子８は、エポキシ系樹脂などから
成る封止樹脂層１０によって封止される。

【０００４】図５は、駆動素子８と電極５との接合部を
示す断面図である。図５に示すように、基板２と駆動素
子８との接合部において、基板２上には、Ａｌから成る
電極層５上に、Ｎｉ（ニッケル）層１１とＡｕ（金）層
１２とから成るＩＣとの接続部１８が、この順で形成さ
れる。前記Ｎｉ層１１は、無電解メッキ法によって厚さ
１〜２μｍに形成され、Ａｕ層１２は、無電解メッキ法
によって厚さ２００〜２０００Åに形成される。

【０００５】また、ＩＣベアチップなどによって実現さ
れる駆動素子８上には、絶縁膜１３に積層して、Ａｌか
ら成る電極１４が形成される。前記電極１４に積層して
全面に、保護膜１５が形成される。前記駆動素子８のパ
ッド部には、バンプ９とＡｌ電極１４との間で金属間化
合物が生成することを防止するために、Ａｌ層１４に積
層してＣｒ（クロム）層１６およびＣｕ（銅）層１７が
この順で形成される。さらに、前記Ｃｕ層１７に積層し
て、共晶はんだから成るバンプ９が形成される。前述の
ようにしてバンプ９が形成された駆動素子８は、リフロ
ー法によって、前述の基板２上に実現される。

【０００６】

【発明が解決しようとする課題】しかし、前述のよう
に、Ａｌから成る電極層５にＮｉ層１１とＡｕ層１２と
を積層してＩＣとの接続部１８を形成すると、Ａｌから
成る電極層５とＮｉ層１１との密着力が弱いため、リフ
ロー時に生じる熱歪みは、軟化状態にあるはんだに吸収
されるが、サーマルヘッドの周期的熱変化に伴う熱歪み
によってＮｉ層１１がＡｌから成る電極層５から剥がれ
やすいという問題点がある。

【０００７】前述のＡｌから成る電極層５とＮｉ層１１
との密着力は、主としてＡｌとＮｉとの物理的吸着力に
よるものであり、１原子あたりの吸着エネルギは約０．
１ｅＶである。このため、ＩＣ接続部１８の面積を約１
００μｍ²と比較的大きく形成することによって、Ａｌ
から成る電極層５とＮｉ層１１との密着力を高めてい
る。しかし、このようにＩＣ接続部１８の面積を大きく
形成することによって、Ａｌから成る電極層５の配線密
度を高くすることができず、サーマルヘッドの小型化の
妨げとなっている。

【０００８】また、前記セラミックから成る基板２の表
面が粗いため、フォトリソグラフィによって配線密度の
高いＡｌから成る電極層５のパターンを形成することが
できない。このため、基板２上にガラス層を形成して、
その表面を平坦化し、その上に配線密度の高い電極層５
を形成する場合がある。しかしこの場合、ガラス層と電
極層５との密着力が弱いという課題がある。

【０００９】またさらに、サーマルヘッドの周期的熱変
化に伴って、熱歪みは前述の駆動素子８と基板２との接
続部に集中して発生し、これによる熱応力は、駆動素子
８と基板２との距離が小さいほど大きい。したがって、
バンプ９を小さくすることができず、Ａｌから成る電極
層５の配線密度を高くすることができない。

【００１０】本発明の目的は、前記問題点を解消し、熱
変化に対してすぐれた接続信頼性を保ち、高密度に配線
された電極に駆動素子を実装することができる電子部品
の実装構造を提供することである。

【００１１】

【課題を解決するための手段】本発明は、セラミック基
板上に設けた配線層に電子部品の電極を半田を介し接合
することによって電子部品をセラミック基板上に実装す
る電子部品の実装構造であって、前記配線層は、パラジ
ウムから成る下層と、ニッケルまたは銅から成る上層の
２層構造を有していることを特徴とする電子部品の実装
構造である。

【００１２】

【作用】本発明に従えば、セラミック基板の一方表面上
に、たとえばポリイミドから成る電気絶縁層が形成さ
れ、その上に、パラジウムＰｄから成る下層とＮｉまた
はＣｕから成る上層とが積層された配線層が形成され、
前記配線層の予め定める位置に、複数のバンプ状のはん
だ層が形成される。

【００１３】また、電子部品には、Ａｌから成る電極層
が形成されており、前記電極層の予め定める位置に、複
数のパッド部が形成されている。前記電極層の前記複数
のパッド部には、前記電極面に積層してＣｒから成る導
電層と、Ｃｕから成る導電層とがこの順で形成される。

【００１４】前記電子部品は、前記複数のバンプ状のは
んだ層が溶融され、前記Ｃｕから成る導電層に圧着され
ることによって、前記基板上に実装される。

【００１５】また、前記電子部品の実装部分に熱変化が
加えられると、前記電子部品と前記基板および前記両者
に介在される各層が、それぞれ収縮率が異なることによ
って熱歪みを生じ、前記各層にこの熱歪みによる熱応力
が生じる。しかし、ポリイミドとＰｄとは密着力が強
く、また、ポリイミドはヤング率が極めて低い。したが
って、前述のような熱歪みが繰り返し生じた場合にも、
前記電気絶縁層が塑性変形することによって、熱応力を
吸収する上、前記電気絶縁層と前記配線層との密着力が
強いため、前記電気絶縁層と前記配線層との間で、膜剥
がれが生じることを防止することができる。また、同時
に基板の反りを防止することができる。

【００１６】また、これによって、前記電子部品と前記
基板とのはんだ面積を小さくすることができ、これによ
って前記電子部品を前記基板上に高密度で実装すること
ができる。

【００１７】さらに、配線層の下に形成されるポリイミ
ドから成る電気絶縁層によって、基板面上の凹凸が平坦
化されるので、高密度の配線を形成することができる。
また、電気絶縁層上に配線が形成されるので、オープン
ショートの発生が低減される。

【００１８】

【実施例】図１は本発明の一実施例であるサーマルヘッ
ド２１の構成を示す断面図であり、図２はサーマルヘッ
ド２１の電極４２と駆動素子２８との接続部の構成を示
す断面図である。図１に示すように、セラミックなどか
ら成る基板２２上の予め定める位置に、ガラスなどから
成るかまぼこ状の蓄熱層２３が厚さ約２５μｍに形成さ
れる。これに積層して、窒化タンタルから成る発熱抵抗
体層２４が、スパッタリング法によって、厚さ約５００
Å（オングストローム）に形成される。前記発熱抵抗体
層２４に積層して、Ａｌから成る電極層２５が形成され
る。前記電極層２５は、フォトリソグラフィなどによっ
てパターニングされ、第１共通電極２５ａ、個別電極２
５ｂを形成する。さらに、前記電極層２５に積層して、
蓄熱層２３を被覆するようにＳｉ₃Ｎ₄などから成る保護
層２７が形成される。

【００１９】また、駆動素子２８が実装される領域Ａの
部分には、図１に示すように、基板２２上にポリイミド
から成る電気絶縁層４０（以下「ポリイミド層４０」と
略称）が形成され、前記ポリイミド層４０に積層して、
パラジウムＰｄから成る金属層４１がアルカリ性有機パ
ラジウム錯化液に浸漬することによって、厚さ数原子層
に形成され、前記金属層４１の上には、Ｎｉから成る電
極層４２が、無電解メッキ法によって、厚さ２〜３μｍ
形成される。このＰｄ金属層４１を下層とし、Ｎｉ電極
層４２を上層として配線層を形成する。また、前記配線
層は、フォトリソグラフィーなどによってパターニング
され、駆動素子２８を通電するための電極４２ａ，４２
ｂおよび前記駆動素子２８に制御信号を伝送するための
図示しない制御端子などが形成される。個別電極２５ｂ
は、電極４２ａに電気的に接続される。

【００２０】また、前述の電極４２ａと電極４２ｂおよ
び図示しない制御端子とに、ＩＣベアチップなどによっ
て実現される駆動素子２８が、バンプ状のはんだ層３８
を介して接続される。前記駆動素子２８は、エポキシ系
樹脂などから成る封止樹脂層３０によって、基板２２上
に封止される。

【００２１】図２に示すように、基板２２上には、ポリ
イミドから成る電気絶縁層４０が形成されており、前記
ポリイミド層４０に積層して、Ｐｄから成る金属層４１
が形成され、その金属層４１上には、Ｎｉから成る電極
層４２が形成されている。前述のような電極層２５の駆
動素子２８との接続部には、フォトレジストなどで設け
られた開口部に、電解メッキ法によって、はんだ層３８
が厚さ５０〜７０μｍに形成される。この後、前記フォ
トレジストが除去され、バンプ状のはんだ層３８が形成
される。

【００２２】また、駆動素子２８上には、絶縁膜３３に
積層して、Ａｌから成る電極３４が形成される。前記電
極３４に積層して、全面に保護膜３５が形成される。前
記駆動素子２８のパッド部には、バンプ状のはんだ層３
８とＡｌ電極３４との間に、金属間化合物が生成するこ
とを防止するために、ＵＢＭ（アンダーバンプメタル）
として、Ａｌ層３４上にＣｒ層３６およびＣｕ層３７が
この順で積層される。

【００２３】前述のようにして接続部が形成された駆動
素子２８と基板２２とは、前記基板２２側に形成された
バンプ状のはんだ層３８上にフラックス（酸化物除去
剤）が塗布された後、前記駆動素子２８が、基板２２の
予め定める位置に乗載される。前記駆動素子２８が乗載
された基板２２は、リフロー炉内ではんだを熔融され、
前記駆動素子２８と基板２２とが、電気的、機械的に接
続される。

【００２４】前述のＰｄ金属層４１と、ポリイミド層４
０との化学的な密着力は、２００ｋｇ／ｃｍ²であっ
て、従来のＡｌ層５とＮｉ層１１との密着力に比較して
非常に強い。これは、Ｐｄ粒子のポリイミド層への付着
密度が高いため、付着力が向上するためである。したが
って、サーマルヘッド２１の動作時の周期的熱変化によ
って、収縮率が異なる駆動素子２８と基板２２との間に
生じる熱歪みに対しても、Ｐｄ金属層４１が、基板２２
から剥がれることを防止することができる。Ｐｄ金属層
４１とＮｉ電極層４２との密着力およびＣｕ金属層とＰ
ｄ金属層４１との密着力は、それぞれ同程度である。こ
のため、前記Ｐｄ金属層４１上にＮｉ電極層４２の代わ
りにＣｕ金属層を用いてもよい。

【００２５】また、前記ポリイミド層４０は、ヤング率
が極めて低いため、前記ポリイミド層４０が弾性変形す
ることによって、前述のような熱歪みによって生じる熱
応力を吸収する。このため、前記ポリイミド層４０を基
板２２上に形成することによって、熱歪みによる基板２
２の反りの発生を防止することができる。したがって駆
動素子２８と電極４２との接続部の面積を小さくするこ
とができ、駆動素子２８を高密度に配線された電極４
２、たとえば、１６ドット／ｍｍ以上のサーマルヘッド
などに実装することができる。

【００２６】さらに、Ｎｉ電極層４２は、Ｐｄ金属層４
１を介してポリイミド層４０上に形成されるため、セラ
ミックから成る基板２２の表面の凹凸がポリイミド層４
０によって平坦化され、フォトリソグラフィによってＮ
ｉ電極４２の高密度の配線パターンを形成することがで
きる。またさらにＮｉ電極層４２は、Ｐｄ金属層４１を
介してポリイミド層４０上で配線が形成されるため、オ
ープンショートの発生が低減される。

【００２７】図３は、本発明の他の実施例であるサーマ
ルヘッド２１ａの構成を示す断面図である。このサーマ
ルヘッドは、図１で示されるサーマルヘッドに類似し、
対応する部分には同一の参照符を付す。

【００２８】このサーマルヘッド２１ａは、ポリイミド
によって蓄熱層４０ａと電気絶縁層４０ｂとを１つの工
程で形成することができるので、少ない工程でサーマル
ヘッド２１ａを効率的に形成することができる。その他
の部分については、図１で示されるサーマルヘッドと同
様なので、説明は省略する。

【００２９】以上本実施例において、サーマルヘッド２
１，２１ａの駆動素子２８の実装構造について説明した
が、本発明の電子部品の実装構造は、たとえば、ＬＥＤ
（発光ダイオード）ヘッドおよびＥＬ（エレクトロルミ
ネッセンス）ヘッドなどの印画用ラインヘッドなどの装
置に用いられてもよい。

【００３０】

【発明の効果】以上のように本発明によれば、前記電子
部品の実装部分に熱変化が加えられると、前記電子部品
と前記基板および前記両者に介在される各層が、それぞ
れ収縮率が異なることによって熱歪みを生じる。これに
よって前記各層に熱応力が生じる。しかし、ポリイミド
から成る電気絶縁層とＰｄから成る下層とは密着力が強
く、また、ポリイミドはヤング率がきわめて低いため、
前述のような熱歪みに対しても、前記電気絶縁層が弾性
変形することによって熱応力を吸収する。また前記電気
絶縁層と下層との密着力が強いため、前記電気絶縁層と
下層との間で膜剥がれが生じることを防止することがで
きる。また同時に基板の反りを防止することができる。

【００３１】また、このように、前記電気絶縁層と下層
との密着力が強いため、前記電子部品と前記基板とのは
んだ面積を小さくすることができ、これによって前記電
子部品を前記基板上に高密度で実装することができる。

【００３２】さらに、パラジウムから成る下層と、ニッ
ケルまたは銅から成る上層の２層構造を有している配線
層は、下に形成される電気絶縁層によって基板面上の凹
凸が平坦化されるので、高密度の配線を形成することが
できる。また、配線層によって、電気絶縁層上に配線が
形成されるので、オープンショートの発生が低減され
る。

【図面の簡単な説明】

【図１】本発明の一実施例であるサーマルヘッド２１の
構成を示す断面図である。

【図２】サーマルヘッド２１の電極３１と駆動素子２８
との接続部の構成を示す断面図である。

【図３】本発明の他の実施例であるサーマルヘッド２１
ａの構成を示す断面図である。

【図４】従来のサーマルヘッド１の一例を示す断面図で
ある。

【図５】駆動素子８と電極５との接合部を示す断面図で
ある。

【符号の説明】

２１サーマルヘッド２２基板２３蓄熱体２４ポリイミド層２５Ｎｉ電極層２７，３５保護膜２８駆動素子３０封止樹脂層３３絶縁膜３４Ａｌ電極３６Ｃｒ層３７Ｃｕ層３８はんだ層

Claims

【特許請求の範囲】

【請求項１】セラミック基板上に設けた配線層に電子
部品の電極を半田を介し接合することによって電子部品
をセラミック基板上に実装する電子部品の実装構造であ
って、前記配線層は、パラジウムから成る下層と、ニッケルま
たは銅から成る上層の２層構造を有していることを特徴
とする電子部品の実装構造。