JPH0740587B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0740587B2 JPH0740587B2 JP60293870A JP29387085A JPH0740587B2 JP H0740587 B2 JPH0740587 B2 JP H0740587B2 JP 60293870 A JP60293870 A JP 60293870A JP 29387085 A JP29387085 A JP 29387085A JP H0740587 B2 JPH0740587 B2 JP H0740587B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- temperature
- semiconductor device
- wiring
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法，特に半導体装置のパッ
シベーション膜の熱処理方法に関するものである。
シベーション膜の熱処理方法に関するものである。
従来の技術 LSI素子の導電層としてAl合金が一般に用いられてい
る。また、パッシベーション膜としてはプラズマ窒化珪
素膜あるいはPSG膜とプラズマ窒化珪素膜の２層構造が
よく用いられる。
る。また、パッシベーション膜としてはプラズマ窒化珪
素膜あるいはPSG膜とプラズマ窒化珪素膜の２層構造が
よく用いられる。
従来のパッシベーション膜の熱処理方法の一例としてMO
S型半導体装置の製造工程を第２図（ａ）〜（ｃ）を参
照して説明する。なお、第２図はAl配線形成工程以後の
製造工程を示しており、簡明化のため、トランジスタ領
域は示していない。
S型半導体装置の製造工程を第２図（ａ）〜（ｃ）を参
照して説明する。なお、第２図はAl配線形成工程以後の
製造工程を示しており、簡明化のため、トランジスタ領
域は示していない。
第２図（ａ）に示すように、まず、シリコン基板１上に
回路素子（図には示されていない）を覆うようにPSG膜
２から成る層間絶縁膜を形成した後、Al配線３を形成す
る。この後、Al配線３とシリコン基板１上に形成された
拡散層（図には示されていない）が良好にコンタクトで
きるよう、例えば420℃の温度で熱処理する。次に第２
図（ｂ）に示すようにパッシベーション膜として例え
ば、膜厚0.5μｍのPSG膜４、更にこの上にプラズマCVD
法により膜厚0.5μｍの窒化ケイ素膜５を順次堆積す
る。この後、図には示さないが、ワイヤーボンド用のパ
ッド部分を開孔し、この後第２図（ｃ）に示すようにこ
の時のエッチングダメージの軽減およびプラズマ窒化ケ
イ素膜５中の水素Ｈを放出するため、例えば450℃のア
ニールを施す。この時、Al配線３中にボイド６およびパ
ッシベーション膜4,5にピンホール７が発生する。ボイ
ド６およびピンホール７が発生する主な要因は、Al配線
３用のAlをスパッタする際にAl膜中に取り込まれた水分
やArガスが450℃のアニール時に急膨張するためである
と考えられる。Al配線形成後、シンターの熱処理が施さ
れているが、420℃と低温であるため水分やArガスがAl
配線から充分抜け切らないためである。
回路素子（図には示されていない）を覆うようにPSG膜
２から成る層間絶縁膜を形成した後、Al配線３を形成す
る。この後、Al配線３とシリコン基板１上に形成された
拡散層（図には示されていない）が良好にコンタクトで
きるよう、例えば420℃の温度で熱処理する。次に第２
図（ｂ）に示すようにパッシベーション膜として例え
ば、膜厚0.5μｍのPSG膜４、更にこの上にプラズマCVD
法により膜厚0.5μｍの窒化ケイ素膜５を順次堆積す
る。この後、図には示さないが、ワイヤーボンド用のパ
ッド部分を開孔し、この後第２図（ｃ）に示すようにこ
の時のエッチングダメージの軽減およびプラズマ窒化ケ
イ素膜５中の水素Ｈを放出するため、例えば450℃のア
ニールを施す。この時、Al配線３中にボイド６およびパ
ッシベーション膜4,5にピンホール７が発生する。ボイ
ド６およびピンホール７が発生する主な要因は、Al配線
３用のAlをスパッタする際にAl膜中に取り込まれた水分
やArガスが450℃のアニール時に急膨張するためである
と考えられる。Al配線形成後、シンターの熱処理が施さ
れているが、420℃と低温であるため水分やArガスがAl
配線から充分抜け切らないためである。
発明が解決しようとする問題点 Al配線にボイドが発生すると、その部分のAl配線の断面
積が小さくなるため、エレクトロマイグレーション等の
問題を生じやすく、また、パッシベーション膜のピンホ
ールはAl腐蝕等の信頼性上の問題を引き起すことは明ら
かである。
積が小さくなるため、エレクトロマイグレーション等の
問題を生じやすく、また、パッシベーション膜のピンホ
ールはAl腐蝕等の信頼性上の問題を引き起すことは明ら
かである。
問題点を解決するための手段 前記の問題点を解決するため本発明の半導体装置の製造
方法は、半導体基板上に直接又は絶縁層を介して導電層
を形成する工程と、前記導電層に熱処理を施す工程と、
前記導電層上にパッシベーション膜を形成する工程と、
前記熱処理の温度より低温で前記パッシベーション膜を
アニールすることを特徴とする。
方法は、半導体基板上に直接又は絶縁層を介して導電層
を形成する工程と、前記導電層に熱処理を施す工程と、
前記導電層上にパッシベーション膜を形成する工程と、
前記熱処理の温度より低温で前記パッシベーション膜を
アニールすることを特徴とする。
作用 本発明によれば、パッシベーション膜のアニール処理温
度がAl熱処理温度よりも低いため、Al熱処理時のより高
温下でも放出されなかった水分やArガス等はそれ以下の
温度のアニール処理時にはAl配線から放出されない。す
なわち、Al配線中のボイドや、パッシベーション膜のピ
ンホールが発生することなく、信頼性上の問題が解決さ
れる。
度がAl熱処理温度よりも低いため、Al熱処理時のより高
温下でも放出されなかった水分やArガス等はそれ以下の
温度のアニール処理時にはAl配線から放出されない。す
なわち、Al配線中のボイドや、パッシベーション膜のピ
ンホールが発生することなく、信頼性上の問題が解決さ
れる。
実施例 以下、MOS型半導体装置の製造に本発明を適用した一実
施例を第１図（ａ）〜（ｃ）の製造工程を示す断面図を
用いて説明する。なお、簡明化のため、図にはAl配線と
パッシベーション膜のみを示し、トランジスタ領域は示
していない。
施例を第１図（ａ）〜（ｃ）の製造工程を示す断面図を
用いて説明する。なお、簡明化のため、図にはAl配線と
パッシベーション膜のみを示し、トランジスタ領域は示
していない。
第１図（ａ）に示すように、まず、シリコン基板１上に
所定のLOCOS酸化膜、ゲート酸化膜、ポリシリコンゲー
ト、ソース、ドレイン拡散層等によりMOS型トランジス
タの形成を行なった後、これらを覆うPSG膜２から成る
層間絶縁膜を形成し、次いで、Al配線３を形成する。こ
の後、N2／H2混合ガス雰囲気下で420℃,30分のAlシンタ
ーを施す。次に、第１図（ｂ）に示すように膜厚0.5μ
ｍのPSG膜４、更にこの上に膜厚0.5μｍのプラズマ窒化
珪素膜５を順次堆積してパッシベーション膜を形成す
る。この後、図には示さないが、ワイヤーボンド用のパ
ッド部分を開孔した後第１図（ｃ）に示すようにプラズ
マ窒化珪素膜５のアニール処理をN2／H2混合ガス雰囲気
下で380℃の温度で実施してMOS型半導体装置が完成す
る。
所定のLOCOS酸化膜、ゲート酸化膜、ポリシリコンゲー
ト、ソース、ドレイン拡散層等によりMOS型トランジス
タの形成を行なった後、これらを覆うPSG膜２から成る
層間絶縁膜を形成し、次いで、Al配線３を形成する。こ
の後、N2／H2混合ガス雰囲気下で420℃,30分のAlシンタ
ーを施す。次に、第１図（ｂ）に示すように膜厚0.5μ
ｍのPSG膜４、更にこの上に膜厚0.5μｍのプラズマ窒化
珪素膜５を順次堆積してパッシベーション膜を形成す
る。この後、図には示さないが、ワイヤーボンド用のパ
ッド部分を開孔した後第１図（ｃ）に示すようにプラズ
マ窒化珪素膜５のアニール処理をN2／H2混合ガス雰囲気
下で380℃の温度で実施してMOS型半導体装置が完成す
る。
本実施例では、Al熱処理温度よりも、最後のパッシベー
ション膜のアニール温度の方が低温であるため、最後の
アニール時にAl配線からのガス放出がなく、Al配線中の
ボイドやパッシベーション膜のピンホールは全く生じな
かった。また、パッド部分を開孔する時のエッチングダ
メッジの軽減およびプラズマ窒化珪素膜中の水素の低減
に関して、380℃のアニール処理でも実用上問題のない
ことを確認した。
ション膜のアニール温度の方が低温であるため、最後の
アニール時にAl配線からのガス放出がなく、Al配線中の
ボイドやパッシベーション膜のピンホールは全く生じな
かった。また、パッド部分を開孔する時のエッチングダ
メッジの軽減およびプラズマ窒化珪素膜中の水素の低減
に関して、380℃のアニール処理でも実用上問題のない
ことを確認した。
なお、本実施例ではAl熱処理温度が420℃，最後のパッ
シベーション膜のアニール温度が380℃であったが、そ
の他の実験で最後のアニール温度がAlシンター温度より
20〜100℃，低温であれば同様の効果のあることを確認
した。
シベーション膜のアニール温度が380℃であったが、そ
の他の実験で最後のアニール温度がAlシンター温度より
20〜100℃，低温であれば同様の効果のあることを確認
した。
また、パッシベーション膜がプラズマ窒化珪素膜のみか
ら成る場合も同様の結果であった。
ら成る場合も同様の結果であった。
発明の効果 以上説明したように、本発明によれば、Al配線中にボイ
ドが発生せず、また、パッシベーション膜のピンホール
が生じないため信頼性面で優れた半導体装置を得ること
ができる。
ドが発生せず、また、パッシベーション膜のピンホール
が生じないため信頼性面で優れた半導体装置を得ること
ができる。
第１図（ａ）〜（ｃ）は本発明の一実施例の製造工程を
示す断面図、第２図（ａ）〜（ｃ）は従来例の製造工程
を示す断面図である。 １……シリコン基板、2,4……PSG膜、３……Al配線、５
……プラズマ窒化珪素膜、６……ボイド、７……ピンホ
ール。
示す断面図、第２図（ａ）〜（ｃ）は従来例の製造工程
を示す断面図である。 １……シリコン基板、2,4……PSG膜、３……Al配線、５
……プラズマ窒化珪素膜、６……ボイド、７……ピンホ
ール。
Claims (2)
- 【請求項１】半導体基板上に直接又は絶縁層を介して導
電層を形成する工程と、前記導電層に熱処理を施す工程
と、前記導電層上にパッシベーション膜を形成する工程
と、前記熱処理の温度より低温で前記パッシベーション
膜をアニールすることを特徴とする半導体装置の製造方
法。 - 【請求項２】パッシベーション膜のアニール温度と導電
層の熱処理温度との温度差が20℃から100℃迄の範囲に
含まれる特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293870A JPH0740587B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293870A JPH0740587B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154646A JPS62154646A (ja) | 1987-07-09 |
| JPH0740587B2 true JPH0740587B2 (ja) | 1995-05-01 |
Family
ID=17800217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293870A Expired - Lifetime JPH0740587B2 (ja) | 1985-12-26 | 1985-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740587B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206120A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | アルミニウム系配線 |
| JP2778414B2 (ja) * | 1993-05-19 | 1998-07-23 | 株式会社デンソー | 装置保護膜の製造方法 |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| ATE414326T1 (de) * | 1999-08-17 | 2008-11-15 | Applied Materials Inc | Methode und apparat zur verbesserung der eigenschaften eines niedrig-k si-o-c filmes |
| KR100567531B1 (ko) * | 2004-11-24 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148482A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Semiconductor device |
| JPS58218127A (ja) * | 1982-06-11 | 1983-12-19 | Hitachi Chem Co Ltd | 半導体装置の保護被膜材料用組成物 |
| JPS59168643A (ja) * | 1983-03-15 | 1984-09-22 | Fuji Electric Corp Res & Dev Ltd | 酸化膜の緻密化処理法 |
| JPS59107521A (ja) * | 1983-12-05 | 1984-06-21 | Nitto Electric Ind Co Ltd | 半導体素子の保護膜形成方法 |
-
1985
- 1985-12-26 JP JP60293870A patent/JPH0740587B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154646A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JPH10335657A (ja) | 半導体装置の製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPS61156731A (ja) | 半導体装置の製造方法 | |
| JPH10209299A (ja) | 半導体装置およびその製造方法 | |
| JPS63174348A (ja) | 積層構造半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPH0669039B2 (ja) | 半導体装置の製造方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH02111034A (ja) | 半導体装置の製造方法 | |
| JPS62154644A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JP3128153B2 (ja) | 半導体装置の製造方法 | |
| JPH01136352A (ja) | 半導体装置の配線形成方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH04321228A (ja) | 半導体装置の製造方法 | |
| JPH02244716A (ja) | 半導体装置の製造方法 | |
| JPH03108722A (ja) | 半導体装置の製造方法 | |
| JPH03222414A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0846041A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63311742A (ja) | 半導体装置の製造方法 | |
| JPH01145834A (ja) | 金属電極配線の製造方法 | |
| JPH0822966A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |