JPH0822966A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0822966A JPH0822966A JP15360994A JP15360994A JPH0822966A JP H0822966 A JPH0822966 A JP H0822966A JP 15360994 A JP15360994 A JP 15360994A JP 15360994 A JP15360994 A JP 15360994A JP H0822966 A JPH0822966 A JP H0822966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- titanium
- main
- protection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の配線寿命を延命化させる。ま
た、半導体装置の配線部の形成にともなう微粒子の付着
を抑え、製品の歩留まりを向上させる。 【構成】 主配線層１２が配線保護層８によって下層か
ら隔離され、シリサイド層１０を介して配線保護層８と
拡散層２とが電気的に接続された半導体装置において、
配線保護層８の主配線層１２側の表層部を酸化してＴｉ
Ｗ酸化膜９を設け、主配線層１２と配線保護層８との間
に配線保護層８側から順にＴｉ層１１とＴｉ-Ａｌ合金
層１４とを設ける。半導体装置の配線形成方法におい
て、配線保護層８を堆積させた後アニールによりシリサ
イド層１０とＴｉＷ酸化膜９を形成し、Ｔｉ層１１と主
配線層１２と反射防止層１３を堆積した後これらの層を
食刻して所定の配線パターンを形成し、熱処理によりＴ
ｉ層１１と主配線層１２との界面にＴｉ-Ａｌ合金層１
４を形成する。
た、半導体装置の配線部の形成にともなう微粒子の付着
を抑え、製品の歩留まりを向上させる。 【構成】 主配線層１２が配線保護層８によって下層か
ら隔離され、シリサイド層１０を介して配線保護層８と
拡散層２とが電気的に接続された半導体装置において、
配線保護層８の主配線層１２側の表層部を酸化してＴｉ
Ｗ酸化膜９を設け、主配線層１２と配線保護層８との間
に配線保護層８側から順にＴｉ層１１とＴｉ-Ａｌ合金
層１４とを設ける。半導体装置の配線形成方法におい
て、配線保護層８を堆積させた後アニールによりシリサ
イド層１０とＴｉＷ酸化膜９を形成し、Ｔｉ層１１と主
配線層１２と反射防止層１３を堆積した後これらの層を
食刻して所定の配線パターンを形成し、熱処理によりＴ
ｉ層１１と主配線層１２との界面にＴｉ-Ａｌ合金層１
４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線構造
に関し、特に、配線保護層にチタンタングステンを用い
た配線構造に適用して有効な技術に関するものである。
に関し、特に、配線保護層にチタンタングステンを用い
た配線構造に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、半導体装置の配線には、アルミニ
ウム（以下、Ａｌと記す）若しくはＡｌ合金が用いられ
てきた。ところが、Ａｌを含むという材料上の特性のた
め、配線には、エレクトロマイグレーション（以下、Ｅ
Ｍと記す）やストレスマイグレーション（以下、ＳＭと
記す）によるボイド（原子の抜けによる空洞）やヒロッ
ク（結晶成長による隆起）が生じる。そして、このよう
なボイドやヒロックは、経時的に成長し、遂には配線短
絡または断線に至る。したがって、半導体装置の配線パ
ターンがある程度微細化した時点から、配線寿命の短縮
化が問題となってきた。現在では、この問題への対策と
して、素子層及び層間絶縁層等の下層とＡｌ又はＡｌ合
金の主配線層との間にチタンタングステン（以下、Ｔｉ
Ｗと記す）からなる配線保護層を主配線層に接触させて
設けることにより、ＥＭ耐性及びＳＭ耐性を向上させて
配線寿命の延命化を図ったものが広く知られている。
ウム（以下、Ａｌと記す）若しくはＡｌ合金が用いられ
てきた。ところが、Ａｌを含むという材料上の特性のた
め、配線には、エレクトロマイグレーション（以下、Ｅ
Ｍと記す）やストレスマイグレーション（以下、ＳＭと
記す）によるボイド（原子の抜けによる空洞）やヒロッ
ク（結晶成長による隆起）が生じる。そして、このよう
なボイドやヒロックは、経時的に成長し、遂には配線短
絡または断線に至る。したがって、半導体装置の配線パ
ターンがある程度微細化した時点から、配線寿命の短縮
化が問題となってきた。現在では、この問題への対策と
して、素子層及び層間絶縁層等の下層とＡｌ又はＡｌ合
金の主配線層との間にチタンタングステン（以下、Ｔｉ
Ｗと記す）からなる配線保護層を主配線層に接触させて
設けることにより、ＥＭ耐性及びＳＭ耐性を向上させて
配線寿命の延命化を図ったものが広く知られている。
【０００３】しかしながら、ＴｉＷの配線保護層を有す
る半導体装置には、ＴｉＷの配線保護層とシリコン（以
下、Ｓｉと記す）基板上に形成された素子との接触抵抗
が大きくなるという問題があった。そこで、この問題点
を解決する手段の一つとして、例えば、特開平３−１０
１２３１号に記載されるように、ＴｉＷの配線保護層を
堆積した後にアニール処理を行うことにより、配線保護
層と素子との境界部近傍をシリサイド化してチタン及び
タングステンを含むシリサイド層を形成したものが知ら
れている。
る半導体装置には、ＴｉＷの配線保護層とシリコン（以
下、Ｓｉと記す）基板上に形成された素子との接触抵抗
が大きくなるという問題があった。そこで、この問題点
を解決する手段の一つとして、例えば、特開平３−１０
１２３１号に記載されるように、ＴｉＷの配線保護層を
堆積した後にアニール処理を行うことにより、配線保護
層と素子との境界部近傍をシリサイド化してチタン及び
タングステンを含むシリサイド層を形成したものが知ら
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。
【０００５】すなわち、アニール処理によってＴｉＷか
らなる配線保護層と素子との境界部にシリサイド層が形
成された半導体装置は、アニール処理によって配線保護
層の表層部のＴｉが酸化され、この酸化した表層部によ
って配線保護層中のＴｉまたはＷ原子が主配線層中のＡ
ｌ粒界へ拡散するのが妨げられるので、配線寿命が短縮
するという問題があった。
らなる配線保護層と素子との境界部にシリサイド層が形
成された半導体装置は、アニール処理によって配線保護
層の表層部のＴｉが酸化され、この酸化した表層部によ
って配線保護層中のＴｉまたはＷ原子が主配線層中のＡ
ｌ粒界へ拡散するのが妨げられるので、配線寿命が短縮
するという問題があった。
【０００６】また、この問題点を解決する手段として、
前記主配線層を堆積させる前にＴｉＷ層を再度堆積させ
たものが提案されているが、この場合には、ＴｉＷの堆
積回数が増える分だけ配線形成時の微粒子の発生が増え
るので、微粒子の付着による製品の歩留まりが低下する
という問題があった。
前記主配線層を堆積させる前にＴｉＷ層を再度堆積させ
たものが提案されているが、この場合には、ＴｉＷの堆
積回数が増える分だけ配線形成時の微粒子の発生が増え
るので、微粒子の付着による製品の歩留まりが低下する
という問題があった。
【０００７】本発明の目的は、半導体装置の配線寿命を
延命化させることが可能な技術を提供することにある。
延命化させることが可能な技術を提供することにある。
【０００８】本発明の他の目的は、半導体装置の配線部
の形成にともなう微粒子の付着を抑え製品の歩留まりを
向上させることが可能な技術を提供することにある。
の形成にともなう微粒子の付着を抑え製品の歩留まりを
向上させることが可能な技術を提供することにある。
【０００９】本発明の前記並びにその他の目的及び新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１１】アルミニウムまたはアルミニウム合金から
なる主配線層がチタンタングステンからなる配線保護層
によって下層から隔離され、かつ、チタン及びタングス
テンの少なくとも一方を含むシリサイド層を介して前記
配線保護層と下層に位置する素子とが電気的に接続され
た配線構造を有する半導体装置において、前記配線保護
層の前記主配線側の表層部は酸化されており、前記主配
線層と前記配線保護層との間に該配線保護層側から順に
チタン層と少なくともチタンとアルミニウムとの合金を
含む層とを設けたものである。
なる主配線層がチタンタングステンからなる配線保護層
によって下層から隔離され、かつ、チタン及びタングス
テンの少なくとも一方を含むシリサイド層を介して前記
配線保護層と下層に位置する素子とが電気的に接続され
た配線構造を有する半導体装置において、前記配線保護
層の前記主配線側の表層部は酸化されており、前記主配
線層と前記配線保護層との間に該配線保護層側から順に
チタン層と少なくともチタンとアルミニウムとの合金を
含む層とを設けたものである。
【００１２】半導体基板の主面に複数の素子を形成する
工程と、該素子形成面上に層間絶縁膜を形成し前記素子
を前記主面側の表面に露出させる工程と、前記層間絶縁
膜及び前記素子露出面にチタンタングステンからなる配
線保護層を堆積させる工程と、アニール処理を行って前
記配線保護層と前記素子との境界部近傍をシリサイド化
してチタン及びタングステンの少なくとも一方を含むシ
リサイド層を形成するとともに前記配線保護層の表層部
を酸化する工程と、前記配線保護層の上に順次チタン層
とアルミニウムまたはアルミニウム合金からなる主配線
層を堆積させる工程と、前記配線保護層と前記チタン層
と前記主配線層とからなる配線部層の不要な部分を食刻
して所定の配線パターンを形成する工程と、熱処理を行
って前記チタン層と前記主配線層との界面に少なくとも
チタンとアルミニウムとの合金を含む層を形成する工程
とを有するものである。
工程と、該素子形成面上に層間絶縁膜を形成し前記素子
を前記主面側の表面に露出させる工程と、前記層間絶縁
膜及び前記素子露出面にチタンタングステンからなる配
線保護層を堆積させる工程と、アニール処理を行って前
記配線保護層と前記素子との境界部近傍をシリサイド化
してチタン及びタングステンの少なくとも一方を含むシ
リサイド層を形成するとともに前記配線保護層の表層部
を酸化する工程と、前記配線保護層の上に順次チタン層
とアルミニウムまたはアルミニウム合金からなる主配線
層を堆積させる工程と、前記配線保護層と前記チタン層
と前記主配線層とからなる配線部層の不要な部分を食刻
して所定の配線パターンを形成する工程と、熱処理を行
って前記チタン層と前記主配線層との界面に少なくとも
チタンとアルミニウムとの合金を含む層を形成する工程
とを有するものである。
【００１３】
【作用】前記手段によれば、チタン原子の一部が主配線
層中のＡｌ粒界に拡散してＥＭを妨げるので、配線寿命
を延命化させることができる。
層中のＡｌ粒界に拡散してＥＭを妨げるので、配線寿命
を延命化させることができる。
【００１４】また、チタンとアルミニウムとの合金を含
む層自体がＥＭを妨げるので、配線寿命を延命化させる
ことができる。
む層自体がＥＭを妨げるので、配線寿命を延命化させる
ことができる。
【００１５】また、チタン層を堆積させるときに発生す
る微粒子の量は従来のチタンタングステン層を堆積させ
た場合に発生していた微粒子の量よりも少ないので、微
粒子の付着が抑制されて従来よりも製品の歩留まりを向
上させることができる。
る微粒子の量は従来のチタンタングステン層を堆積させ
た場合に発生していた微粒子の量よりも少ないので、微
粒子の付着が抑制されて従来よりも製品の歩留まりを向
上させることができる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略するものとする。
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略するものとする。
【００１７】図１は本発明による一実施例の半導体装置
の配線構造を示す要部断面図であり、１はシリコン半導
体基板、２は拡散層、３はフィールド酸化膜、４はゲー
ト酸化膜、５は低圧ＣＶＤ-ＳｉＯ2層、６はＢＰＳＧ
（Ｂoron Ｐhosho ＳilicateＧrass）層、８はチタンタ
ングステン（ＴｉＷ）からなる配線保護層、９はチタン
タングステンの酸化物からなるＴｉＷ酸化膜、１０はチ
タン及びタングステンを含むシリサイド層、１１はチタ
ンからなるＴｉ層、１２はアルミニウムと銅とシリコン
との合金からなる主配線層、１３はＴｉＷもしくはＴｉ
ＮもしくはＳｉ等からなる反射防止層、１４はチタンと
アルミニウムとの合金からなるＴｉ-Ａｌ合金層であ
る。
の配線構造を示す要部断面図であり、１はシリコン半導
体基板、２は拡散層、３はフィールド酸化膜、４はゲー
ト酸化膜、５は低圧ＣＶＤ-ＳｉＯ2層、６はＢＰＳＧ
（Ｂoron Ｐhosho ＳilicateＧrass）層、８はチタンタ
ングステン（ＴｉＷ）からなる配線保護層、９はチタン
タングステンの酸化物からなるＴｉＷ酸化膜、１０はチ
タン及びタングステンを含むシリサイド層、１１はチタ
ンからなるＴｉ層、１２はアルミニウムと銅とシリコン
との合金からなる主配線層、１３はＴｉＷもしくはＴｉ
ＮもしくはＳｉ等からなる反射防止層、１４はチタンと
アルミニウムとの合金からなるＴｉ-Ａｌ合金層であ
る。
【００１８】本実施例の半導体装置は、シリコン半導体
基板１の主面には拡散層２及び図示しない層等からなる
多数の素子がフィールド酸化膜３によって互いに分離さ
れた状態で形成されていて、この素子形成面の上には低
圧ＣＶＤ-ＳｉＯ2層５及びＢＰＳＧ層６からなる層間絶
縁膜が形成されていて、さらに該層間絶縁膜の上には配
線部が前記素子と電気的に接続された状態で形成されて
いる。
基板１の主面には拡散層２及び図示しない層等からなる
多数の素子がフィールド酸化膜３によって互いに分離さ
れた状態で形成されていて、この素子形成面の上には低
圧ＣＶＤ-ＳｉＯ2層５及びＢＰＳＧ層６からなる層間絶
縁膜が形成されていて、さらに該層間絶縁膜の上には配
線部が前記素子と電気的に接続された状態で形成されて
いる。
【００１９】前記配線部は、配線保護層８、シリサイド
層１０、Ｔｉ層１１、主配線層１２、反射防止層１３、
Ｔｉ-Ａｌ合金層１４からなり、主配線層１２が配線保
護層８によって下層に位置する層間絶縁膜と素子及びフ
ィールド酸化膜３とから隔離され、かつ、シリサイド層
１０を介して配線保護層８と下層の拡散層２とが電気的
に接続された配線構造となっている。
層１０、Ｔｉ層１１、主配線層１２、反射防止層１３、
Ｔｉ-Ａｌ合金層１４からなり、主配線層１２が配線保
護層８によって下層に位置する層間絶縁膜と素子及びフ
ィールド酸化膜３とから隔離され、かつ、シリサイド層
１０を介して配線保護層８と下層の拡散層２とが電気的
に接続された配線構造となっている。
【００２０】本実施例の半導体装置の配線構造の特徴
は、配線保護層８の主配線層１２側の表層部が酸化され
てできたＴｉＷ酸化膜９が設けられている点と、主配線
層１２と配線保護層８との間に配線保護層８側から順に
Ｔｉ層１１とＴｉ-Ａｌ合金層１４とが設けられている
点にある。
は、配線保護層８の主配線層１２側の表層部が酸化され
てできたＴｉＷ酸化膜９が設けられている点と、主配線
層１２と配線保護層８との間に配線保護層８側から順に
Ｔｉ層１１とＴｉ-Ａｌ合金層１４とが設けられている
点にある。
【００２１】なお、シリサイド層１０は、拡散層２と配
線保護層８との接触抵抗を低減させるために設けられて
いるものである。また、反射防止層１３は、主配線層１
２の反射率を低減するとともにヒロックの発生を防止す
るために設けられている。
線保護層８との接触抵抗を低減させるために設けられて
いるものである。また、反射防止層１３は、主配線層１
２の反射率を低減するとともにヒロックの発生を防止す
るために設けられている。
【００２２】本実施例の半導体装置を構成する各層の層
厚さは、例えば、低圧ＣＶＤ-ＳｉＯ2層５は１５０ｎ
ｍ、ＢＰＳＧ層６は３００ｎｍ、配線保護層８は１５０
ｎｍ、ＴｉＷ酸化膜９は数ｎｍ以下、シリサイド層１０
は１０ｎｍ以下、Ｔｉ層１１は２０ｎｍ、主配線層１２
は４００ｎｍ、反射防止層１３は６０ｎｍである。
厚さは、例えば、低圧ＣＶＤ-ＳｉＯ2層５は１５０ｎ
ｍ、ＢＰＳＧ層６は３００ｎｍ、配線保護層８は１５０
ｎｍ、ＴｉＷ酸化膜９は数ｎｍ以下、シリサイド層１０
は１０ｎｍ以下、Ｔｉ層１１は２０ｎｍ、主配線層１２
は４００ｎｍ、反射防止層１３は６０ｎｍである。
【００２３】以下、本実施例の半導体装置の製造方法に
ついて説明する。
ついて説明する。
【００２４】図２及び図３は本実施例の半導体装置の製
造方法を説明するための図であり、配線を形成するまで
の各製造工程における要部を断面図で示したものであ
る。
造方法を説明するための図であり、配線を形成するまで
の各製造工程における要部を断面図で示したものであ
る。
【００２５】初めに、図２（ａ）に示すように、従来通
りの方法でシリコン半導体基板１の主面に拡散層２、ゲ
ート酸化膜４、フィールド酸化膜３等を順次形成して、
複数の素子をフィールド酸化膜３によって互いに素子分
離した状態に形成する。
りの方法でシリコン半導体基板１の主面に拡散層２、ゲ
ート酸化膜４、フィールド酸化膜３等を順次形成して、
複数の素子をフィールド酸化膜３によって互いに素子分
離した状態に形成する。
【００２６】次に、図２（ｂ）に示すように、素子形成
面にＬＰＣＶＤ（Ｌow ＰressuerＣhemical Ｖapor Ｄe
position）法により低圧ＣＶＤ-ＳｉＯ2層５を形成し、
その上に常圧ＣＶＤ法によりＢＰＳＧ層６を形成し熱処
理によりＢＰＳＧ層６を平坦化した後、ホトエッチング
によりコンタクトホール７を開孔して拡散層２等の素子
を前記主面側の表面に露出させる。
面にＬＰＣＶＤ（Ｌow ＰressuerＣhemical Ｖapor Ｄe
position）法により低圧ＣＶＤ-ＳｉＯ2層５を形成し、
その上に常圧ＣＶＤ法によりＢＰＳＧ層６を形成し熱処
理によりＢＰＳＧ層６を平坦化した後、ホトエッチング
によりコンタクトホール７を開孔して拡散層２等の素子
を前記主面側の表面に露出させる。
【００２７】次に、図２（ｃ）に示すように、前記素子
露出面及びＢＰＳＧ層６の上に配線保護層８を堆積させ
る。
露出面及びＢＰＳＧ層６の上に配線保護層８を堆積させ
る。
【００２８】次に、図３（ａ）に示すように、アニール
処理を行って配線保護層８と拡散層２等の前記素子との
境界部近傍をシリサイド化してシリサイド層１０を形成
する。この時、配線保護層８の表層部も酸化してＴｉＷ
酸化膜９が形成される。このときのアニール処理は、縦
型の拡散炉型のアニール装置を用い、Ｎ2雰囲気中、６
５０℃の温度で３０分間行う。
処理を行って配線保護層８と拡散層２等の前記素子との
境界部近傍をシリサイド化してシリサイド層１０を形成
する。この時、配線保護層８の表層部も酸化してＴｉＷ
酸化膜９が形成される。このときのアニール処理は、縦
型の拡散炉型のアニール装置を用い、Ｎ2雰囲気中、６
５０℃の温度で３０分間行う。
【００２９】次に、図３（ｂ）に示すように、配線保護
層８上に順次、Ｔｉ層１１、主配線層１２、反射防止層
１３を堆積させた後、配線保護層８、Ｔｉ層１１、主配
線層１２の不要な部分を食刻して所定の配線パターンを
形成する。このとき、Ｔｉ層１１と主配線層１２の堆積
は、同一スパッタ装置内で大気にさらすことなく連続的
に行う。
層８上に順次、Ｔｉ層１１、主配線層１２、反射防止層
１３を堆積させた後、配線保護層８、Ｔｉ層１１、主配
線層１２の不要な部分を食刻して所定の配線パターンを
形成する。このとき、Ｔｉ層１１と主配線層１２の堆積
は、同一スパッタ装置内で大気にさらすことなく連続的
に行う。
【００３０】次に、熱処理を行うことでＴｉ層１１と主
配線層１２との界面にＴｉ-Ａｌ合金層１４を形成し
て、配線部を完成させる。このときの熱処理は、例えば
４００〜４５０℃の温度で３０分間行うものである。以
後は、従来通りの組立て工程を経て半導体装置が完成す
る。
配線層１２との界面にＴｉ-Ａｌ合金層１４を形成し
て、配線部を完成させる。このときの熱処理は、例えば
４００〜４５０℃の温度で３０分間行うものである。以
後は、従来通りの組立て工程を経て半導体装置が完成す
る。
【００３１】以上の説明からわかるように、本実施例に
よれば、前記熱処理を経てＴｉ層１１のチタン原子の一
部が主配線層１２中のアルミニウム粒界に拡散し主配線
層１２におけるＥＭの発生を妨げるので、配線寿命を延
命化させることができる。
よれば、前記熱処理を経てＴｉ層１１のチタン原子の一
部が主配線層１２中のアルミニウム粒界に拡散し主配線
層１２におけるＥＭの発生を妨げるので、配線寿命を延
命化させることができる。
【００３２】また、Ｔｉ-Ａｌ合金層１４自体がＥＭを
妨げるので、配線寿命を延命化させることができる。
妨げるので、配線寿命を延命化させることができる。
【００３３】また、Ｔｉ層１１を堆積させるときに発生
する微粒子の量が従来のチタンタングステン層を堆積さ
せた場合に発生していた微粒子の量よりも少ないので、
微粒子の付着が抑制されて従来よりも製品の歩留まりを
向上させることができる。
する微粒子の量が従来のチタンタングステン層を堆積さ
せた場合に発生していた微粒子の量よりも少ないので、
微粒子の付着が抑制されて従来よりも製品の歩留まりを
向上させることができる。
【００３４】また、本実施例によれば、前記アニール処
理を行うときに配線保護層８の表層部にＴｉＷ酸化膜９
が形成される必要がないので、例えば先行技術として提
案されている酸化防止型のアニール装置のような特殊な
装置対策を必要としない。
理を行うときに配線保護層８の表層部にＴｉＷ酸化膜９
が形成される必要がないので、例えば先行技術として提
案されている酸化防止型のアニール装置のような特殊な
装置対策を必要としない。
【００３５】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において、種々変更可能
であることは言うまでもない。
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において、種々変更可能
であることは言うまでもない。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果について簡単に説明すれ
ば下記の通りである。
的なものによって得られる効果について簡単に説明すれ
ば下記の通りである。
【００３７】チタンタングステンを配線保護層に用いた
配線構造を有する半導体装置において、配線寿命を延命
化させることができる。
配線構造を有する半導体装置において、配線寿命を延命
化させることができる。
【００３８】チタンタングステンを配線保護層に用いた
半導体装置の配線を形成する技術において、微粒子の付
着を抑制して従来よりも製品の歩留まりを向上させるこ
とができる。
半導体装置の配線を形成する技術において、微粒子の付
着を抑制して従来よりも製品の歩留まりを向上させるこ
とができる。
【００３９】アニール処理によりチタンタングステンの
配線保護層と下層の素子との境界部近傍をシリサイド化
してシリサイド層を形成する際、配線保護層の表層部が
酸化されるのを防止する必要がなくなり、アニール装置
に酸化防止のための特殊な装置対策を施す必要がない。
配線保護層と下層の素子との境界部近傍をシリサイド化
してシリサイド層を形成する際、配線保護層の表層部が
酸化されるのを防止する必要がなくなり、アニール装置
に酸化防止のための特殊な装置対策を施す必要がない。
【図１】本発明による一実施例の半導体装置の配線構造
を示す要部断面図である。
を示す要部断面図である。
【図２】図１に示した半導体装置の配線部の形成方法を
示した要部断面図であり、（ａ）図は素子を形成した段
階における図、（ｂ）図は絶縁膜を形成し素子を表面に
露出させた段階における図、（ｃ）図は配線保護層を堆
積させた段階における図である。
示した要部断面図であり、（ａ）図は素子を形成した段
階における図、（ｂ）図は絶縁膜を形成し素子を表面に
露出させた段階における図、（ｃ）図は配線保護層を堆
積させた段階における図である。
【図３】図１に示した半導体装置の配線部の形成方法を
示す要部断面図であり、（ａ）図はアニール処理を行っ
てシリサイド層を形成した段階における図、（ｂ）図は
ホトエッチにより所定の配線パターンを形成した段階に
おける図である。
示す要部断面図であり、（ａ）図はアニール処理を行っ
てシリサイド層を形成した段階における図、（ｂ）図は
ホトエッチにより所定の配線パターンを形成した段階に
おける図である。
１…シリコン半導体基板、２…拡散層、３…フィールド
酸化膜、４…ゲート酸化膜、５…低圧ＣＶＤ-ＳｉＯ
2層、６…ＢＰＳＧ層、７…コンタクトホール、８…配
線保護層、９…ＴｉＷ酸化膜、１０…シリサイド層、１
１…Ｔｉ層、１２…主配線層、１３…反射防止層、１４
…Ｔｉ-Ａｌ合金層。
酸化膜、４…ゲート酸化膜、５…低圧ＣＶＤ-ＳｉＯ
2層、６…ＢＰＳＧ層、７…コンタクトホール、８…配
線保護層、９…ＴｉＷ酸化膜、１０…シリサイド層、１
１…Ｔｉ層、１２…主配線層、１３…反射防止層、１４
…Ｔｉ-Ａｌ合金層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西原 晋治 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴樹 正恭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 佐原 政司 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 石田 進一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 阿部 宏美 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 平澤 慶治 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 津金 秀明 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (2)
- 【請求項１】 アルミニウムまたはアルミニウム合金か
らなる主配線層がチタンタングステンからなる配線保護
層によって下層から隔離され、かつ、チタン及びタング
ステンの少なくとも一方を含むシリサイド層を介して前
記配線保護層と下層に位置する素子とが電気的に接続さ
れた配線構造を有する半導体装置において、前記配線保
護層の前記主配線側の表層部は酸化されており、前記主
配線層と前記配線保護層との間に該配線保護層側から順
にチタン層と少なくともチタンとアルミニウムとの合金
を含む層とを設けたことを特徴とする半導体装置。 - 【請求項２】 半導体基板の主面に複数の素子を形成す
る工程と、該素子形成面上に層間絶縁膜を形成し前記素
子を前記主面側の表面に露出させる工程と、前記層間絶
縁膜及び前記素子露出面にチタンタングステンからなる
配線保護層を堆積させる工程と、アニール処理を行って
前記配線保護層と前記素子との境界部近傍をシリサイド
化してチタン及びタングステンの少なくとも一方を含む
シリサイド層を形成するとともに前記配線保護層の表層
部を酸化する工程と、前記配線保護層の上に順次チタン
層とアルミニウムまたはアルミニウム合金からなる主配
線層を堆積させる工程と、前記配線保護層と前記チタン
層と前記主配線層とからなる配線部層の不要な部分を食
刻して所定の配線パターンを形成する工程と、熱処理を
行って前記チタン層と前記主配線層との界面に少なくと
もチタンとアルミニウムとの合金を含む層を形成する工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360994A JPH0822966A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360994A JPH0822966A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822966A true JPH0822966A (ja) | 1996-01-23 |
Family
ID=15566233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15360994A Withdrawn JPH0822966A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135212A (ja) * | 1996-10-30 | 1998-05-22 | Sgs Thomson Microelectron Inc | 多層メタリゼーション用低温アルミニウムリフロー |
-
1994
- 1994-07-05 JP JP15360994A patent/JPH0822966A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135212A (ja) * | 1996-10-30 | 1998-05-22 | Sgs Thomson Microelectron Inc | 多層メタリゼーション用低温アルミニウムリフロー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPS6364057B2 (ja) | ||
| EP0186296A2 (en) | Method of producing a contact on a semiconductor device | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH0143458B2 (ja) | ||
| JPH08274099A (ja) | 配線形成法 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH09306912A (ja) | 半導体素子の配線形成方法 | |
| JP3045850B2 (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH05243225A (ja) | 半導体装置及びその製造方法 | |
| JPH06163720A (ja) | 半導体装置とその製法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| KR0146627B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPS62190849A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |