JPH0744188B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH0744188B2 JPH0744188B2 JP1110435A JP11043589A JPH0744188B2 JP H0744188 B2 JPH0744188 B2 JP H0744188B2 JP 1110435 A JP1110435 A JP 1110435A JP 11043589 A JP11043589 A JP 11043589A JP H0744188 B2 JPH0744188 B2 JP H0744188B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- diffusion layer
- wiring portion
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 49
- 238000001514 detection method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
- H10D62/135—Non-interconnected multi-emitter structures
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マルチエミッタ構造を有するバイポーラトラ
ンジスタの改良に関する。
ンジスタの改良に関する。
（従来の技術） 従来、この種のトランジスタは、ベース拡散層上に多数
個のエミッタ拡散層を設け、これら各エミッタ拡散層に
エミッタ電極を配設して形成されており、等価的に多数
個のトランジスタを並列に接続した構造となっている。
このような構造とすることにより、各エミッタ拡散層の
面内に均一なベース電流を供給することができるように
なるので、全体としてエミッタの有効面積を幾何学的面
積に近付けることができ、トランジスタとしての最大動
作電流が大きくとれるようになるものである。
個のエミッタ拡散層を設け、これら各エミッタ拡散層に
エミッタ電極を配設して形成されており、等価的に多数
個のトランジスタを並列に接続した構造となっている。
このような構造とすることにより、各エミッタ拡散層の
面内に均一なベース電流を供給することができるように
なるので、全体としてエミッタの有効面積を幾何学的面
積に近付けることができ、トランジスタとしての最大動
作電流が大きくとれるようになるものである。
（発明が解決しようとする課題） しかしながら、このような従来構成のトランジスタにお
いては、ベース電流が大きくなると、ベース電極膜を介
して流れる間にその抵抗分により電圧降下が生じ、ベー
ス電流供給源の近くに位置するエミッタ拡散層と離れて
位置するエミッタ拡散層との間ではベース電流の大きさ
が均一に保持できなくなってしまうという状況下にあっ
た。即ち、このようにベース電流に不均衡が生ずると、
トランジスタの最大動作電流は、多数個のエミッタ拡散
層の内でベース電流が大きいもの、つまりエミッタ電流
が大きいものによって決まる大きさに制限され、各エミ
ッタ拡散層の最大動作電流の総和より小さな値となって
しまうという不具合があった。
いては、ベース電流が大きくなると、ベース電極膜を介
して流れる間にその抵抗分により電圧降下が生じ、ベー
ス電流供給源の近くに位置するエミッタ拡散層と離れて
位置するエミッタ拡散層との間ではベース電流の大きさ
が均一に保持できなくなってしまうという状況下にあっ
た。即ち、このようにベース電流に不均衡が生ずると、
トランジスタの最大動作電流は、多数個のエミッタ拡散
層の内でベース電流が大きいもの、つまりエミッタ電流
が大きいものによって決まる大きさに制限され、各エミ
ッタ拡散層の最大動作電流の総和より小さな値となって
しまうという不具合があった。
また、上述の事情により、例えば多数個のエミッタ拡散
層の内の特定のものを全エミッタ電流の検出用トランジ
スタとして用いるような場合には、大電流が流れる場合
に検出用トランジスタによる検出電流と全エミッタ電流
との間の比例関係が崩れてしまい、第４図（ｂ）に示す
ように、正確な全エミッタ電流の検出が行えないという
不具合があった。
層の内の特定のものを全エミッタ電流の検出用トランジ
スタとして用いるような場合には、大電流が流れる場合
に検出用トランジスタによる検出電流と全エミッタ電流
との間の比例関係が崩れてしまい、第４図（ｂ）に示す
ように、正確な全エミッタ電流の検出が行えないという
不具合があった。
本発明は、上記事情に鑑みてなされたものであり、その
目的は、多数個のエミッタ拡散層の夫々に均一なベース
電流を供給することができ、これにより、各エミッタ拡
散層の均一に動作させ、最大動作電流を大きくすること
ができるようにしたマルチエミッタ構造のバイポーラト
ランジスタを提供するにある。
目的は、多数個のエミッタ拡散層の夫々に均一なベース
電流を供給することができ、これにより、各エミッタ拡
散層の均一に動作させ、最大動作電流を大きくすること
ができるようにしたマルチエミッタ構造のバイポーラト
ランジスタを提供するにある。
［発明の構成］ （課題を解決するための手段） 本発明は、マルチエミッタ構造のバイポーラトランジス
タを対象とし、基板上に形成されたベース拡散層と、こ
のベース拡散層上に二次元配置状態で形成された多数個
のエミッタ拡散層と、前記ベース拡散層に前記多数個の
エミッタ拡散層部分をエミッタ拡散層のひとつ以上を組
とする各組を囲むようにメッシュ状に形成された枝配線
部及びこの枝配線部に結合された主配線部より構成され
たベース電極膜と、前記各エミッタ拡散層に形成された
多数個のエミッタ電極膜とを設けて構成し、前記ベース
電極膜の主配線部を、その抵抗値を決定する断面積が枝
配線部のそれよりも大に形成したところに特徴を有す
る。
タを対象とし、基板上に形成されたベース拡散層と、こ
のベース拡散層上に二次元配置状態で形成された多数個
のエミッタ拡散層と、前記ベース拡散層に前記多数個の
エミッタ拡散層部分をエミッタ拡散層のひとつ以上を組
とする各組を囲むようにメッシュ状に形成された枝配線
部及びこの枝配線部に結合された主配線部より構成され
たベース電極膜と、前記各エミッタ拡散層に形成された
多数個のエミッタ電極膜とを設けて構成し、前記ベース
電極膜の主配線部を、その抵抗値を決定する断面積が枝
配線部のそれよりも大に形成したところに特徴を有す
る。
（作用） 本発明のバイポーラトランジスタによれば、ベース電流
はベース電極膜の主配線部から枝配線部を介してベース
拡散層に供給されるようになる。このとき、主配線部
は、その抵抗値を決定する断面積は枝配線部のそれより
も大きいので、ベース電流が流れることによる電圧降下
分が低減され、略全面に渡って均一なベース電流を供給
することができる。これにより、各エミッタ拡散層には
略均一のエミッタ電流が流れるようになり、従って、多
数個のエミッタ拡散層がばらつくことなく動作され、全
体として最大動作電流が大きくなる。また、個々のエミ
ッタ拡散層を流れるエミッタ電流が均一になることによ
り、全エミッタ電流はエミッタ拡散層の個数に比例した
大きさとして得られる。
はベース電極膜の主配線部から枝配線部を介してベース
拡散層に供給されるようになる。このとき、主配線部
は、その抵抗値を決定する断面積は枝配線部のそれより
も大きいので、ベース電流が流れることによる電圧降下
分が低減され、略全面に渡って均一なベース電流を供給
することができる。これにより、各エミッタ拡散層には
略均一のエミッタ電流が流れるようになり、従って、多
数個のエミッタ拡散層がばらつくことなく動作され、全
体として最大動作電流が大きくなる。また、個々のエミ
ッタ拡散層を流れるエミッタ電流が均一になることによ
り、全エミッタ電流はエミッタ拡散層の個数に比例した
大きさとして得られる。
（実施例） 以下、本発明を動作電流検出端子付バイポーラトランジ
スタに適用した場合の一実施例について図面を参照しな
がら説明する。
スタに適用した場合の一実施例について図面を参照しな
がら説明する。
第１図には、マルチエミッタ構造のトランジスタを構成
するチップ１のモデル的断面構造が示されている。即
ち、２は例えばｎ形シリコン等よりなる基板で、これの
上部にはｎ形で基板２の不純物濃度よりも低濃度のエピ
タキシャル層３が形成されている。４はエピタキシャル
層３に形成された矩形状のベース拡散層である。５は多
数個のエミッタ拡散層で、これらは、第２図に示すよう
に夫々３個を一組として多数組に分割され、ベース拡散
層４に二次元配置状に形成されている。この場合、各エ
ミッタ拡散層５はトランジスタセルｐを構成するもの
で、これらのうち特定のトランジスタセルを後述するよ
うに電流検知用トランジスタｄとして用いるようになっ
ている。尚、これらベース拡散層４及び多数個のエミッ
タ拡散層５は、周知のプレーナ技術によりアクセプタ及
びドナーの不純物を熱拡散等により形成したもので、６
は拡散後にチップ１の表面に形成されたシリコン酸化被
膜である。このシリコン酸化被膜６にはベース及びエミ
ッタ電極用のコンタクトホール6a及び6bが開口形成され
ている。
するチップ１のモデル的断面構造が示されている。即
ち、２は例えばｎ形シリコン等よりなる基板で、これの
上部にはｎ形で基板２の不純物濃度よりも低濃度のエピ
タキシャル層３が形成されている。４はエピタキシャル
層３に形成された矩形状のベース拡散層である。５は多
数個のエミッタ拡散層で、これらは、第２図に示すよう
に夫々３個を一組として多数組に分割され、ベース拡散
層４に二次元配置状に形成されている。この場合、各エ
ミッタ拡散層５はトランジスタセルｐを構成するもの
で、これらのうち特定のトランジスタセルを後述するよ
うに電流検知用トランジスタｄとして用いるようになっ
ている。尚、これらベース拡散層４及び多数個のエミッ
タ拡散層５は、周知のプレーナ技術によりアクセプタ及
びドナーの不純物を熱拡散等により形成したもので、６
は拡散後にチップ１の表面に形成されたシリコン酸化被
膜である。このシリコン酸化被膜６にはベース及びエミ
ッタ電極用のコンタクトホール6a及び6bが開口形成され
ている。
さて、７はベース電極Ｂ（第３図参照）を形成するベー
ス電極膜で、これは、ベース拡散層４の上部にシリコン
酸化被膜６のコンタクトホール6aを介して被膜された枝
配線部7aとこの枝配線部7aを結合させる主配線部7bとか
らなる。このベース電極膜７において、枝配線部7aはベ
ース拡散層４上でエミッタ拡散層５の各組を囲むように
してメッシュ状に形成されており（第２図参照）、主配
線部7bはベース拡散層４の外側のシリコン酸化被膜６上
に枝配線部7aを包囲するように配置されると共に枝配線
部7a部分に向かって複数箇所で入り込むようにして形成
されている。そして、主配線部7bは、枝配線部7aよりも
厚肉，幅広つまり断面積が大に形成されており、ベース
電流による電圧降下分を無視し得る程度の小さな抵抗値
となっている。８はベース電極膜７の枝配線部7aを覆う
ように形成された層間絶縁膜で、上記したシリコン酸化
被膜６のエミッタ拡散層５の夫々に対応するコンタクト
ホール6b部分は開口されている。９はエミッタ電極Ｅ
（第３図参照）を形成するエミッタ電極膜で、層間絶縁
膜８の上部からその開口部分及びシリコン酸化被膜６の
コンタクトホール6bを介して各エミッタ拡散層５に被膜
されている。この場合、エミッタ電極膜９は電流検出用
トランジスタｄに対応するエミッタ拡散層5aには被膜さ
れておらず、そのエミッタ拡散層5aには図示しない検出
端子用電極が被膜され、電流検出端子Ｄが接続されるよ
うになっている（第３図参照）。尚、上述したベース電
極膜７及びエミッタ電極膜９は、夫々アルミニウム等の
導電性の大きい金属を真空蒸着法等の方法により被膜し
たものである。また、基板２の下面側にはコレクタ電極
Ｃ（第３図参照）を形成するコレクタ電極膜10が配設さ
れている。
ス電極膜で、これは、ベース拡散層４の上部にシリコン
酸化被膜６のコンタクトホール6aを介して被膜された枝
配線部7aとこの枝配線部7aを結合させる主配線部7bとか
らなる。このベース電極膜７において、枝配線部7aはベ
ース拡散層４上でエミッタ拡散層５の各組を囲むように
してメッシュ状に形成されており（第２図参照）、主配
線部7bはベース拡散層４の外側のシリコン酸化被膜６上
に枝配線部7aを包囲するように配置されると共に枝配線
部7a部分に向かって複数箇所で入り込むようにして形成
されている。そして、主配線部7bは、枝配線部7aよりも
厚肉，幅広つまり断面積が大に形成されており、ベース
電流による電圧降下分を無視し得る程度の小さな抵抗値
となっている。８はベース電極膜７の枝配線部7aを覆う
ように形成された層間絶縁膜で、上記したシリコン酸化
被膜６のエミッタ拡散層５の夫々に対応するコンタクト
ホール6b部分は開口されている。９はエミッタ電極Ｅ
（第３図参照）を形成するエミッタ電極膜で、層間絶縁
膜８の上部からその開口部分及びシリコン酸化被膜６の
コンタクトホール6bを介して各エミッタ拡散層５に被膜
されている。この場合、エミッタ電極膜９は電流検出用
トランジスタｄに対応するエミッタ拡散層5aには被膜さ
れておらず、そのエミッタ拡散層5aには図示しない検出
端子用電極が被膜され、電流検出端子Ｄが接続されるよ
うになっている（第３図参照）。尚、上述したベース電
極膜７及びエミッタ電極膜９は、夫々アルミニウム等の
導電性の大きい金属を真空蒸着法等の方法により被膜し
たものである。また、基板２の下面側にはコレクタ電極
Ｃ（第３図参照）を形成するコレクタ電極膜10が配設さ
れている。
第３図は上記構成のトランジスタの電気的構成を表わし
た等価回路図で、多数個のエミッタ拡散層５の夫々をエ
ミッタとしたトランジスタセルｐを並列に接続した状態
となっており、電流検出用トランジスタｄのみが別のエ
ミッタ端子を有し、これを電流検出端子Ｄとしている。
この場合、各トランジスタセルｐのベース端子間ｂは、
前記したようにベース電極膜７の枝配線部7a及び主配線
部7bにより接続されているので、無視し得る程度の小さ
な抵抗値となっている。
た等価回路図で、多数個のエミッタ拡散層５の夫々をエ
ミッタとしたトランジスタセルｐを並列に接続した状態
となっており、電流検出用トランジスタｄのみが別のエ
ミッタ端子を有し、これを電流検出端子Ｄとしている。
この場合、各トランジスタセルｐのベース端子間ｂは、
前記したようにベース電極膜７の枝配線部7a及び主配線
部7bにより接続されているので、無視し得る程度の小さ
な抵抗値となっている。
上述のように構成したので、ベース電流はベース電極膜
７の主配線部7bからメッシュ状の枝配線部7a,ベース拡
散層４を介して夫々のエミッタ拡散層５に流れ込むよう
になる。このとき、主配線部7bは電流方向に対する抵抗
値が小さいことにより各トランジスタセルｐへのベース
電流は略均一な大きさとなり、各トランジスタセルｐ間
のエミッタ電流のばらつきがなくなる。この結果、従来
と異なり、最大動作電流が大きくとれるようになる。ま
た、各トランジスタセルｐに流れるエミッタ電流が均一
になることにより、第４図（ａ）に示すように、電流検
出用トランジスタｄに流れるエミッタ電流と全エミッタ
電流との比例関係が保持されるようになるので、全エミ
ッタ電流を精度良く検出できる。
７の主配線部7bからメッシュ状の枝配線部7a,ベース拡
散層４を介して夫々のエミッタ拡散層５に流れ込むよう
になる。このとき、主配線部7bは電流方向に対する抵抗
値が小さいことにより各トランジスタセルｐへのベース
電流は略均一な大きさとなり、各トランジスタセルｐ間
のエミッタ電流のばらつきがなくなる。この結果、従来
と異なり、最大動作電流が大きくとれるようになる。ま
た、各トランジスタセルｐに流れるエミッタ電流が均一
になることにより、第４図（ａ）に示すように、電流検
出用トランジスタｄに流れるエミッタ電流と全エミッタ
電流との比例関係が保持されるようになるので、全エミ
ッタ電流を精度良く検出できる。
尚、上記実施例は本発明を電流検出用端子を有するバイ
ポーラトランジスタに適用した場合について述べたが、
これに限らず、マルチエミッタ構造のバイポーラトラン
ジスタ全般に適用し得るものである。
ポーラトランジスタに適用した場合について述べたが、
これに限らず、マルチエミッタ構造のバイポーラトラン
ジスタ全般に適用し得るものである。
［発明の効果］ 以上説明したように、本発明のバイポーラトランジスタ
によれば、ベース電極膜を、多数個のエミッタ拡散層部
分をエミッタ拡散層の一つ以上を組とする各組を囲むよ
うにメッシュ状に形成された枝配線部とこの枝配線部に
結合された主配線部より構成したので、ベース電極膜か
ら各エミッタ拡散層に流れ込むベース電流は主配線部で
電圧降下を起こすことなく均一となり、これにより、全
エミッタ電流を各エミッタ拡散層に均一に流すことがで
きると共に、最大動作電流を従来に比べて大きくとるこ
とができるようになるという優れた効果を奏するもので
ある。
によれば、ベース電極膜を、多数個のエミッタ拡散層部
分をエミッタ拡散層の一つ以上を組とする各組を囲むよ
うにメッシュ状に形成された枝配線部とこの枝配線部に
結合された主配線部より構成したので、ベース電極膜か
ら各エミッタ拡散層に流れ込むベース電流は主配線部で
電圧降下を起こすことなく均一となり、これにより、全
エミッタ電流を各エミッタ拡散層に均一に流すことがで
きると共に、最大動作電流を従来に比べて大きくとるこ
とができるようになるという優れた効果を奏するもので
ある。
図面は本発明の一実施例を示し、第１図はチップ要部の
モデル的断面図、第２図は第１図相当部分をエミッタ電
極膜及び層間絶縁膜を除いて示す斜視図、第３図は電気
的等価回路図、第４図は電流検出用トランジスタの検出
電流及び全体のエミッタ電流の相関を示す説明図であ
る。 図面中、１はチップ、２は基板、３はエピタキシャル
層、４はベース拡散層、５はエミッタ拡散層、７はベー
ス電極膜、7aは枝配線部、7bは主配線部、８は層間絶縁
膜、９はエミッタ電極膜である。
モデル的断面図、第２図は第１図相当部分をエミッタ電
極膜及び層間絶縁膜を除いて示す斜視図、第３図は電気
的等価回路図、第４図は電流検出用トランジスタの検出
電流及び全体のエミッタ電流の相関を示す説明図であ
る。 図面中、１はチップ、２は基板、３はエピタキシャル
層、４はベース拡散層、５はエミッタ拡散層、７はベー
ス電極膜、7aは枝配線部、7bは主配線部、８は層間絶縁
膜、９はエミッタ電極膜である。
Claims (1)
- 【請求項１】マルチエミッタ構造のバイポーラトランジ
スタにおいて、基板上に形成されたベース拡散層と、こ
のベース拡散層上に二次元配置状態で形成された多数個
のエミッタ拡散層と、前記ベース拡散層に前記多数個の
エミッタ拡散層部分をエミッタ拡散層のひとつ以上を組
とする各組を囲むようにメッシュ状に形成された枝配線
部及びこの枝配線部に結合された主配線部より構成され
たベース電極膜と、前記各エミッタ拡散層に形成された
多数個のエミッタ電極膜とを具備し、前記ベース電極膜
の主配線部は、その抵抗値を決定する断面積が枝配線部
のそれよりも大に形成されていることを特徴とするバイ
ポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110435A JPH0744188B2 (ja) | 1989-04-28 | 1989-04-28 | バイポーラトランジスタ |
| US07/708,844 US5084751A (en) | 1989-04-28 | 1991-05-30 | Bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1110435A JPH0744188B2 (ja) | 1989-04-28 | 1989-04-28 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288339A JPH02288339A (ja) | 1990-11-28 |
| JPH0744188B2 true JPH0744188B2 (ja) | 1995-05-15 |
Family
ID=14535657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1110435A Expired - Lifetime JPH0744188B2 (ja) | 1989-04-28 | 1989-04-28 | バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5084751A (ja) |
| JP (1) | JPH0744188B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444300A (en) * | 1991-08-09 | 1995-08-22 | Sharp Kabushiki Kaisha | Semiconductor apparatus with heat sink |
| RU2119696C1 (ru) * | 1995-08-31 | 1998-09-27 | Валерий Моисеевич Иоффе | Транзистор |
| RU2143157C1 (ru) * | 1995-11-15 | 1999-12-20 | Иоффе Валерий Моисеевич | Транзистор |
| JP2006332117A (ja) * | 2005-05-23 | 2006-12-07 | Sharp Corp | トランジスタ構造および電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461357A (en) * | 1967-09-15 | 1969-08-12 | Ibm | Multilevel terminal metallurgy for semiconductor devices |
| US3567506A (en) * | 1968-03-22 | 1971-03-02 | Hughes Aircraft Co | Method for providing a planar transistor with heat-dissipating top base and emitter contacts |
| US4161740A (en) * | 1977-11-07 | 1979-07-17 | Microwave Semiconductor Corp. | High frequency power transistor having reduced interconnection inductance and thermal resistance |
| JPS6229123A (ja) * | 1985-07-30 | 1987-02-07 | 昭和電工株式会社 | 固体電解コンデンサ |
-
1989
- 1989-04-28 JP JP1110435A patent/JPH0744188B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-30 US US07/708,844 patent/US5084751A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5084751A (en) | 1992-01-28 |
| JPH02288339A (ja) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004495B1 (ko) | 반도체 장치 | |
| JPH0316268A (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| JPH0744188B2 (ja) | バイポーラトランジスタ | |
| CA1212781A (en) | Semiconductor power component and method of manufacturing | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JP2725773B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH0327534A (ja) | 接合型電界効果トランジスタ | |
| JP3995911B2 (ja) | 半導体磁気センサおよびその製造方法 | |
| JP2505280B2 (ja) | バイポ―ラトランジスタ | |
| JPS61129867A (ja) | 半導体装置 | |
| JP2719569B2 (ja) | 半導体装置 | |
| EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
| JP2825046B2 (ja) | 特性測定用素子 | |
| JPS5812343A (ja) | 半導体装置 | |
| JP2026042595A (ja) | 半導体装置および半導体モジュール | |
| JPH01246872A (ja) | マルチセル型トランジスタ | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPH0541533A (ja) | 半導体装置 | |
| JPS6128224B2 (ja) | ||
| JPH08213345A (ja) | 半導体装置及びその製造方法 | |
| JPH0883918A (ja) | 半導体装置 | |
| JPS61129868A (ja) | 半導体装置 | |
| JPH04122030A (ja) | 半導体装置 | |
| JPH04245483A (ja) | 半導体装置 |