JPH0744234B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH0744234B2 JPH0744234B2 JP62247357A JP24735787A JPH0744234B2 JP H0744234 B2 JPH0744234 B2 JP H0744234B2 JP 62247357 A JP62247357 A JP 62247357A JP 24735787 A JP24735787 A JP 24735787A JP H0744234 B2 JPH0744234 B2 JP H0744234B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor chip
- package
- ceramic plate
- package base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体チップ用パッケージに関し、より詳し
くは、固体撮像素子などのように正確な位置決めをして
取り付けられるべき半導体チップのための半導体チップ
用パッケージに関する。
くは、固体撮像素子などのように正確な位置決めをして
取り付けられるべき半導体チップのための半導体チップ
用パッケージに関する。
（従来の技術） 第３図（ａ），（ｂ）に従来の固体撮像装置を示す。こ
の装置は、同図（ａ）に示すように、大きくわけて３枚
のセラミック板2,3,4が積層されて階段状のキャビティ
５を有するパッケージベース１が形成されている。それ
らのセラミック板2,3,4としてはそれぞれ穴2a,3a,4aを
備え、それらの穴2a〜4aによってベースガイド穴11が形
成されているものが用いられる。さらに、下層のセラミ
ック板２としては、その上面にアース等を行うためのメ
タライズ層６が全面に形成されたものを用いている。こ
のメタライズ層は固体撮像素子などの半導体チップ７が
マウントされるためのものである。又、中間層のセラミ
ック板３としては、その上面にスクリーン印刷などによ
ってボンディング用メタライズ８及び位置合わせマーク
12が形成されたものを用いる。同図（ｃ）に位置合わせ
マーク12の詳細を示す。そしてこのようなセラミック板
２〜４が積層され、半導体チップ７がマウントされた
後、各メタライズ８と半導体チップ７の同図（ｂ）に示
すパッド９とがボンディングワイヤ10によって接続され
る。上記半導体チップ７はメタライズ８上に形成された
位置合わせマーク12によってパッケージベース１に対し
て位置決めされる。
の装置は、同図（ａ）に示すように、大きくわけて３枚
のセラミック板2,3,4が積層されて階段状のキャビティ
５を有するパッケージベース１が形成されている。それ
らのセラミック板2,3,4としてはそれぞれ穴2a,3a,4aを
備え、それらの穴2a〜4aによってベースガイド穴11が形
成されているものが用いられる。さらに、下層のセラミ
ック板２としては、その上面にアース等を行うためのメ
タライズ層６が全面に形成されたものを用いている。こ
のメタライズ層は固体撮像素子などの半導体チップ７が
マウントされるためのものである。又、中間層のセラミ
ック板３としては、その上面にスクリーン印刷などによ
ってボンディング用メタライズ８及び位置合わせマーク
12が形成されたものを用いる。同図（ｃ）に位置合わせ
マーク12の詳細を示す。そしてこのようなセラミック板
２〜４が積層され、半導体チップ７がマウントされた
後、各メタライズ８と半導体チップ７の同図（ｂ）に示
すパッド９とがボンディングワイヤ10によって接続され
る。上記半導体チップ７はメタライズ８上に形成された
位置合わせマーク12によってパッケージベース１に対し
て位置決めされる。
即ち、その位置決めは自動マウント機構により次のよう
にして行われる。先ず、位置合わせマーク12の複数、例
えば２個又は４個を、そのマーク12と周辺のメタライズ
８のコントラストにより自動形状認識する。それらのマ
ーク12の各点の座標を自動的に計算し、パッケージベー
ス１におけるチップマウントのための中心点を決める。
他方、チップ７の形状からその中心点を決める。両者の
中心点同士が重なるようにチップ７をパッケージベース
１上にマウントする。
にして行われる。先ず、位置合わせマーク12の複数、例
えば２個又は４個を、そのマーク12と周辺のメタライズ
８のコントラストにより自動形状認識する。それらのマ
ーク12の各点の座標を自動的に計算し、パッケージベー
ス１におけるチップマウントのための中心点を決める。
他方、チップ７の形状からその中心点を決める。両者の
中心点同士が重なるようにチップ７をパッケージベース
１上にマウントする。
このような第３図に示す半導体装置としての例えば固体
撮像装置を外部機器としてのCCDカメラなどに組み込む
場合には、両者の位置決めを正確に行なう必要がある。
このため、パッケージベース１をベースガイド穴11によ
ってCCDカメラに対して位置決めしながら組み込むよう
にしている。
撮像装置を外部機器としてのCCDカメラなどに組み込む
場合には、両者の位置決めを正確に行なう必要がある。
このため、パッケージベース１をベースガイド穴11によ
ってCCDカメラに対して位置決めしながら組み込むよう
にしている。
（発明が解決しようとする問題点） 第３図に示す半導体装置を上記の如く例えばCCDカメラ
に組み込んでも、半導体チップが例えば±0.3mm程度も
位置ずれしていることが少なくない。それは、セラミッ
ク板３上にスクリーン印刷によって形成した位置合わせ
マーク12が印刷ずれによりずれを生じること、セラミッ
ク板２〜４の積層時に積層ずれが生じることという理由
による。
に組み込んでも、半導体チップが例えば±0.3mm程度も
位置ずれしていることが少なくない。それは、セラミッ
ク板３上にスクリーン印刷によって形成した位置合わせ
マーク12が印刷ずれによりずれを生じること、セラミッ
ク板２〜４の積層時に積層ずれが生じることという理由
による。
本発明の目的は、半導体チップを位置ずれすることなく
外部機器に取り付けることのできる半導体チップ用パッ
ケージを提供することにある。
外部機器に取り付けることのできる半導体チップ用パッ
ケージを提供することにある。
（問題点を解決するための手段） 本発明の半導体装置用パッケージは、 半導体チップをマウントするためのパッケージベース
を、複数のセラミック板の積層により形成した半導体装
置用パッケージにおいて、 前記複数のセラミック板のうちの１つとしての、前記半
導体チップがマウントされる特定セラミック板に、半導
体チップ位置決め用の第１の孔と、前記パッケージベー
スを外部機器に対して位置決めするための第２の孔とが
形成されており、 前記特定セラミック板の表面における少なくとも前記半
導体チップがマウントされる部分及びその近傍部分が、
前記第１の孔が穿設される部分を除いて、メタライズさ
れているものとして構成される。
を、複数のセラミック板の積層により形成した半導体装
置用パッケージにおいて、 前記複数のセラミック板のうちの１つとしての、前記半
導体チップがマウントされる特定セラミック板に、半導
体チップ位置決め用の第１の孔と、前記パッケージベー
スを外部機器に対して位置決めするための第２の孔とが
形成されており、 前記特定セラミック板の表面における少なくとも前記半
導体チップがマウントされる部分及びその近傍部分が、
前記第１の孔が穿設される部分を除いて、メタライズさ
れているものとして構成される。
（作 用） パッケージベースを形成する１つの特定セラミック板
が、半導体チップ位置決め用の第１の孔と、パッケージ
ベースを外部機器に対して位置決めするための第２の孔
とを備えている。よって、複数のセラミック板を積層し
てパッケージベースを形成しても、そのパッケージベー
スにおいて、半導体チップ位置決め用の第１の孔とパッ
ケージベースを外部機器に対して位置決めするための第
２の孔とが、前記積層によって、相対的に位置ずれする
ことはない。よって、パッケージベースに半導体チップ
を半導体チップ位置決め用の第１の孔を基準としてマウ
ントし、次いでパッケージベースを外部機器に対して位
置決めするための第２の孔を基準としてパッケージベー
スを外部機器に位置決めして取り付ければ、半導体マウ
ントは外部機器に対して高精度に位置決めされる。しか
も、特定セラミック板の表面のうちの第２の孔の部分を
除いた部分がメタライズされているので、メタライズ部
分と第２の孔とのコントラストが強まり、第２の孔の位
置は高精度に認識される。さらに、半導体チップは特定
のセラミック板の表面のメタライズ上に取り付けられる
ため、半導体チップの熱はメタライズによって効率的に
拡散されて、チップの冷却がそのメタライズによってよ
り効果的に行われる。また、半導体チップは特定セラミ
ック板自体に取り付けられる。従って、半導体チップが
裏面に端子を有し、その端子を特定セラミック板の表面
のパターニングしたメタライズに位置決めして取り付け
る場合にあっても、両者はずれることがないので、半導
体チップはメタライズに高精度に位置合わせした状態に
取り付けられる。
が、半導体チップ位置決め用の第１の孔と、パッケージ
ベースを外部機器に対して位置決めするための第２の孔
とを備えている。よって、複数のセラミック板を積層し
てパッケージベースを形成しても、そのパッケージベー
スにおいて、半導体チップ位置決め用の第１の孔とパッ
ケージベースを外部機器に対して位置決めするための第
２の孔とが、前記積層によって、相対的に位置ずれする
ことはない。よって、パッケージベースに半導体チップ
を半導体チップ位置決め用の第１の孔を基準としてマウ
ントし、次いでパッケージベースを外部機器に対して位
置決めするための第２の孔を基準としてパッケージベー
スを外部機器に位置決めして取り付ければ、半導体マウ
ントは外部機器に対して高精度に位置決めされる。しか
も、特定セラミック板の表面のうちの第２の孔の部分を
除いた部分がメタライズされているので、メタライズ部
分と第２の孔とのコントラストが強まり、第２の孔の位
置は高精度に認識される。さらに、半導体チップは特定
のセラミック板の表面のメタライズ上に取り付けられる
ため、半導体チップの熱はメタライズによって効率的に
拡散されて、チップの冷却がそのメタライズによってよ
り効果的に行われる。また、半導体チップは特定セラミ
ック板自体に取り付けられる。従って、半導体チップが
裏面に端子を有し、その端子を特定セラミック板の表面
のパターニングしたメタライズに位置決めして取り付け
る場合にあっても、両者はずれることがないので、半導
体チップはメタライズに高精度に位置合わせした状態に
取り付けられる。
（実施例） 以下、本発明の実施例を添付図面を参照して具体的に説
明する。
明する。
第１図（ａ），（ｂ），（ｃ）は上記実施例のパッケー
ジの断面図、平面図および一部拡大断面図である。同図
（ａ）からわかるように、上記パッケージはセラミック
板20,21,22,23が積層されてパッケージベース24が形成
されている。そして、その積層前におけるそれらのセラ
ミック板20〜23はそれぞれ以下のように構成されてい
る。即ち、セラミック板20には、両端にパッケージガイ
ド用の孔20a,20bが金型での打ち抜きにより形成されて
いる。セラミック板21には、、同一の金型での打ち抜き
によりパッケージガイド用の孔21a,21aとチップガイド
用の孔21b,21bが形成されている。そして、そのセラミ
ック板21上にメタライズ25を施している。これにより、
特に同図（ｃ）に示すように、孔21b上に、孔21bによる
自己整合によりメタライズの存在しない部分としての位
置合わせマーク25aが形成されている。上記セラミック
板22は打ち抜かれたパッケージガイド用の孔22a,22aと
キャビティ用の孔22bとを備える。そのセラミック板22
の上面にボンディング用メタライズ27,27,…が形成され
ている。上記セラミック板23は、上記セラミック板22と
同様に、打ち抜かれた孔23a,23aと孔23bを備える。この
ように構成されたセラミック板20〜23が積層され、パッ
ケージベース24が構成される。
ジの断面図、平面図および一部拡大断面図である。同図
（ａ）からわかるように、上記パッケージはセラミック
板20,21,22,23が積層されてパッケージベース24が形成
されている。そして、その積層前におけるそれらのセラ
ミック板20〜23はそれぞれ以下のように構成されてい
る。即ち、セラミック板20には、両端にパッケージガイ
ド用の孔20a,20bが金型での打ち抜きにより形成されて
いる。セラミック板21には、、同一の金型での打ち抜き
によりパッケージガイド用の孔21a,21aとチップガイド
用の孔21b,21bが形成されている。そして、そのセラミ
ック板21上にメタライズ25を施している。これにより、
特に同図（ｃ）に示すように、孔21b上に、孔21bによる
自己整合によりメタライズの存在しない部分としての位
置合わせマーク25aが形成されている。上記セラミック
板22は打ち抜かれたパッケージガイド用の孔22a,22aと
キャビティ用の孔22bとを備える。そのセラミック板22
の上面にボンディング用メタライズ27,27,…が形成され
ている。上記セラミック板23は、上記セラミック板22と
同様に、打ち抜かれた孔23a,23aと孔23bを備える。この
ように構成されたセラミック板20〜23が積層され、パッ
ケージベース24が構成される。
上記パッケージベース24のセラミック板21上に半導体チ
ップ26が位置合わせしながらマウントされる。その位置
合わせは、マウントすべきセラミック板21に形成された
位置合わせマーク25a,25a,……を基準にして行われる。
その後、半導体チップ26上のパッド28とセラミック板22
上のメタライズ27との間がワイヤ29でボンディングされ
る。
ップ26が位置合わせしながらマウントされる。その位置
合わせは、マウントすべきセラミック板21に形成された
位置合わせマーク25a,25a,……を基準にして行われる。
その後、半導体チップ26上のパッド28とセラミック板22
上のメタライズ27との間がワイヤ29でボンディングされ
る。
このようにして構成される第１図に示す半導体装置は、
孔21a,21aを基準として位置合わせしながらCCDカメラ等
の外部機器に取り付けられる。それにより、半導体チッ
プ26はその外部機器に対して、例えば±0.05mmという高
精度に位置合わせした状態に取り付けられる。それは以
下の理由による。即ち、セラミック板21に形成された孔
21a,21bは同一の金型で同時に形成される。そのため、
孔21a,21b間にずれは生じない。また、孔21b上にメタラ
イズ25によって位置合わせマーク25aが形成されている
が、そのマーク25aの孔21bとは自己整合によって形成さ
れるため、互いにずれることはない。よって、位置合わ
せマーク25aを基準として半導体チップ26をマウント
し、次に孔21aを基準として位置合わせしながら第１図
に示す半導体装置を外部機器に取り付けた場合には、半
導体チップ26がその外部機器に対して高精度に位置合わ
せさせられる。
孔21a,21aを基準として位置合わせしながらCCDカメラ等
の外部機器に取り付けられる。それにより、半導体チッ
プ26はその外部機器に対して、例えば±0.05mmという高
精度に位置合わせした状態に取り付けられる。それは以
下の理由による。即ち、セラミック板21に形成された孔
21a,21bは同一の金型で同時に形成される。そのため、
孔21a,21b間にずれは生じない。また、孔21b上にメタラ
イズ25によって位置合わせマーク25aが形成されている
が、そのマーク25aの孔21bとは自己整合によって形成さ
れるため、互いにずれることはない。よって、位置合わ
せマーク25aを基準として半導体チップ26をマウント
し、次に孔21aを基準として位置合わせしながら第１図
に示す半導体装置を外部機器に取り付けた場合には、半
導体チップ26がその外部機器に対して高精度に位置合わ
せさせられる。
なお、上記各セラミック板20,22,23がそれぞれ両端に備
える孔20a,20a、22a,22a、23a,23aのうちの一端側の孔
を円形として他端側の孔を長円形とすることができる。
これにより、第１図に示す半導体装置の外部機器への取
り付け作業を容易に行うことができる。
える孔20a,20a、22a,22a、23a,23aのうちの一端側の孔
を円形として他端側の孔を長円形とすることができる。
これにより、第１図に示す半導体装置の外部機器への取
り付け作業を容易に行うことができる。
第２図（Ａ），（Ｂ）は、本発明のそれぞれ異なる実施
例を示すものである。同図（Ａ）のものは、セラミック
板23がパッケージガイド用の孔21aに通じる孔を備えな
い場合のものである。同図（Ｂ）のものは、セラミック
板20の下方に新たなセラミック板33を備え、そのセラミ
ック板33が上記孔21aに通じる孔を有しない場合のもの
である。その他、第２図（Ａ），（Ｂ）において、第１
図（ａ）〜（ｃ）と同等部分には同一の符号を付してい
る。
例を示すものである。同図（Ａ）のものは、セラミック
板23がパッケージガイド用の孔21aに通じる孔を備えな
い場合のものである。同図（Ｂ）のものは、セラミック
板20の下方に新たなセラミック板33を備え、そのセラミ
ック板33が上記孔21aに通じる孔を有しない場合のもの
である。その他、第２図（Ａ），（Ｂ）において、第１
図（ａ）〜（ｃ）と同等部分には同一の符号を付してい
る。
第３図に示した従来のパッケージにおいては、チップを
マウントするための位置合せマークと、パッケージを外
部機器に取り付けるためのパッケージガイド用の位置精
度は、セラミックの積層ずれとメタライズの印刷ずれに
より、±0.3mmと大きかった。しかしながら、上記実施
例によれば、チップの位置合せマークと、パッケージガ
イド用孔とを実質的に同一セラミック層に同一金型で打
ち抜くことにより形成するようにしたので、上記位置精
度を±0.05mmに向上することができた。
マウントするための位置合せマークと、パッケージを外
部機器に取り付けるためのパッケージガイド用の位置精
度は、セラミックの積層ずれとメタライズの印刷ずれに
より、±0.3mmと大きかった。しかしながら、上記実施
例によれば、チップの位置合せマークと、パッケージガ
イド用孔とを実質的に同一セラミック層に同一金型で打
ち抜くことにより形成するようにしたので、上記位置精
度を±0.05mmに向上することができた。
本発明によれば、パッケージベースを構成する複数のセ
ラミック板のうちの１つの特定セラミック板に、半導体
チップ位置決め用の第１の孔と、パッケージベースを外
部機器に対して位置決めするための第２の孔を形成する
ようにしたので、複数のセラミック板を積層してパッケ
ージベースを形成しても、第１の孔と第２の孔とが互い
にずれることはなく、よって第１の孔に基づいて半導体
チップをパッケージベースに取り付け、第２の孔に基づ
いてパッケージベースを外部機器に取り付ければ、半導
体チップの外部機器に対する位置決めは、高精度に且つ
適正に行われる。しかも、特定セラミック板の表面のう
ちの少なくとも第１の孔の近傍をメタライズするように
したので、第１の孔とメタライズとの高コントラストに
より、第１の孔の位置は高精度に認識される。さらに、
特定セラミック板の表面をメタライズし、そのメタライ
ズ上に半導体チップが取り付けられるようにしているの
で、もし半導体チップがメタライズ上に取り付けられた
場合には、半導体チップに生じる熱を効率良く拡散し
て、迅速に冷却することができる。また、半導体チップ
を特定セラミック板自体に取り付け可能としたので、半
導体チップの特定セラミック板への取り付け状態におい
て、半導体チップと特定セラミック板上のメタライズと
が、互いに位置ずれすることを防ぐことができる。従っ
て、例えば、半導体チップが裏面に端子を有し、メタラ
イズがその端子に合わせてパターニングされたものであ
るときにおいても、半導体チップの裏面の端子とメタラ
イズのパターンとが位置ずれするのを防ぐことができ
る。
ラミック板のうちの１つの特定セラミック板に、半導体
チップ位置決め用の第１の孔と、パッケージベースを外
部機器に対して位置決めするための第２の孔を形成する
ようにしたので、複数のセラミック板を積層してパッケ
ージベースを形成しても、第１の孔と第２の孔とが互い
にずれることはなく、よって第１の孔に基づいて半導体
チップをパッケージベースに取り付け、第２の孔に基づ
いてパッケージベースを外部機器に取り付ければ、半導
体チップの外部機器に対する位置決めは、高精度に且つ
適正に行われる。しかも、特定セラミック板の表面のう
ちの少なくとも第１の孔の近傍をメタライズするように
したので、第１の孔とメタライズとの高コントラストに
より、第１の孔の位置は高精度に認識される。さらに、
特定セラミック板の表面をメタライズし、そのメタライ
ズ上に半導体チップが取り付けられるようにしているの
で、もし半導体チップがメタライズ上に取り付けられた
場合には、半導体チップに生じる熱を効率良く拡散し
て、迅速に冷却することができる。また、半導体チップ
を特定セラミック板自体に取り付け可能としたので、半
導体チップの特定セラミック板への取り付け状態におい
て、半導体チップと特定セラミック板上のメタライズと
が、互いに位置ずれすることを防ぐことができる。従っ
て、例えば、半導体チップが裏面に端子を有し、メタラ
イズがその端子に合わせてパターニングされたものであ
るときにおいても、半導体チップの裏面の端子とメタラ
イズのパターンとが位置ずれするのを防ぐことができ
る。
第１図（ａ），（ｂ），（ｃ）は本発明の一実施例を示
し、（ａ）は（ｂ）のＡ−Ａ線断面図、（ｂ）はその平
面図および（ｃ）はそのチップ位置決め用の孔の拡大断
面図、第２図（ａ），（ｂ）は本発明のそれぞれ異なる
他の実施例の断面図、第３図（ａ），（ｂ），（ｃ）は
従来例の断面図、平面図および部分拡大断面図である。 20〜23……セラミック板、21a……パッケージガイド用
の孔、21b……チップガイド用の孔、24……パッケージ
ベース、26……半導体チップ。
し、（ａ）は（ｂ）のＡ−Ａ線断面図、（ｂ）はその平
面図および（ｃ）はそのチップ位置決め用の孔の拡大断
面図、第２図（ａ），（ｂ）は本発明のそれぞれ異なる
他の実施例の断面図、第３図（ａ），（ｂ），（ｃ）は
従来例の断面図、平面図および部分拡大断面図である。 20〜23……セラミック板、21a……パッケージガイド用
の孔、21b……チップガイド用の孔、24……パッケージ
ベース、26……半導体チップ。
Claims (1)
- 【請求項１】半導体チップをマウントするためのパッケ
ージベースを、複数のセラミック板の積層により形成し
た半導体装置用パッケージにおいて、 前記複数のセラミック板のうちの１つとしての、前記半
導体チップがマウントされる特定セラミック板に、半導
体チップ位置決め用の第１の孔と、前記パッケージベー
スを外部機器に対して位置決めするための第２の孔とが
形成されており、 前記特定セラミック板の表面における少なくとも前記半
導体チップがマウントされる部分及びその近傍部分が、
前記第１の孔が穿設される部分を除いて、メタライズさ
れている、 半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247357A JPH0744234B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247357A JPH0744234B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489545A JPS6489545A (en) | 1989-04-04 |
| JPH0744234B2 true JPH0744234B2 (ja) | 1995-05-15 |
Family
ID=17162215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247357A Expired - Fee Related JPH0744234B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744234B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022259391A1 (ja) * | 2021-06-08 | 2022-12-15 | オリンパスメディカルシステムズ株式会社 | 撮像ユニットおよび内視鏡 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038868B2 (ja) * | 1981-11-06 | 1985-09-03 | 富士通株式会社 | 半導体パツケ−ジ |
| JPS58140156A (ja) * | 1982-02-16 | 1983-08-19 | Canon Inc | 固体撮像装置 |
-
1987
- 1987-09-30 JP JP62247357A patent/JPH0744234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489545A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3853263B2 (ja) | 半導体装置 | |
| JPS6038868B2 (ja) | 半導体パツケ−ジ | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JP4946959B2 (ja) | 半導体装置の製造方法 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| JPH10321651A (ja) | 半導体装置 | |
| JPS62194Y2 (ja) | ||
| JPH02112280A (ja) | 固体撮像素子用パッケージ | |
| JPS6214690Y2 (ja) | ||
| JPH04302442A (ja) | 半導体装置 | |
| JPH01217950A (ja) | 固体撮像装置 | |
| JP4038070B2 (ja) | 固体撮像素子とその製造方法及び固定方法、及び撮像装置 | |
| JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
| JP3070145B2 (ja) | 半導体装置 | |
| JPS5847704Y2 (ja) | 半導体装置用容器 | |
| JPS62195Y2 (ja) | ||
| JPS6327856B2 (ja) | ||
| JPH0614584B2 (ja) | スクリーン印刷機 | |
| JPH0687472B2 (ja) | フィルムキャリアテープ | |
| JP2731292B2 (ja) | 搬送テープ及びその製造方法 | |
| JPH064582Y2 (ja) | フィルムキャリア | |
| JPS59117139A (ja) | 半導体装置 | |
| JPS6148781B2 (ja) | ||
| JP2519243B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |