JPH0744736B2

JPH0744736B2 - 数値制御装置の選択装置

Info

Publication number: JPH0744736B2
Application number: JP63138561A
Authority: JP
Inventors: 洋松井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-06-07
Filing date: 1988-06-07
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: JPH01309496A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は複数の数値制御装置のうちの１つを選択して
操作表示器に接続する数値制御装置の選択装置、特にデ
ジタル信号及びアナログ信号の２種類の信号路の選択開
閉を行う数値制御装置の選択装置に関するものである。

［従来の技術］第５図は従来の制御ユニット選択回路のブロック図であ
り、図において（１）は選択スイッチ、（２−１）、
（２−２）はチャタリング除去回路、（20−１）、（20
−２）はゲート回路、（50）は＃１制御ユニット、（6
0）は＃２制御ユニット、（100）は操作表示器である。

第５図の動作を説明する。選択スイッチ（１）は＃１制
御ユニット（50）又は＃２制御ユニット（60）のいずれ
かを選択して操作表示器（100）とデジタル信号の伝達
を行わせるための選択スイッチである。いま同図におい
ては選択スイッチ（１）から接地信号である選択制御信
号がチャタリング除去回路（２−１）を介してゲート回
路（20−１）に供給されている状態を示している。ゲー
ト回路（20−１）は駆動されると＃１制御ユニット（5
0）と操作表示器（100）の間のデジタル信号路を接続
し、デジタル信号の双方向伝送を可能とする。

第６図は数値制御装置における構成例を示す図であり、
各数値制御装置はそれぞれ自己の装置に用いる制御ユニ
ットを含んでいる。第６図において、（50）は＃１数値
制御装置に含まれる＃１制御ユニット、（70）はサーボ
アンプ、（80）はサーボモータ、（90−１）〜（90−
３）はユニット間ケーブル、（100）は操作表示器であ
る。＃１制御ユニット（50）はユニット間ケーブル（90
−１）、（90−２）により操作表示器（100）とサーボ
アンプ（70）に接続され、サーボアンプ（70）はさらに
ユニット間ケーブル（90−３）によりサーボモータ（8
0）と接続されている。また＃１制御ユニット（50）に
は、マイクロプロセッサ（以下CPUという）カード（5
1）、メモリカード（52）、マシンコントロールカード
（53）、ボードコントロールカード（54）等のカードが
内蔵されている。＃２数値制御装置に含まれる＃２制御
ユニット（60）も同様のカードにより構成されている。

［発明が解決しようとする課題］上記のような従来の数値制御装置の選択装置では、デジ
タル信号（一般には0V又は＋5VのTTLレベルのデジタル
信号が多い）のみを取扱い、回路開閉素子として半導体
ゲート素子を使用していた。従って複数の数値制御装置
のうちの１つを選択して操作表示器との間でデジタル信
号の伝送を行う場合は問題はないが、ビデオ信号等のア
ナログ信号の選択切換えができないという問題点があっ
た。例えば操作表示器にはCRT等の画像表示器が内蔵さ
れる場合が多く、複数の数値制御装置のうちの１つを選
択し、該選択された数値制御装置から伝送される画像情
報を美しく切換えたい場合に、同期信号とビデオ信号と
の切換タイミングが適切でなく、満足できないという問
題があった。

この発明はかる問題点を解決するためになされたもの
で、デジタル信号とアナログ信号の両方の信号の選択切
換を可能とし、さらに両方の信号の切換タイミングを改
善して、ビデオ信号の選択切換時にはCRTに表示される
画像を美しく切換えることが可能な数値制御装置の選択
装置を得ることを目的とする。

［課題を解決するための手段］この発明に係る数値制御装置の選択装置は、複数の数値
制御装置のうちの１つを選択して共通の操作表示器に接
続する数値制御装置の選択装置において、前記複数の数
値制御装置のうちの１つを選択する選択信号を発生する
選択部と、前記選択部から出力される選択信号を一定時
間遅延させて出力する遅延部であり、該遅延出力信号が
有効となる時刻の遅延時間よりも無効となる時刻の遅延
時間の方を短時間にした信号を第１の選択制御信号とし
て出力する第１の遅延部と、前記第１の遅延部から出力
される第１の選択制御信号をさらに一定時間遅延させて
その遅延信号を出力する第２の遅延部と、前記選択部か
ら出力される選択信号と前記第２の遅延部から出力され
る遅延信号との論理積を演算し、その演算結果を第２の
選択制御信号として出力する論理積部と、前記複数の数
値制御装置毎に該数値制御装置と前記共通の操作表示器
間のデジタル信号路に設けられ、前記第１の遅延部から
出力される第１の選択制御信号により選択駆動され、前
記デジタル信号路の開閉を行うデジタル信号開閉器と、
前記複数の数値制御装置毎に該数値制御装置と前記共通
の操作表示器間のアナログ信号路に設けられ、前記論理
積部から出力される第２の選択制御信号により選択駆動
され、前記アナログ信号路の開閉を行うアナログ信号開
閉器とを備えたものである。

［作用］この発明においては、複数の数値制御装置のうちの１つ
を選択して共通の操作表示器に接続する数値制御装置の
選択装置におて、選択部は前記複数の数値制御装置のう
ちの１つを選択する選択信号を発生し、第１の遅延部は
前記選択部から出力される選択信号を一定時間遅延させ
て出力する遅延部であり、該遅延出力信号が有効となる
時刻の遅延時間よりも無効となる時刻の遅延時間の方を
短時間にした信号を第１の選択制御信号として出力し、
該第１の選択信号により、選択された数値制御装置と共
通の操作表示器間のデジタル信号路の接続を行う。また
第１の選択制御信号を第２の遅延部を介して出力するさ
らに遅延した信号と前記選択部から出力される選択信号
との論理積信号を第２の選択制御信号として、選択され
た数値制御装置と共通の操作表示器間のアナログ信号路
の接続を行う。

次に接続回路の切離しを行う場合は、選択部から出力さ
れる非選択信号によってそれまで選択されていた数値制
御装置からのアナログ信号路を直ちに切離し、また非選
択信号を第１の遅延部を介して遅延した非選択信号によ
ってそれまで選択されていた数値制御装置からのデジタ
ル信号路を切離すように作用する。

［実施例］第１図はこの発明の選択制御信号発生回路の一実施例を
示すブロック図であり（１−１）は選択スイッチ、（２
−１）、（２−２）…（２−ｎ）はチャタリング除去回
路、（３−１）、（３−２）…（３−ｎ）は第１の遅延
回路、（４−１）、（４−２）…（４−ｎ）は第２の遅
延回路、（５−１）、（５−２）…（５−ｎ）はAND回
路、（11−１）、（11−２）、（12−１）、（12−２）
…（1n−１）、（1n−２）は端子である。

第１図の動作を説明する。いま選択スイッチ（１−１）
が＃１制御ユニットを選択する位置に設定されたとす
る。選択スイッチ（１−１）から接地信号（0V）をチャ
タリング除去回路（２−１）に入力し、該回路（２−
１）でチャタリングが除去され、その出力信号は第１の
遅延回路（３−１）と論理積回路（５−１）に供給され
る。第１の遅延回路（３−１）は入力信号を時間t₁だけ
遅延させた信号を出力し、端子（11−１）より第１制御
ユニット用の第１選択制御信号として外部に供給すると
同時に、第２の遅延回路（４−１）に供給する。第２の
遅延回路（４−１）は入力信号を時間t₂だけ遅延させた
信号を出力し、論理積回路（５−１）に供給する。論理
積回路（５−１）はチャタリング除去回路（２−１）と
第２の遅延回路（４−１）とから入力される２信号の論
理積演算を行い、その演算結果を端子（11−２）より第
１制御ユニット用の第２選択制御信号として外部に供給
する。具体的な適用例としては、例えば第１の制御ユニ
ットからCRT付き操作表示器にCRT関連信号を選択接続す
る場合に、最初第１の選択制御信号によりCRTの垂直同
期信号と水平同期信号を選択接続し、次に一定時間遅延
した第２の選択制御信号によりビデオ信号を選択接続す
るようにする。このようにデジタル信号である同期信号
とアナログ信号であるビデオ信号に時間差をもたせて選
択接続することによりCRTの画面を美しく切換えること
ができる。

第２図は第１図の選択制御信号発生回路の一系統の詳細
な回路図であり、（１）は選択スイッチ、（２）はチャ
タリング除去回路、（３）は第１の遅延回路、（４）は
第２の遅延回路、（５）は論理積回路、（６−１）〜
（６−６）はインバータ、（７）はANDゲート、（８−
１）〜（８−４）は抵抗器、（９−１）〜（９−３）は
コンデンサ、（10−１）、（10−２）は端子である。

第３図は第２図の動作を説明するための波形図である。

第３図を参照し第２図の動作を説明する。選択スイッチ
（１）は選択されていないとき回路は開、選択されたと
き回路は閉となる。いま選択スイッチ（１）が選択され
たとすると、接地信号がチャタリング除去回路（２）に
入力される。チャタリング除去回路（２）は、インバー
タ（６−１）、抵抗器（８−１）、（８−２）、コンデ
ンサ（９−１）より構成され、積分回路となっている。
従って第３図（ア）に示される選択スイッチ（１）の出
力信号からチャタリングが除去され、時間が多少遅延し
た信号とし同図（イ）に示されるチャタリング除去回路
（２）の出力信号が得られる。チャタリング除去回路
（２）の出力信号は第１の遅延回路（２）と論理積回路
（５）に供給される。第１の遅延回路（３）は抵抗器
（８−３）とコンデンサ（９−２）とよりなる積分回路
とインバータ（６−２）より構成され、信号の入出力間
に遅延時間t₁と発生とインバータ（６−２）による信号
反転が行われる。第３図（ウ）に前記積分回路の出力で
あるインバータ（６−２）の入力信号と、同図（エ）に
第１の遅延回路（３）から端子（10−１）に出力される
Low Active信号である第１選択制御信号が示されてい
る。第１の遅延回路（３）の出力信号は端子（10−１）
に出力されるほか、インバータ（６−３）を介して第２
の遅延回路（４）に供給される。第２の遅延回路（４）
は第１の遅延回路（３）同一構成であり、同様に信号の
入出力間には遅延時間t₂の発生と信号反転が行われる。
第３図（カ）にこの第２の遅延回路（４）の出力信号が
示されている。第２の遅延回路（４）の出力信号はイン
バータ（６−５）を介して論理積回路（５）が内蔵する
ANDゲート（７）の一方の入力端子に入力される。ANDゲ
ート（７）の他方の入力端には既にチャタリング除去回
路（２）の出力信号が入力されているので、ANDゲート
（７）より両信号の論理積が演算され、この演算結果を
Low Active信号とするためインバータ（６−６）を介し
て端子（10−２）より第２選択制御信号として出力され
る。この第２選択制御信号が第３図（キ）に示されてい
る。

次に選択スイッチ（１）の回路が開となり選択されなく
なったとすると、チャタリング除去回路（２）、第１の
遅延回路（３）、第２の遅延回路（４）のそれぞれの回
路に内蔵された積分回路のコンデンサ（９−１）、（９
−２）、（９−３）に蓄積された電荷が放電され、積分
回路の出力電圧が次段に接続されるインバータのスレッ
シュホールドレベル以下となってから信号の反転が発生
する。従って選択スイッチ（１）の回路が開となってか
らそれぞれの信号が反転するまで一定の遅延時間を生じ
る。いま第１の遅延回路（３）では時間t₃、第２の遅延
回路（４）では時間t₄の遅延時間が発生したとする。こ
の状態が第３図（ア）〜（キ）に示されている。さてい
ま第３図（イ）に示されるチャタリング除去回路（２）
の出力信号を時間的な基準信号と考えると、端子（10−
１）より出力される第１選択制御信号は基準信号より時
間t₁遅れて有効となり、基準信号より時間t₃遅れて無効
となる。一般に両者の時間関係はt₁＞t₃となるように設
定される。これは選択切換の過度期に前回選択されてい
た制御ユニットからの信号路を先に開として、次に今回
新規に選択された制御ユニットからの信号路を閉とする
ためである。また端子（10−２）より出力される第２選
択制御信号は基準信号より時間t₁＋t₂遅れて有効とな
り、基準信号と同時に時間遅れなく無効となる。従って
第２の選択制御信号の有効時間は必ず第１の選択制御信
号の有効時間内に存在することになる。

第４図はこの発明の数値制御装置の選択装置の一実施例
を示すブロック図であり、（１）は選択スイッチ、（２
−１）、（２−２）はチャタリング除去回路、（３−
１）、（３−２）は第１の遅延回路、（４−１）、（４
−２）は第２の遅延回路、（５−１）、（５−２）は論
理積回路、（20−１）、（20−２）はゲート回路、（21
−１）、（21−２）はリレー、（22−１）、（22−
２）、（22−３）はデータバッファ回路、（23−１）、
（23−２）、（23−３）はケーブル接続用のコネクタ、
（30）は選択制御信号発生回路である。

第４図の動作を説明する。同図において選択制御信号発
生回路（30）は既に第１図及び第２図で説明した回路と
同一のものである。いま選択スイッチ（１）が＃１数値
制御装置に含まれる＃１制御ユニットからの信号路を選
択して操作表示器に接続するように設定されたとする
と、第１の遅延回路（３−１）からは＃１制御ユニット
用第１選択制御信号が出力され、ゲート回路（20−１）
を駆動する。ゲート回路（20−１）が駆動されると、＃
１制御ユニット用コネクタ（23−１）からデータバッフ
ァ回路（22−１）、ゲート回路（20−１）、データバッ
ファ回路（22−３）を介して操作表示器コネクタ（23−
３）に至る双方向のデジタル信号路は接続され、両装置
間のデジタル信号（例えばTTLレベルの0Vまたは＋5Vの
デジタル信号）の送受が可能となる。その後一定時間経
過して論理積回路（５−１）から＃１制御ユニット用第
２選択制御信号が出力され、リレー（21−１）を駆動す
る。リレー（21−１）が駆動されると、＃１制御ユニッ
ト用コネクタ（23−１）から操作表示器用コネクタ（23
−３）にアナログ信号路が接続され、アナログ信号の伝
送が可能となる。次に選択スイッチ（１）が＃２数値制
御装置に含まれる＃２制御ユニットからの信号路を選択
して操作表示器に接続するように切換えられたとする
と、＃１制御ユニット用第２選択制御信号は直ちに無効
となり、リレー（21−１）の駆動を中止し、その後一定
時間経過して＃１制御ユニット用第１選択制御信号が無
効となりゲート回路（20−１）の駆動を中止する。また
同窓に＃２制御ユニット用第１選択制御信号は、選択ス
イッチ（１）が＃２制御ユニット側に切換えられてから
一定時間経過後で且つ＃１制御ユニット用第１選択制御
信号が無効となった後に、第２の遅延回路（３−２）か
ら有効信号が出力されゲート回路（20−２）を駆動す
る。その後一定時間経過して論理積回路（５−２）から
＃２制御ユニット用第２選択信号が出力されリレー（21
−２）を駆動する。その結果＃２制御ユニットと操作表
示器間でデジタルデータ及びアナログ信号の伝送が可能
となる。しかも第１制御ユニットと第２制御ユニットと
の信号の切換選択がスムースに行われ、操作表示器にCR
Tを内蔵する場合にも表示器画像の切換を美しく行うこ
とができる。

また制御ユニットは２個以上任意の複数個あっても第１
図の選択スイッチ（１−１）を用いる方法又は切換スイ
ッチをトリー状に組合せる方法等により同様にそのうち
の１個を選択することができる。

また本実施例においてはチャタリング除去回路と第１の
遅延回路を別個の回路として説明したが遅延回路が内蔵
する積分回路はチャタリング除去可能を有するので、回
路の簡素化のため、チャタリング除去回路を省略した選
択回転としてもよい。従ってチャタリング除去回路は本
発明の必要条件とはならない。

また、本実施例においてはゲート回路入出力するデジタ
ル信号は総てデータバッファ回路を介して信号が接続さ
れるように説明したが、これは制御ユニットと操作表示
器間の接続ケーブルが比較的長い場合で且つ信号伝送方
式がTTLレベルの信号を直接伝送するときに、動作の安
定化のためデータバッファ回路が一般に使用されるため
である。もし制御ユニットと操作表示器が近距離で接続
ケーブルが短い場合や、信号伝送方式が異なる場合はデ
ータバッファ回路は使用されないこともある。例えば信
号伝送方式として差動伝送方式やオプトファイバ伝送方
式の場合はデータバッファ回路は不要となる。従ってデ
ータバッファ回路も本発明の必要条件ではない。

また本実施例においてはアナログ信号の回路開閉素子と
してリレーを使用した例を説明したが、回路開閉素子と
してはリレーに限定されるものではなく半導体のアナロ
グスイッチ回路を使用してもよい。

さらに本実施例においては、第１の遅延回路（２−
１）、（２−２）及び第２の遅延回路（３−１）、（３
−２）をそれぞれ制御ユニットに対応した数だけ設ける
ように説明したが、これらタイミング制御回路は共通に
１組だけ設けて、この共通の回路から出力されるタイミ
ング制御信号と各制御ユニット毎の選択信号との論理積
演算を行って実際の選択制御信号を発生させるようにし
てもよい。この場合はタイミング制御回路が簡略化され
全体として経済的な回路となる。

［発明の効果］以上のようにこの発明によれば、複数の数値制御装置の
うち選択信号により選択された１つの装置からのデジタ
ル及びアナログ信号路を共通の操作表示部に接続する場
合に、選択信号を遅延させ出力し、その遅延出力信号が
有効となる時刻の遅延時間よりも無効となる時刻の遅延
時間の方を短時間にした第１の選択制御信号と、該信号
をさらに遅延させた信号と前記選択信号との論理積とし
て得られる第２選択制御信号と、さらにこれらの反転非
選択信号とを用いて、最初に非選択装置のアナログ信号
路を切離し、次に該装置のデジタル信号路を切離し、そ
の後選択装置のデジタル信号路を接続し、最後に該装置
のアナログ信号路を接続するように、順次時間差をもた
せたタイミングに各信号路の切離と接続を行なう選択回
路を構成したので、例えば生産ラインにおいて数値制御
装置を２台又はそれ以上設置した場合でも、共通の１台
の操作表示器により操作制御や各制御ユニットの状態確
認が可能となり、装置全体が安価となる経済的な効果を
有する。

また操作表示器に画像情報を切換えて表示する場合に
も、CRTに表示される画像を美しく切換えることが可能
となり、操作表示器の画像切換時における画質向上の効
果がある。

また選択可能な数値制御装置の数を、信号路切換回路の
並列接続又は縦続接続によって任意に増加させることが
できるのでシステムの拡張が容易であるという効果をも
有する。

【図面の簡単な説明】

第１図はこの発明の選択制御信号発生回路の一実施例を
示すブロック図、第２図は第１図の選択制御信号発生回
路の一系統の詳細な回路図、第３図は第２図の動作を説
明するための波形図、第４図はこの発明の制御ユニット
選択回路の一実施例を示すブロック図、第５図は従来の
制御ユニット選択回路のブロック図、第６図は数値制御
装置における構成例を示す図である。図において、（１）、（１−１）は選択スイッチ、
（２）、（２−１）〜（２−ｎ）はチャタリング除去回
路、（３）、（３−１）〜（３−ｎ）は第１の遅延回
路、（４）、（４−１）〜（４−ｎ）は第２の遅延回
路、（５）、（５−１）〜（５−ｎ）は論理積回路、
（６−１）〜（６−６）はインバータ、（７）はANDゲ
ート、（８−１）〜（８−４）は抵抗器、（９−１）〜
（９−３）はコンデンサ、（10−１）、（10−２）、
（11−１）〜（1n−２）は端子、（20−１）、（20−
２）はゲート回路、（21−１）、（21−２）はリレー、
（22−１）〜（22−３）はデータバッファ回路、（23−
１）〜（23−３）はコネクタ、（30）は選択制御信号発
生回、（50）は＃１制御ユニット、（60）は＃２制御ユ
ニット、（70）はサーボアンプ、（80）はサーボモー
タ、（90−１）〜（90−３）はユニット間ケーブル、
（100）は操作表示器である。なお、図中同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】複数の数値制御装置のうちの１つを選択し
て共通の操作表示器に接続する数値制御装置の選択装置
において、前記複数の数値制御装置のうちの１つを選択する選択信
号を発生する選択部と、前記選択部から出力される選択信号を一定時間遅延させ
て出力する遅延部であり、該遅延出力信号が有効となる
時刻の遅延時間よりも無効となる時刻の遅延時間の方を
短時間にした信号を第１の選択制御信号として出力する
第１の遅延部と、前記第１の遅延部から出力される第１の選択制御信号を
さらに一定時間遅延させてその遅延信号を出力する第２
の遅延部と、前記選択部から出力される選択信号と前記第２の遅延部
から出力される遅延信号との論理積を演算し、その演算
結果を第２の選択制御信号として出力する論理積部と、前記複数の数値制御装置毎に該数値制御装置と前記共通
の操作表示器間のデジタル信号路に設けられ、前記第１
の遅延部から出力される第１の選択制御信号により選択
駆動され、前記デジタル信号路の開閉を行うデジタル信
号開閉器と、前記複数の数値制御装置毎に該数値制御装置と前記共通
の操作表示器間のアナログ信号路に設けられ、前記論理
積部から出力される第２の選択制御信号により選択駆動
され、前記アナログ信号路の開閉を行うアナログ信号開
閉器とを備えたことを特徴とする数値制御装置の選択装
置。