JPH0745112Y2 - アクテイブマトリクス表示用駆動回路 - Google Patents
アクテイブマトリクス表示用駆動回路Info
- Publication number
- JPH0745112Y2 JPH0745112Y2 JP1985178195U JP17819585U JPH0745112Y2 JP H0745112 Y2 JPH0745112 Y2 JP H0745112Y2 JP 1985178195 U JP1985178195 U JP 1985178195U JP 17819585 U JP17819585 U JP 17819585U JP H0745112 Y2 JPH0745112 Y2 JP H0745112Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- odd
- active matrix
- transmission gates
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】 ［考案の属する技術分野］ この考案は、例えばドットマトリクス液晶表示装置を駆
動するための、アクティブマトリクス駆動回路に関す
る。
動するための、アクティブマトリクス駆動回路に関す
る。
［従来技術］ この種のアクティブマトリクス駆動回路では、多画素化
に伴なった駆動線の負荷容量の増加により、信号駆動線
の応答時間は負荷容量に比例して増加する。
に伴なった駆動線の負荷容量の増加により、信号駆動線
の応答時間は負荷容量に比例して増加する。
その為、第２図に示すような従来の回路では、走査駆動
部を、奇数部（2,4,6）偶数部（3,5,7）及び共通部（1,
8,9）に基本的に分割して、奇数部のODDチャージ用トラ
ンスミッションゲート（TG）２のON時にODDチャージ用
コンデンサ４によってサンプルホールドし、偶数部のEV
EN出力用TG7のON時にデータ出力を行ない、同様に偶数
部のEVENチャージ用TG3のON時にEVENチャージ用コンデ
ンサ５にてサンプルホールドし、奇数部のODD出力用TG6
のON時にデータ出力を行なうことにより、負荷容量に適
したサンプルホールド時間を確保して駆動出力Ｅを得
る。
部を、奇数部（2,4,6）偶数部（3,5,7）及び共通部（1,
8,9）に基本的に分割して、奇数部のODDチャージ用トラ
ンスミッションゲート（TG）２のON時にODDチャージ用
コンデンサ４によってサンプルホールドし、偶数部のEV
EN出力用TG7のON時にデータ出力を行ない、同様に偶数
部のEVENチャージ用TG3のON時にEVENチャージ用コンデ
ンサ５にてサンプルホールドし、奇数部のODD出力用TG6
のON時にデータ出力を行なうことにより、負荷容量に適
したサンプルホールド時間を確保して駆動出力Ｅを得
る。
図中、１はクロック用TG、９は出力用バッファ、Ａはビ
デオ入力、Ｂはクロック、ＣはODD信号、ＤはEVEN信号
を示す。
デオ入力、Ｂはクロック、ＣはODD信号、ＤはEVEN信号
を示す。
［考案が解決しようとする問題点］ しかしながら従来のアクティブマトリクス駆動回路にお
いては、通常２組のサンプルホールド回路を組合せて１
ラインの駆動線に対応しているが、TG2,3,6,7のON/OFF
時のチャージの抜けによるオフセットおよび出力用バッ
ファ９の寄生容量８へのチャージによるオフセットが発
生し、そのため駆動効率が低下してしまうという欠点が
あった。
いては、通常２組のサンプルホールド回路を組合せて１
ラインの駆動線に対応しているが、TG2,3,6,7のON/OFF
時のチャージの抜けによるオフセットおよび出力用バッ
ファ９の寄生容量８へのチャージによるオフセットが発
生し、そのため駆動効率が低下してしまうという欠点が
あった。
［問題点を解決するための手段］ この考案は、以上のような問題を解消し、従来問題とな
ったオフセットの発生を低減して、駆動効率を向上させ
ることができるアクティブマトリクス駆動回路を提供す
ることを目的とし、そのためにビデオ入力信号（Ａ）を
クロック信号（Ｂ）に同期しかつそれぞれを選択するた
めの選択信号（C,D）に応じて奇数部と偶数部に分けて
第１および第２のコンデンサ（4,5）に交互にサンプル
ホールドし、奇数部の信号サンプル時には偶数部のホー
ルド信号を、偶数部の信号サンプル時には奇数部のホー
ルド信号を、同一の駆動線に駆動信号（Ｅ）として出力
するようにしたアクティブマトリクス表示用駆動回路に
おいて、前記ビデオ入力信号（Ａ）が一側に入力され他
側が前記第１および第２のコンデンサ（4,5）にそれぞ
れ接続された第１および第２のトランスミッションゲー
ト（2,3）と、該第１および第２のトランスミッション
ゲート（2,3）と第１および第２のコンデンサ（4,5）の
接続点に入力がそれぞれ接続された第１および第２のバ
ッファ（10,11）と、該第１および第２のバッファ（10,
11）の出力に一側がそれぞれ接続され他側が前記駆動線
に接続された第３および第４のトランスミッションゲー
ト（6,7）と、前記クロック信号（Ｂ）に同期しかつ前
記選択信号（Ｃ）に応じて前記第１および第３のトラン
スミッションゲート（2,6）を駆動するためのゲート回
路（1A）と、前記クロック信号（Ｂ）に同期しかつ前記
選択信号（Ｄ）に応じて前記第２および第４のトランス
ミッションゲート（3,7）を駆動するためのゲート回路
（1B）とを備えることを特徴とする。
ったオフセットの発生を低減して、駆動効率を向上させ
ることができるアクティブマトリクス駆動回路を提供す
ることを目的とし、そのためにビデオ入力信号（Ａ）を
クロック信号（Ｂ）に同期しかつそれぞれを選択するた
めの選択信号（C,D）に応じて奇数部と偶数部に分けて
第１および第２のコンデンサ（4,5）に交互にサンプル
ホールドし、奇数部の信号サンプル時には偶数部のホー
ルド信号を、偶数部の信号サンプル時には奇数部のホー
ルド信号を、同一の駆動線に駆動信号（Ｅ）として出力
するようにしたアクティブマトリクス表示用駆動回路に
おいて、前記ビデオ入力信号（Ａ）が一側に入力され他
側が前記第１および第２のコンデンサ（4,5）にそれぞ
れ接続された第１および第２のトランスミッションゲー
ト（2,3）と、該第１および第２のトランスミッション
ゲート（2,3）と第１および第２のコンデンサ（4,5）の
接続点に入力がそれぞれ接続された第１および第２のバ
ッファ（10,11）と、該第１および第２のバッファ（10,
11）の出力に一側がそれぞれ接続され他側が前記駆動線
に接続された第３および第４のトランスミッションゲー
ト（6,7）と、前記クロック信号（Ｂ）に同期しかつ前
記選択信号（Ｃ）に応じて前記第１および第３のトラン
スミッションゲート（2,6）を駆動するためのゲート回
路（1A）と、前記クロック信号（Ｂ）に同期しかつ前記
選択信号（Ｄ）に応じて前記第２および第４のトランス
ミッションゲート（3,7）を駆動するためのゲート回路
（1B）とを備えることを特徴とする。
［考案の実施例］ 第１図は本考案の実施例を示すものであって、図中第２
図と同一部分は同一符号で示してあり、その特徴とする
ところは、奇数出力用バッファ10（の入力）を奇数チャ
ージ用コンデンサ５と直結し、バッファ10の出力に奇数
出力用TG6を接続し、同様に偶数出力用バッファ11（の
入力）を偶数チャージ用コンデンサ４と直結し、バッフ
ァ11の出力に偶数出力用TG7を接続した点にある。
図と同一部分は同一符号で示してあり、その特徴とする
ところは、奇数出力用バッファ10（の入力）を奇数チャ
ージ用コンデンサ５と直結し、バッファ10の出力に奇数
出力用TG6を接続し、同様に偶数出力用バッファ11（の
入力）を偶数チャージ用コンデンサ４と直結し、バッフ
ァ11の出力に偶数出力用TG7を接続した点にある。
図中1Aおよび1Bはクロック用ゲートであって、その一方
入力端にはクロック、他方入力端にはODD信号およびEVE
N信号を入力し、各出力をTG2および３のゲート入力とす
る。
入力端にはクロック、他方入力端にはODD信号およびEVE
N信号を入力し、各出力をTG2および３のゲート入力とす
る。
以上のような構成によって、チャージ用TG2および３と
出力用TG6および７とがバッファ10および11により分離
され、その結果、TGの切換時のチャージ抜けによるオフ
セット発生が効果的に低減される。
出力用TG6および７とがバッファ10および11により分離
され、その結果、TGの切換時のチャージ抜けによるオフ
セット発生が効果的に低減される。
また、チャージ用コンデンサ４および５と出力用バッフ
ァ10および11を直結したことにより、出力用バッファ入
力部の寄生容量はチャージ用コンデンサと同一条件でチ
ャージされるため、寄生容量によるオフセットは発生し
なくなる。
ァ10および11を直結したことにより、出力用バッファ入
力部の寄生容量はチャージ用コンデンサと同一条件でチ
ャージされるため、寄生容量によるオフセットは発生し
なくなる。
［考案の効果］ 以上説明したように本考案によれば、出力バッファを奇
数部および偶数部に各々独立して設置することによっ
て、チャージ側と出力側とのTGを分離することができ、
その結果、それぞれのTGの切換え時のチャージ抜けを低
減し、かつ寄生容量の影響も低減することができ、効率
のよいアクティブマトリクス駆動回路を得ることができ
る。
数部および偶数部に各々独立して設置することによっ
て、チャージ側と出力側とのTGを分離することができ、
その結果、それぞれのTGの切換え時のチャージ抜けを低
減し、かつ寄生容量の影響も低減することができ、効率
のよいアクティブマトリクス駆動回路を得ることができ
る。
第１図は本考案の実施例を示す回路図、 第２図は従来の駆動回路を示す図である。 1,2,3,6,7……トランスミッションゲート、4,5……サン
プルホールド用コンデンサ、８……寄生容量、9,10,11
……バッファアンプ。
プルホールド用コンデンサ、８……寄生容量、9,10,11
……バッファアンプ。
Claims (1)
- 【請求項１】ビデオ入力信号（Ａ）をクロック信号
（Ｂ）に同期しかつそれぞれを選択するための選択信号
（C,D）に応じて奇数部と偶数部に分けて第１および第
２のコンデンサ（4,5）に交互にサンプルホールドし、
奇数部の信号サンプル時には偶数部のホールド信号を、
偶数部の信号サンプル時には奇数部のホールド信号を、
同一の駆動線に駆動信号（Ｅ）として出力するようにし
たアクティブマトリクス表示用駆動回路において、前記
ビデオ入力信号（Ａ）が一側に入力され他側が前記第１
および第２のコンデンサ（4,5）にそれぞれ接続された
第１および第２のトランスミッションゲート（2,3）
と、該第１および第２のトランスミッションゲート（2,
3）と第１および第２のコンデンサ（4,5）の接続点に入
力がそれぞれ接続された第１および第２のバッファ（1
0,11）と、該第１および第２のバッファ（10,11）の出
力に一側がそれぞれ接続され他側が前記駆動線に接続さ
れた第３および第４のトランスミッションゲート（6,
7）と、前記クロック信号（Ｂ）に同期しかつ前記選択
信号（Ｃ）に応じて前記第１および第３のトランスミッ
ションゲート（2,6）を駆動するためのゲート回路（1
A）と、前記クロック信号（Ｂ）に同期しかつ前記選択
信号（Ｄ）に応じて前記第２および第４のトランスミッ
ションゲート（3,7）を駆動するためのゲート回路（1
B）とを備えることを特徴とするアクティブマトリクス
表示用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985178195U JPH0745112Y2 (ja) | 1985-11-21 | 1985-11-21 | アクテイブマトリクス表示用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985178195U JPH0745112Y2 (ja) | 1985-11-21 | 1985-11-21 | アクテイブマトリクス表示用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6287392U JPS6287392U (ja) | 1987-06-04 |
| JPH0745112Y2 true JPH0745112Y2 (ja) | 1995-10-11 |
Family
ID=31120103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985178195U Expired - Lifetime JPH0745112Y2 (ja) | 1985-11-21 | 1985-11-21 | アクテイブマトリクス表示用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745112Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929295A (ja) * | 1982-08-12 | 1984-02-16 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
| JPS59204886A (ja) * | 1983-05-10 | 1984-11-20 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
| JPS6120092A (ja) * | 1984-07-06 | 1986-01-28 | シャープ株式会社 | カラ−液晶表示装置の駆動回路 |
| JPS61116334A (ja) * | 1984-11-09 | 1986-06-03 | Seiko Epson Corp | アクテイブマトリクスパネル |
-
1985
- 1985-11-21 JP JP1985178195U patent/JPH0745112Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6287392U (ja) | 1987-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| EP0899713A2 (en) | Column driver for an active matrix liquid crystal display | |
| JPH0654961B2 (ja) | サンプルホ−ルド回路 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JP3364114B2 (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| US20170213516A1 (en) | Gate drive circuit and liquid crystal display | |
| JPS6059389A (ja) | 液晶表示装置の駆動回路 | |
| JPS5845034B2 (ja) | マトリックスパネル駆動装置 | |
| JP2602703B2 (ja) | マトリクス表示装置のデータドライバ | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JPH05308575A (ja) | 固体撮像素子 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH03123278A (ja) | 固体撮像装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH02123326A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH07168151A (ja) | 液晶表示装置 | |
| JPH0779452B2 (ja) | 液晶表示装置 | |
| JPS62169126A (ja) | 液晶カラ−パネル駆動回路 | |
| JPS6034874B2 (ja) | 高速走査回路 | |
| JPH0427527B2 (ja) | ||
| JPS61256390A (ja) | 液晶パネル駆動用制御パルス発生回路 | |
| JPH0641270Y2 (ja) | 画像表示装置 | |
| JP3124474B2 (ja) | 固体撮像装置の駆動方法 |