JPH0746105A - 出力保護機能を備えた電子制御装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、特に負荷の短絡障害の発生おいて
出力トランジスタ等を破壊から回避できるように改良し
た、特にＣＰＵ等の制御ユニットを備えた電子制御装置
を提供することを目的とする。 【構成】電子制御ユニット12を構成するＣＰＵ22の出力
Ｏ1 のＨレベルでトランジスタ23および24をオンし、端
子Ａを電源11に接続して負荷13を駆動する。この負荷13
の動作状態で端子Ａの電圧は抵抗Ｒ6 、Ｒ7 で分圧さ
れ、ツェナーダイオードＤＺで設定される電圧が検出信
号としてＣＰＵ22の入力Ｉ1 に導かれる。また、負荷13
を停止制御する場合はＣＰＵ22の出力Ｏ2 がＨレベルと
され、トランジスタ25、26をオンして端子Ａを接地電位
とする。すなわち、ＣＰＵ22において負荷13の制御内容
にしたがって出力Ｏ1 、Ｏ2 が設定され、入力Ｉ1 との
関係でＣＰＵ22で負荷13の短絡が認識され、トランジス
タ23、24がオフされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばモータ等の負
荷駆動用に用いられる出力トランジスタの保護、特に負
荷短絡時における保護動作が行われるようにした保護機
能を備えた電子制御装置に関する。

【０００２】

【従来の技術】モータ等の負荷を駆動制御するための電
子制御装置にあっては、制御指令を発する制御ユニット
を構成するＣＰＵを備え、このＣＰＵからの指令出力に
よって出力トランジスタをオン・オフ制御して、負荷に
接続される電源を制御するようにしている。

【０００３】この様な電子制御装置において、負荷に短
絡等の障害が発生した場合に、この負荷と共に出力トラ
ンジスタを破壊から保護するための保護回路が備えてい
る。この保護回路は、出力トランジスタからの出力電流
を監視することによって負荷の短絡等の障害の発生を検
知し、この負荷の障害発生の検知出力によって出力トラ
ンジスタの動作を停止する制御を行わせる。その後は、
例えばタイマー機構によって特定された時間の経過を監
視し、この特定される設定時間の経過後に出力トランジ
スタの動作を復帰させる制御を行うようにしている。

【０００４】あるいは、出力トランジスタの出力電圧を
Ａ／Ｄ変換してディジタルデータとして検出し、このデ
ィジタルデータをＣＰＵに入力することにより、このＣ
ＰＵによって負荷の短絡等による異常電流の発生を検出
しているもので、この異常検出に対応して出力トランジ
スタの動作を停止制御するようにしている。そして、こ
のいずれの手段においても、負荷電流の異常発生に伴っ
て出力トランジスタの動作をオフ制御し、設定された時
間の経過後に出力トランジスタの動作を復帰させ、出力
トランジスタのオン・オフの動作を繰り返すことによっ
て保護動作が行われるようにしている。

【０００５】しかし、この様に構成される出力トランジ
スタの保護回路においては、負荷電流の異常を検出する
と異常検出回路は、例えば負荷に供給される電流を電圧
信号に変換するための回路、さらにこの検出された電圧
を設定された電圧と比較する比較回路等によって構成
し、検出電圧が設定電圧よりも高くなったことが判別さ
れたときに、出力トランジスタの保護動作が行われるよ
うに構成している。したがって、この負荷短絡等の検出
回路等の構成が複雑化し、当然使用する素子数が多くな
る傾向にある。

【０００６】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、特にこの種の制御装置にお
いて構成要素として用いられる制御ユニットを有効に利
用して、充分に回路構成が簡易化できるようにして、特
に負荷の短絡による異常が効果的に検出されて保護動作
が行われるようにする出力保護機能を備えた電子制御装
置を提供しようとするものである。

【０００７】

【課題を解決するための手段】この発明に係る出力保護
機能を備えた電子制御装置は、制御ユニットからの制御
出力に基づいて、負荷に供給される電源を制御する負荷
制御用の駆動素子を駆動するように構成すると共に、負
荷状態検出手段で前記負荷の端子電圧を監視してこの端
子電圧に対応した検出信号を前記制御ユニットに入力す
る。そして、前記制御ユニットでは、前記制御出力と前
記検出信号との対応で前記負荷の短絡異常を検出し、前
記制御出力を断つ保護動作が行われるようにする。

【０００８】

【作用】この様に構成される電子制御装置においては、
例えばＣＰＵによって構成される制御ユニットからの指
令に基づいて出力トランジスタ等の負荷制御用の駆動素
子が制御され、負荷に供給される電源が制御される。こ
の様な負荷の駆動状態において、負荷の端子電圧が負荷
状態検出手段において検出されているもので、この検出
された端子電圧に対応した検出信号が制御ユニットに入
力される。この制御ユニットにおいては、駆動素子に対
する制御出力と入力された検出信号とを対応することに
より負荷の短絡が検出されるようになるもので、この負
荷の短絡検出時に駆動素子に対する制御出力が断たれて
保護動作が行われるようになる。したがって、この様に
構成される電子制御装置においては、負荷に流れる電流
量に応じた端子電圧を検出して、これをＣＰＵ等によっ
て構成される制御ユニットに入力することにより、この
制御ユニットにおいて適切な保護動作が実行できるよう
になる。

【０００９】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はその回路構成を示すもので、バッテリ
等の電源11が電子制御ユニット12を介して、例えばモー
タ等の負荷13に対して接続される。すなわち、電子制御
ユニット12の出力端子Ａに対して負荷13が接続され、電
源11が入力電源端子Ｂに接続され、端子Ｃが接地ＧＮＤ
に接続されるもので、負荷13に対する駆動電流は、電子
制御ユニット12を構成するようになるＣＰＵ22からの出
力によって、オン・オフ制御される。

【００１０】電源11が接続される制御ユニット12のＢ端
子には定電圧電源21が接続され、この定電圧電源21から
の電源がＣＰＵ22に与えられる。ＣＰＵ22においては、
設定されたプログラムや制御入力に基づく演算等の結果
に対応して、出力Ｏ1 からハイレベル（Ｈ）もしくはロ
ーレベル（Ｌ）の制御出力が得られる。

【００１１】ＣＰＵ22の出力Ｏ1 はトランジスタ23のベ
ースに供給され、この出力Ｏ1 がＨレベルの状態でこの
トランジスタ23がオン制御される。このトランジスタ23
のコレクタは抵抗Ｒ1 を介してトランジスタ24のベース
に接続され、このトランジスタ24のエミッタは電源端子
Ｂに接続されている。そして、このトランジスタ24のコ
レクタは保護抵抗Ｒ3 を介して負荷端子Ａに接続すると
共に、そのベースはベースリーク抵抗Ｒ2 を介して電源
に接続されている。

【００１２】すなわち、トランジスタ23がオンされると
出力トランジスタ24がオンされ、このトランジスタ24が
オンされると、保護抵抗Ｒ3 を介して負荷端子Ａに電源
11が接続されるようになって、この負荷13が駆動状態と
される。

【００１３】ＣＰＵ22には負荷監視制御用の出力Ｏ2 が
設けられる。この出力Ｏ2 からは、出力Ｏ1 で負荷13の
駆動指令を出力するＨレベルの信号が出力される状態で
Ｌレベルの出力が得られるもので、この出力Ｏ2 からの
出力はトランジスタ25のベースに供給される。

【００１４】このトランジスタ25は、出力Ｏ2 からのＨ
レベルの信号によってオンされるもので、そのコレクタ
を抵抗Ｒ4 を介して端子Ｂに接続すると共に、エミッタ
はトランジスタ26のベースに接続され、このベースはベ
ースリーク抵抗Ｒ5 を介して接地されている。そしてこ
のトランジスタ26のコレクタは、抵抗Ｒ3 を介して端子
Ａに接続される。

【００１５】負荷13に接続される端子Ａは、抵抗Ｒ6 お
よびＲ7 を介して接地端子Ｃに接続されるもので、端子
Ａの電圧、すなわち負荷13に流れる電流量に対応した負
荷端子電圧に対応した分圧電圧が、検出信号として抵抗
Ｒ6 とＲ7 との接続点から得られ、この検出信号が保護
抵抗Ｒ8 を介してＣＰＵ22の入力Ｉ1 に入力される。抵
抗Ｒ6 には並列にしてツェナーダイオードＤＺが接続さ
れている。ここで図２の（Ａ）に示すようなシンボルの
トランジスタ23および25は、それぞれ等価的に同図の
（Ｂ）で示す構成とされる。

【００１６】すなわち、この電子制御ユニット12におい
ては、ＣＰＵ22による負荷13の制御回路と共に、この負
荷13の端子電圧を検出するようにして、抵抗Ｒ6 〜Ｒ8
部によって構成された異常検出回路15が接続された構成
とされる。

【００１７】この様に構成される電子制御装置におい
て、スイッチ16をオンすることで電源11が電子制御ユニ
ット12に接続され、動作可能状態とされる。この状態で
負荷13を駆動する場合には、ＣＰＵ22の出力Ｏ1 がＨレ
ベルとされるもので、この状態でトランジスタ23および
24がオンされ、負荷13に電源11が接続された状態となっ
てこの負荷13が駆動される。この状態では、ＣＰＵ22の
出力Ｏ2 はＬレベルとされているもので、トランジスタ
25がオフ制御されて、トランジスタ26がオフされてい
る。

【００１８】逆に負荷13を停止させる場合には、ＣＰＵ
22の出力Ｏ1 の出力がＬレベルとされ、トランジスタ23
と共にトランジスタ24がオフ制御される。この場合、Ｃ
ＰＵ22の出力Ｏ2 はＨレベルの信号を出力し、トランジ
スタ25をオンすると共にトランジスタ26もオン制御し、
負荷13の端子Ａを接地するようになる。すなわち、この
トランジスタ26がオンされることによって負荷端子Ａが
接地電位に設定されるようになって、負荷13の制動が作
用されて、この負荷13が停止される。したがって、この
トランジスタ26は負荷停止用トランジスタとして機能さ
れる。

【００１９】この様にして負荷13の制御が実行されるも
のであるが、この様な通常制御において負荷13が動作状
態に設定される状態、すなわちＣＰＵ22の出力Ｏ1 がＨ
レベルのときには、負荷13には駆動電流が流れているた
め、端子Ａ部にはこの負荷電流値に対応した電圧が発生
し、その分圧電圧が抵抗Ｒ6 とＲ7 の接続点から検出信
号として得られる。

【００２０】したがって、負荷13が正常に作動して正常
な負荷電流が流れる状態では、ツェナーダイオードＤＺ
によって設定されるツェナー電圧が、Ｈレベルの信号と
してＣＰＵ22の入力Ｉ1 にフィードバック入力される。
また、負荷13が停止制御されている状態では端子Ａの電
圧は“０”であるため、Ｌレベルの信号が入力Ｉ1 に入
力される。

【００２１】このフィードバック入力Ｉ1 は、出力Ｏ1
がＨレベルであり且つ出力Ｏ2 がＬレベルとされる負荷
13の駆動状態においてＨレベルとされ、その逆に負荷13
の停止状態においてはＬレベルとされのが正常である。

【００２２】負荷13が駆動中において、端子Ａ部が接地
レベルとされるような短絡障害が発生した場合には、そ
のままでは負荷13の方向に大電流が流れて過電流の状態
となり、出力トランジスタ24が破壊される。しかしこの
様な状況においては、端子Ａが接地レベルとされるもの
であるため、抵抗Ｒ6 とＲ7 とで得られる分圧電圧が
“０”となり、ＣＰＵ22の入力ポートＩ1 の入力はＬレ
ベルとされる。

【００２３】すなわち、ＣＰＵ22において出力Ｏ1 がＨ
レベルであって入力Ｉ1 がＨレベルであるべき状況で、
この入力Ｉ1 はＬレベルとされ、この状態をＣＰＵ22に
おいて判別することによって負荷13の短絡異常が検出さ
れる。この様な異常が検出されたならば、ＣＰＵ22は出
力Ｏ1 およびＯ2 の双方をＬレベルとし、トランジスタ
24および26の双方をオフにして、負荷13の接続される端
子Ａをハイインピーダンスとする。そして、出力トラン
ジスタ24等を破壊から回避させる。

【００２４】また、ＣＰＵ22の出力Ｏ1 がＬレベルで出
力Ｏ2 がＨレベルであり、負荷13が停止制御された状態
で、電源に短絡されたような場合においても、ＣＰＵ22
にフィードバックされるべき信号と入力Ｉ1 の電圧レベ
ルとが異なるようになり、このことで負荷13の異常を検
出して端子Ａをハイインピターンスにすることができ
る。

【００２５】この種の電子制御ユニット12は内部にＣＰ
Ｕ22を備えているもので、このＣＰＵ22によって負荷13
の駆動回路を制御するようになっている。そして、この
様にＣＰＵを内蔵する回路構成となっていれば、異常検
出回路15を追加するだけの構成で、負荷13の短絡異常時
において出力トランジスタの保護が確実に行える。

【００２６】図３は第２の実施例を示すもので、負荷13
であるモータを双方向駆動できるようにした場合を示し
ているもので、電子制御ユニット12においては、図１で
示した回路構成を２組備えて構成される。すなわち、Ｃ
ＰＵ22に対してトランジスタ23〜26によって構成される
第１の回路と共に、トランジスタ23a 〜26a によって２
組目の回路が構成されるもので、この２組の回路それぞ
れに対応して負荷端子ＡおよびＡ1 が設けられ、この端
子ＡとＡ1 との間にモータ負荷13が接続されている。

【００２７】すなわち、ＣＰＵ22の出力Ｏ1 がＨレベル
でＯ2 がＬレベルの状態で端子ＡがＨレベルとされる。
このとき、出力Ｏ3 がＬレベルとされると共に出力Ｏ4
がＨレベルとされて端子Ａ1 がＬレベルとされるもの
で、この状態でモータ負荷13が例えば正方向に回転駆動
される。また、この状態と逆に出力Ｏ1 がＬレベルで出
力Ｏ3 がＨレベルとされる状態では、端子ＡがＬレベル
となって端子Ａ1 がＨレベルとされ、モータ負荷13が負
方向に回転駆動される。

【００２８】この様なモータ負荷13の駆動制御回路にお
いても、端子Ａの電圧が抵抗Ｒ6 およびＲ7 の分圧回路
で検出されてＣＰＵ22の入力Ｉ1 に入力されるものであ
り、また端子Ａ1 の電圧が抵抗Ｒ61およびＲ71によって
分圧検出され、この検出信号がＣＰＵ22の入力Ｉ2 に入
力される。したがって、ＣＰＵ22において出力Ｏ1 、Ｏ
2 のレベルと入力Ｉ1 のレベルとの対応関係、さらに出
力Ｏ3 、Ｏ4 のレベルと入力Ｉ2 のレベルとの対応関係
において負荷13の短絡が検出されるようになるもので、
この負荷短絡の検出に伴って出力トランジスタ24、26お
よび24a 、26aをオフするようにすればよい。

【００２９】図４に示した実施例は、負荷13としてリレ
ーが設定された場合であり、ＣＰＵ22の出力Ｏ1 がＨレ
ベルのときにトランジスタ23がオンされ、出力トランジ
スタ24がオンされてリレー負荷13に電源が接続されるよ
うになっている。そして、この負荷13に電源が接続され
ている状態で抵抗Ｒ6 およびＲ7 の分圧電圧がＣＰＵ22
の入力Ｉ1 に入力される。そして、この様な負荷駆動状
態において、この負荷13に短絡障害等が発生して端子Ａ
が接地電位とされると、出力Ｏ1 がＨレベルのときに入
力Ｉ1 がＬレベルとなり、ＣＰＵ22において負荷13の短
絡を検出する。この状態で、ＣＰＵ22の出力Ｏ1 がＬレ
ベルとされてトランジスタ23および24がオフされて、負
荷13に対する電源が断たれる。

【００３０】図５に示した実施例にあっては、負荷13と
して電磁バルブが設定された場合を示すもので、この負
荷13の一端は電源ラインに接続され、他端が電子制御ユ
ニット12の端子Ａに接続される。この端子Ａは出力トラ
ンジスタ30を介して接地されるようになっているもの
で、この出力トランジスタ30はＣＰＵ22の出力Ｏ2 がベ
ースに供給されるトランジスタ23がオンの時にオンさ
れ、端子Ａを接地して負荷13に駆動電力が供給されるよ
うになっている。したがって、負荷13の動作状態におい
ては、端子Ａが接地電位に設定され、抵抗Ｒ6 とＲ7 の
分圧電圧の供給されるＣＰＵ22の入力Ｉ1 はＬレベルに
設定される。

【００３１】すなわち、この実施例において負荷13に短
絡障害が発生した場合には、端子Ａが電源ラインの電圧
となり、ＣＰＵ22の入力Ｉ1 はＨレベルとされ、ＣＰＵ
22において負荷13の短絡障害の発生を検出でき、出力Ｏ
1 をＬレベルとして負荷13の駆動を断つような保護動作
が行われて、出力トランジスタ30を破壊から回避させる
ようになる。

【００３２】以上説明した実施例において負荷13の異常
を検出してトランジスタをハイインピーダンスとして保
護動作を行っている場合、ＣＰＵ22においては異常発生
を検知して負荷駆動の中止を認知している。このため、
ＣＰＵ22内のタイマーや外部からのスイッチ入力等のタ
イミングで再駆動することが可能である。そして、この
様な再駆動に際して依然負荷13の異常が検出されたとき
には、保護動作の繰り返しが行われる。

【００３３】

【発明の効果】以上のようにこの発明に係る出力保護機
能を備えた電子制御装置によれば、ＣＰＵ等の制御ユニ
ットによって負荷を駆動している回路に対して簡単な電
圧検出回路を付加するだけの構成で、負荷の短絡障害発
生時における出力トランジスタの保護動作が行われるも
のであり、さらに復帰動作も行えるようになる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る電子制御装置を説明
するための回路構成図。

【図２】（Ａ）および（Ｂ）は上記実施例回路において
使用されるトランジスタの等価回路を説明する図。

【図３】この発明の第２の実施例を説明する回路構成
図。

【図４】この発明の第３の実施例を説明する回路構成
図。

【図５】この発明の第４の実施例を説明する回路構成
図。

【符号の説明】

11…電源、12…電子制御ユニット、13…負荷、15…異常
検出回路、21…定電圧電源、22…ＣＰＵ、23〜26…トラ
ンジスタ、Ｒ1 〜Ｒ8 …抵抗、ＤＺ…ツェナーダイオー
ド。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 負荷の制御出力を発生する制御ユニット
   と、 この制御ユニットからの前記制御出力に基づいて駆動さ
   れ、負荷に供給される電源を制御する負荷制御用の駆動
   素子と、 前記負荷の端子電圧を監視し、この端子電圧に対応した
   検出信号を前記制御ユニットに入力する負荷状態検出手
   段とを具備し、 前記制御ユニットでは、前記制御出力と前記検出信号と
   の対応で前記負荷の短絡異常を検出し、前記制御出力を
   断つ保護動作が行われるようにしたことを特徴とする出
   力保護機能を備えた電子制御装置。