JPH0747326B2 - 文字パターン変換装置 - Google Patents
文字パターン変換装置Info
- Publication number
- JPH0747326B2 JPH0747326B2 JP62179938A JP17993887A JPH0747326B2 JP H0747326 B2 JPH0747326 B2 JP H0747326B2 JP 62179938 A JP62179938 A JP 62179938A JP 17993887 A JP17993887 A JP 17993887A JP H0747326 B2 JPH0747326 B2 JP H0747326B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- character pattern
- bit
- read
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明はプリンタもしくはディスプレイ等における文字
パターンの方向を変換する文字パターン変換装置に関
し、 従来行われていた変換方式であるパラレル→シリアル→
パラレルの変換を行なうことなく、レジスタへのロード
およびリード方向を制御することによってハードウェア
の簡素化と変換アルゴリズムの簡略化を図り、これによ
り変換処理の高速化を図ることを目的とし、 本発明は、Ｎ×Ｎドットのマトリックス状に構成され、
変換された文字パターンを一時ロードするシフトレジス
タファイルからなる一時記憶手段と、 キャラクタゼネレータから読み出された入力データのビ
ット構成の順序を第１の制御信号に基づいて切り換える
第１ビット構成制御手段と、 前記一時記憶手段へのロード方向を第３の制御信号に基
づいて切り換える第１ビット方向切換手段と、 前記一時記憶手段からのリード方向を第４の制御信号に
基づいて切り換える第２ビット方向切換手段と、 出力データのビット構成の順序を第２の制御信号に基づ
いて切り換える第２ビット構成制御手段と、により構成
される。
パターンの方向を変換する文字パターン変換装置に関
し、 従来行われていた変換方式であるパラレル→シリアル→
パラレルの変換を行なうことなく、レジスタへのロード
およびリード方向を制御することによってハードウェア
の簡素化と変換アルゴリズムの簡略化を図り、これによ
り変換処理の高速化を図ることを目的とし、 本発明は、Ｎ×Ｎドットのマトリックス状に構成され、
変換された文字パターンを一時ロードするシフトレジス
タファイルからなる一時記憶手段と、 キャラクタゼネレータから読み出された入力データのビ
ット構成の順序を第１の制御信号に基づいて切り換える
第１ビット構成制御手段と、 前記一時記憶手段へのロード方向を第３の制御信号に基
づいて切り換える第１ビット方向切換手段と、 前記一時記憶手段からのリード方向を第４の制御信号に
基づいて切り換える第２ビット方向切換手段と、 出力データのビット構成の順序を第２の制御信号に基づ
いて切り換える第２ビット構成制御手段と、により構成
される。
本発明はプリンタもしくはディスプレイにおける文字パ
ターン変換装置に関する。
ターン変換装置に関する。
例えば、漢字等の日本語文字をＮ×Ｍドットのマトリッ
クスにより表記するプリンタにおいて、表記すべき文字
をそのままのパターンで印刷する機能と、このオリジナ
ルパターンをもとに拡大、縮少、回転等の変換処理を行
って新たな文字パターンとして印刷する機能とが要求さ
れる。
クスにより表記するプリンタにおいて、表記すべき文字
をそのままのパターンで印刷する機能と、このオリジナ
ルパターンをもとに拡大、縮少、回転等の変換処理を行
って新たな文字パターンとして印刷する機能とが要求さ
れる。
日本語の文章は一般に左から右へ書き進む横書きと、上
から下へ書き進む縦書きとがあるが、プリンタでは印字
ユニットの動作は用紙の送り方向と直角な一方向への移
動に限定される。プリンタのこのような制約のもので、
縦書き／横書きを満足させる手段としては、印字ユニッ
トを90゜回転可能とする方式、文字パターンを縦書きお
よび横書き２種類用意する方式、および文字パターンを
変換（回転）させる方式、などがあるが、前二者はコス
ト的に不利であり、通常、最後の文字パターン変換方式
が多く採用されている。
から下へ書き進む縦書きとがあるが、プリンタでは印字
ユニットの動作は用紙の送り方向と直角な一方向への移
動に限定される。プリンタのこのような制約のもので、
縦書き／横書きを満足させる手段としては、印字ユニッ
トを90゜回転可能とする方式、文字パターンを縦書きお
よび横書き２種類用意する方式、および文字パターンを
変換（回転）させる方式、などがあるが、前二者はコス
ト的に不利であり、通常、最後の文字パターン変換方式
が多く採用されている。
従来の文字パターン変換方式としては、文字パターンメ
モリから読み出したパラレルデータをシリアルデータに
変換し、これをさらにパラレルデータに組み変える方式
が用いられ、この方式を全てファームウェアで処理する
方式と、一部ハードウェアで分担処理する方式とがある
が、いずれの方式においてもパラレル→シリアル→パラ
レルのビット変換となるので、変換処理の高速化に障害
となっており、また、90゜,180゜,270゜等のパターン変
換ごとに各々異なる複雑な変換アルゴリズムを必要とす
る問題があった。
モリから読み出したパラレルデータをシリアルデータに
変換し、これをさらにパラレルデータに組み変える方式
が用いられ、この方式を全てファームウェアで処理する
方式と、一部ハードウェアで分担処理する方式とがある
が、いずれの方式においてもパラレル→シリアル→パラ
レルのビット変換となるので、変換処理の高速化に障害
となっており、また、90゜,180゜,270゜等のパターン変
換ごとに各々異なる複雑な変換アルゴリズムを必要とす
る問題があった。
本発明の目的は、従来行われていたパラレル→シリアル
→パラレルのパターン変換を行なうことなく、ロードお
よびリード方向を制御することによりハードウェアの簡
素化と変換アルゴリズムの簡略化を図り、これにより変
換処理の高速化を図ることを目的とする。
→パラレルのパターン変換を行なうことなく、ロードお
よびリード方向を制御することによりハードウェアの簡
素化と変換アルゴリズムの簡略化を図り、これにより変
換処理の高速化を図ることを目的とする。
第１図は本発明の原理説明図である。変換手段は、基本
的に文字をドットマトリックス状に格納し、出力するキ
ャラクタゼネレータからなる文字記憶手段Ａと、文字の
向きを変換する文字パターン変換手段Ｂと、変換された
文字を一時格納するバッファレジスタから成る緩衝記憶
手段Ｃと、印字機構Ｄとから構成されるが、本発明は文
字パターン変換手段Ｂに特徴があり、本発明の文字パタ
ーン変換手段は入力データのビット構成を切り換えるた
め、例えば最下位／最上位（以下LSB/MSB）を反転して
読み出す第１ビット構成制御手段11と、シフトレジスタ
ファイルへのロード方向を切り換える第１ビット方向切
換手段12と、文字パターンを一時格納するレジスタファ
イルからなる一時記憶手段13と、レジスタファイルから
のリード方向を切り換える第２ビット方向切換手段14
と、出力データのビット構成を切り換えるための、例え
ばLSB/MSBを反転して読み出す第２ビット構成制御手段1
5とにより構成される。
的に文字をドットマトリックス状に格納し、出力するキ
ャラクタゼネレータからなる文字記憶手段Ａと、文字の
向きを変換する文字パターン変換手段Ｂと、変換された
文字を一時格納するバッファレジスタから成る緩衝記憶
手段Ｃと、印字機構Ｄとから構成されるが、本発明は文
字パターン変換手段Ｂに特徴があり、本発明の文字パタ
ーン変換手段は入力データのビット構成を切り換えるた
め、例えば最下位／最上位（以下LSB/MSB）を反転して
読み出す第１ビット構成制御手段11と、シフトレジスタ
ファイルへのロード方向を切り換える第１ビット方向切
換手段12と、文字パターンを一時格納するレジスタファ
イルからなる一時記憶手段13と、レジスタファイルから
のリード方向を切り換える第２ビット方向切換手段14
と、出力データのビット構成を切り換えるための、例え
ばLSB/MSBを反転して読み出す第２ビット構成制御手段1
5とにより構成される。
第２図は本発明による一実施例としての文字パターン変
換回路のブロック図である。図において、20は漢字等の
文字をドットパターンの形態で格納するメモリー空間と
してのキャラクタゼネレータ、21はキャラクタゼネレー
タ（以下CGと称す）からのデータD0〜D7を取り込み、制
御信号にもとづいてこの入力データのLSB/MSBを反転し
て読み出す第１のLSB/MSB制御部、22は次段のレジスタ2
3へのロード方向（ロー又はカラム方向）を制御信号に
もとづいて切り換える第１のセレクタ、23は例えば、８
×８ビットのシフトレジスタファイルであって、ロー方
向（Ｘ入力）もしくはカラム方向（Ｙ入力）へ順次格納
し、ロー方向（Ｘ出力）もしくはカラム方向（Ｙ出力）
へ読み出すレジスタ、24は読み出されたデータのリード
方向（Ｘ出力もしくはＹ出力）を制御信号にもとづいて
切り換える第２のセレクタ、25は出力データのLSB/MSB
を制御信号にもとづいて反転して読み出す第２のLSM/MS
B制御部、26は出力データを一時格納するバッファレジ
スタ、27はヘッド等の印字機構部である。尚、第１およ
び第２のLSB/MSB制御レジスタ21および25は、ディスプ
レイに使用するときはCG形式はロースキャン方式であ
り、このときはロードはＹ方向、リードはＸ方向であ
る。また、プリンタとして使用するときはCG形式はカラ
ムスキャン方式であり、このときのロードはＸ方向であ
りリードもＸ方向である。そして、マイクロプロセッサ
28からは第１のLSB/MSB制御部21へ第１の制御信号S
1が、第２のLSB/MSB制御部25への第２の制御信号S2が、
第１のセレクタ22へ第３の制御信号S3が、第２のセレク
タ24へ第４の制御信号S4がそれぞれ送出される。
換回路のブロック図である。図において、20は漢字等の
文字をドットパターンの形態で格納するメモリー空間と
してのキャラクタゼネレータ、21はキャラクタゼネレー
タ（以下CGと称す）からのデータD0〜D7を取り込み、制
御信号にもとづいてこの入力データのLSB/MSBを反転し
て読み出す第１のLSB/MSB制御部、22は次段のレジスタ2
3へのロード方向（ロー又はカラム方向）を制御信号に
もとづいて切り換える第１のセレクタ、23は例えば、８
×８ビットのシフトレジスタファイルであって、ロー方
向（Ｘ入力）もしくはカラム方向（Ｙ入力）へ順次格納
し、ロー方向（Ｘ出力）もしくはカラム方向（Ｙ出力）
へ読み出すレジスタ、24は読み出されたデータのリード
方向（Ｘ出力もしくはＹ出力）を制御信号にもとづいて
切り換える第２のセレクタ、25は出力データのLSB/MSB
を制御信号にもとづいて反転して読み出す第２のLSM/MS
B制御部、26は出力データを一時格納するバッファレジ
スタ、27はヘッド等の印字機構部である。尚、第１およ
び第２のLSB/MSB制御レジスタ21および25は、ディスプ
レイに使用するときはCG形式はロースキャン方式であ
り、このときはロードはＹ方向、リードはＸ方向であ
る。また、プリンタとして使用するときはCG形式はカラ
ムスキャン方式であり、このときのロードはＸ方向であ
りリードもＸ方向である。そして、マイクロプロセッサ
28からは第１のLSB/MSB制御部21へ第１の制御信号S
1が、第２のLSB/MSB制御部25への第２の制御信号S2が、
第１のセレクタ22へ第３の制御信号S3が、第２のセレク
タ24へ第４の制御信号S4がそれぞれ送出される。
第３図は８×８レジスタファイルの構成図である。第１
のセレクタ22からＸ方向の入力データDX（０〜７）もし
くはＹ方向の入力データDY（０〜７）が第１の制御信号
S1の選択により入力され、第２のセレクタ24から第２の
制御信号S2の選択により出力データQX（０〜７）からＸ
方向に出力される。
のセレクタ22からＸ方向の入力データDX（０〜７）もし
くはＹ方向の入力データDY（０〜７）が第１の制御信号
S1の選択により入力され、第２のセレクタ24から第２の
制御信号S2の選択により出力データQX（０〜７）からＸ
方向に出力される。
第４図（ａ）〜（ｅ）は文字パターンの変換と４つの制
御信号の関係について８×８の文字パターンを例にして
説明する図である。第４図（ａ）はロースキャン方式の
CGの場合の文字パターンの例である。この文字パターン
“2"はメモリー20のCG空間に格納されている例で、CPU
からのアドレス指定に対してフォントデータD00〜D07を
出力する。
御信号の関係について８×８の文字パターンを例にして
説明する図である。第４図（ａ）はロースキャン方式の
CGの場合の文字パターンの例である。この文字パターン
“2"はメモリー20のCG空間に格納されている例で、CPU
からのアドレス指定に対してフォントデータD00〜D07を
出力する。
第４図（ｂ）は（ａ）の如き文字パターンメモリの格納
状態をカラムスキャン印字バッフア26に格納する手順を
説明する図である。この場合には縦書きを横書きに変換
するので文字パターンの向きは変らない。図中の“文字
パターンメモリ”は第２図のメモリー20に“シフトレジ
スタ”は第２図の８×8RGファイル23に、“印字バッフ
ァ”はバッファレジスタ26にそれぞれ対応する。この対
応は以下の図においても同様である。
状態をカラムスキャン印字バッフア26に格納する手順を
説明する図である。この場合には縦書きを横書きに変換
するので文字パターンの向きは変らない。図中の“文字
パターンメモリ”は第２図のメモリー20に“シフトレジ
スタ”は第２図の８×8RGファイル23に、“印字バッフ
ァ”はバッファレジスタ26にそれぞれ対応する。この対
応は以下の図においても同様である。
まず、文字パターンメモリからのフォントデータの各ビ
ットb0〜b7は、第１の制御信号S1によりLSB/MSB制御部2
1において、上位ビットと下位ビットの入れ替え（bit入
れ替えON）がなされ、第３の制御信号S3により第１のセ
レクタ22において、シフトロードの方向がＹ方向に選択
される。これらの制御によって８×８レジスタファイル
23にはビットの反転したデータが下方から上方にシフト
しながら順次格納されていき図示の如き逆向きの文字パ
ターンを得る。次に、レジスタファイル23からのリード
では、まず第２のセレクタ24において、第４の制御信号
S4によりシフトリードの方向がＸ方向に選択され、さら
に第２の制御信号S2によってLSB/MSB制御部25において
上位ビットと下位ビットの入れ替えをせず（bit入れ替
えOFF）に印字バッファメモリ26に書き込み方向に沿っ
て格納される。
ットb0〜b7は、第１の制御信号S1によりLSB/MSB制御部2
1において、上位ビットと下位ビットの入れ替え（bit入
れ替えON）がなされ、第３の制御信号S3により第１のセ
レクタ22において、シフトロードの方向がＹ方向に選択
される。これらの制御によって８×８レジスタファイル
23にはビットの反転したデータが下方から上方にシフト
しながら順次格納されていき図示の如き逆向きの文字パ
ターンを得る。次に、レジスタファイル23からのリード
では、まず第２のセレクタ24において、第４の制御信号
S4によりシフトリードの方向がＸ方向に選択され、さら
に第２の制御信号S2によってLSB/MSB制御部25において
上位ビットと下位ビットの入れ替えをせず（bit入れ替
えOFF）に印字バッファメモリ26に書き込み方向に沿っ
て格納される。
第４図（ｃ）は印字方向を縦書きに変換する場合であ
る。この場合にはロースキャンCGを反時計方向へ90度回
転しカラムスキャン印字バッファに格納する。第４図
（ｂ）において詳細に説明したので以下の場合は説明を
簡略にする。この場合、まず第１の制御信号S1によるロ
ードデータのビット入れ替えは行わない（bit入れ替えO
FF）。また、第３の制御信号S3によるシフトロードの方
向はＹ方向に選択される。この制御によりレジスタファ
イルには文字パターンメモリのパターンと同じ向きに格
納される。次に、第２の制御信号S2によるリードデータ
のビット入れ替えは行われず（bit入れ替えOFF）、第４
の制御信号S4によりシフトリードの方向はＹ方向に選択
される。このような制御を行なうと印字バッファには書
き込み方向に沿って90度回転したパターンが格納され
る。
る。この場合にはロースキャンCGを反時計方向へ90度回
転しカラムスキャン印字バッファに格納する。第４図
（ｂ）において詳細に説明したので以下の場合は説明を
簡略にする。この場合、まず第１の制御信号S1によるロ
ードデータのビット入れ替えは行わない（bit入れ替えO
FF）。また、第３の制御信号S3によるシフトロードの方
向はＹ方向に選択される。この制御によりレジスタファ
イルには文字パターンメモリのパターンと同じ向きに格
納される。次に、第２の制御信号S2によるリードデータ
のビット入れ替えは行われず（bit入れ替えOFF）、第４
の制御信号S4によりシフトリードの方向はＹ方向に選択
される。このような制御を行なうと印字バッファには書
き込み方向に沿って90度回転したパターンが格納され
る。
第４図（ｄ）は印字を反転させる場合であり、ロースキ
ャンCGを反時計方向へ180度回転してカラムスキャン印
字バッファに格納する場合である。この場合、第１の制
御信号S1によるロードデータのビット入れ替えは行われ
ず（bit入れ替えOFF）、第３の制御信号S3によるシフト
ロード方向はＹ方向に選択される。次に第２の制御信号
S2によるリードデータのビット入れ替えがなされ（bit
入れ替えON）、第４の制御信号S4によりシフトリードの
方向はＸ方向に選択される。
ャンCGを反時計方向へ180度回転してカラムスキャン印
字バッファに格納する場合である。この場合、第１の制
御信号S1によるロードデータのビット入れ替えは行われ
ず（bit入れ替えOFF）、第３の制御信号S3によるシフト
ロード方向はＹ方向に選択される。次に第２の制御信号
S2によるリードデータのビット入れ替えがなされ（bit
入れ替えON）、第４の制御信号S4によりシフトリードの
方向はＸ方向に選択される。
第４図（ｅ）は印字を反転させる他の例であり、ロース
キャンCGを反時計方向へ270度回転してカラムスキャン
印字バッファに格納する。この場合、第１の制御信号S1
によるロードデータのビット入れ替えは行われず（bit
入れ替えOFF）、第３の制御信号S3によるシフトロード
の方向はＹ方向に選択され、リード時には第２の制御信
号S2によるリードデータのビット入れ替えが行われ（bi
t入れ替えON）、第４の制御信号S4によりシフトリード
の方向はＹ方向に選択される。
キャンCGを反時計方向へ270度回転してカラムスキャン
印字バッファに格納する。この場合、第１の制御信号S1
によるロードデータのビット入れ替えは行われず（bit
入れ替えOFF）、第３の制御信号S3によるシフトロード
の方向はＹ方向に選択され、リード時には第２の制御信
号S2によるリードデータのビット入れ替えが行われ（bi
t入れ替えON）、第４の制御信号S4によりシフトリード
の方向はＹ方向に選択される。
第５図（ａ）〜（ｅ）はカラムスキャン方式のCGの場合
の文字パターン変換の例である。第５図（ａ）はCG空間
の文字パターン格納の例であり、矢印方向からのCPUに
よるアドレス指定に対してフォントデータD00〜D07を出
力する。
の文字パターン変換の例である。第５図（ａ）はCG空間
の文字パターン格納の例であり、矢印方向からのCPUに
よるアドレス指定に対してフォントデータD00〜D07を出
力する。
第５図（ｂ）は横書き変換の場合で、カラムスキャンCG
から文字の向きを変えずにカラムスキャン印字バッファ
に格納する。この場合、第１の制御信号S1によるロード
データのビット入れ替えは行われず（OFF）、第３の制
御信号S3によるシフトロードの方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入れ替えは
行われず（OFF）、第４の制御信号S4によるシフトリー
ドの方向はＸの方向となる。
から文字の向きを変えずにカラムスキャン印字バッファ
に格納する。この場合、第１の制御信号S1によるロード
データのビット入れ替えは行われず（OFF）、第３の制
御信号S3によるシフトロードの方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入れ替えは
行われず（OFF）、第４の制御信号S4によるシフトリー
ドの方向はＸの方向となる。
第５図（ｃ）は縦書き変換の場合で、カラムスキャンCG
を反時計方向へ90度回転してカラムスキャン印字バッフ
ァに格納する。この場合、第１の制御信号S1によるロー
ドデータのビット入れ替えは行われず（OFF）、第３の
制御信号S3によるシフトロード方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入り替えが
行われ（ON）、第４の制御信号S4によるシフトリードの
方向はＹ方向となる。
を反時計方向へ90度回転してカラムスキャン印字バッフ
ァに格納する。この場合、第１の制御信号S1によるロー
ドデータのビット入れ替えは行われず（OFF）、第３の
制御信号S3によるシフトロード方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入り替えが
行われ（ON）、第４の制御信号S4によるシフトリードの
方向はＹ方向となる。
第５図（ｄ）は反転変換の場合で、カラムスキャンCGを
反時計方向へ180度回転してカラムスキャン印字バッフ
ァに格納する。この場合、第１の制御信号S1によるロー
ドデータのビット入れ替えは行われず（OFF）、第３の
制御信号S3によるシフトロード方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入れ替えが
行われ（ON）、第４の制御信号S4によるシフトリードの
方向はＸ方向となる。
反時計方向へ180度回転してカラムスキャン印字バッフ
ァに格納する。この場合、第１の制御信号S1によるロー
ドデータのビット入れ替えは行われず（OFF）、第３の
制御信号S3によるシフトロード方向はＸ方向となり、第
２の制御信号S2によるリードデータのビット入れ替えが
行われ（ON）、第４の制御信号S4によるシフトリードの
方向はＸ方向となる。
第５図（ｅ）は反転変換の他の場合で、カラムスキャン
CGを反時計方向へ270度回転してカラムスキャン印字バ
ッファに格納する。この場合、第１の制御信号S1による
ロードデータのビット入れ替えは行われず（OFF）、第
３の制御信号S3によるシフトロード方向はＸ方向とな
り、第２の制御信号S2によるリードデータのビット入れ
替えは行われず（OFF）、第４の制御信号S4によるシフ
トリードの方向はＹ方向となる。
CGを反時計方向へ270度回転してカラムスキャン印字バ
ッファに格納する。この場合、第１の制御信号S1による
ロードデータのビット入れ替えは行われず（OFF）、第
３の制御信号S3によるシフトロード方向はＸ方向とな
り、第２の制御信号S2によるリードデータのビット入れ
替えは行われず（OFF）、第４の制御信号S4によるシフ
トリードの方向はＹ方向となる。
以上、８×８ビット構成の文字パターンを、８×８シフ
トレジスタファイルを用いて文字パターン変換する場合
について説明したが、要するにＮ×Ｎのマトリックスフ
ァイルを必要とし、この場合、16×16あるいは24×24で
あってもよい。
トレジスタファイルを用いて文字パターン変換する場合
について説明したが、要するにＮ×Ｎのマトリックスフ
ァイルを必要とし、この場合、16×16あるいは24×24で
あってもよい。
第６図（ａ）は縦24ドット、横24ドットで構成される文
字パターンメモリ（漢字CG）の構成例であり、ロースキ
ャン方式CGの場合を示す。図に示すように１ブロック当
り８×８ドットのブロックが９コ設けられ、各々のブロ
ックについて前述の文字パターン変換が行われる。CPU
からは漢字CG−ROMチップのセレクト信号A,B,Cが入力さ
れ、セレクト信号Ａによって左側３ブロックが選択さ
れ、上段→中段→下段の順序で文字パターン変換が行わ
れる。
字パターンメモリ（漢字CG）の構成例であり、ロースキ
ャン方式CGの場合を示す。図に示すように１ブロック当
り８×８ドットのブロックが９コ設けられ、各々のブロ
ックについて前述の文字パターン変換が行われる。CPU
からは漢字CG−ROMチップのセレクト信号A,B,Cが入力さ
れ、セレクト信号Ａによって左側３ブロックが選択さ
れ、上段→中段→下段の順序で文字パターン変換が行わ
れる。
第６図（ｂ）はチップＡの上段部の８×８ビットをシフ
トレジスタへロードする場合で、ロースキャンCGをカラ
ムスキャンへ変換するときは、まず、漢字CG−ROMチッ
プセレクト信号Ａをセットし、第１制御信号S1をON、第
３制御信号S3をＹ方向、第２制御信号S2をOFF、第４制
御信号S4をＸ方向に制御し、第４図と同様にして８×８
シフトレジスタへ格納される。即ち、アドレス00番地の
フォントデータのbitを入れ替え、シフトレジスタのＹ
方向へシフトロードし、次に、アドレス01番地のフォン
トデータのbitを入れ替え、シフトレジスタのＹ方向へ
シフトロードし、以下同様に文字パターンメモリの内容
を順次シフトロードしていく。このようにして、アドレ
ス07番地までの８回のシフトロード処理により文字パタ
ーンメモリ・チップＡの上段部の８×８ビットのデータ
をシフトレジスタへ格納する。
トレジスタへロードする場合で、ロースキャンCGをカラ
ムスキャンへ変換するときは、まず、漢字CG−ROMチッ
プセレクト信号Ａをセットし、第１制御信号S1をON、第
３制御信号S3をＹ方向、第２制御信号S2をOFF、第４制
御信号S4をＸ方向に制御し、第４図と同様にして８×８
シフトレジスタへ格納される。即ち、アドレス00番地の
フォントデータのbitを入れ替え、シフトレジスタのＹ
方向へシフトロードし、次に、アドレス01番地のフォン
トデータのbitを入れ替え、シフトレジスタのＹ方向へ
シフトロードし、以下同様に文字パターンメモリの内容
を順次シフトロードしていく。このようにして、アドレ
ス07番地までの８回のシフトロード処理により文字パタ
ーンメモリ・チップＡの上段部の８×８ビットのデータ
をシフトレジスタへ格納する。
第６図（ｃ）は８×８のシフトレジスタの内容をリード
し印字バッファへ書き込む場合である。この場合、第４
制御信号S4によるシフトリードの方向はＸ方向となり、
第２制御信号S2によるビット入れ替えは行われない（OF
F）。次にシフトレジスタをリードしそのデータを印字
バッファメモリーのＮ番地へ格納する。そして次のリー
ドデータはＮ＋３番地のアドレスへ格納し、以下同様に
シフトレジスタの内容を順次シフトリードし、＋３番地
づつずらしながら印字バッファメモリーへ格納してい
く。このようにして８回のシフトリードと印字バッファ
への格納処理により文字パターンメモリ・チップＡの上
段部のパターン変換が完了する。
し印字バッファへ書き込む場合である。この場合、第４
制御信号S4によるシフトリードの方向はＸ方向となり、
第２制御信号S2によるビット入れ替えは行われない（OF
F）。次にシフトレジスタをリードしそのデータを印字
バッファメモリーのＮ番地へ格納する。そして次のリー
ドデータはＮ＋３番地のアドレスへ格納し、以下同様に
シフトレジスタの内容を順次シフトリードし、＋３番地
づつずらしながら印字バッファメモリーへ格納してい
く。このようにして８回のシフトリードと印字バッファ
への格納処理により文字パターンメモリ・チップＡの上
段部のパターン変換が完了する。
次に、文字パターンメモリ・チップＡの中段部の８×８
ビットをシフトレジスタへロードする場合も、第６図
（ｂ）と同様の手順により行われる。第６図（ｄ）は８
×８シフトレジスタに格納されたチップＡの中段部パタ
ーンを印字バッファメモリーへ書き込む場合である。こ
の場合には、第４制御信号S4によるシフトリード方向は
Ｘ方向であり、第２制御信号S2によるビット入れ替えは
行われず（OFF）、シフトレジスタをリードしそのデー
タを印字バッファメモリのＮ＋１番地へ格納する。シフ
トレジスタをリードしそのデータを今度はＮ＋４番地の
アドレスへ格納する。以下同様にシフトレジスタの内容
を順次シフトリードし、＋３番地づつずらしながら印字
バッファメモリーへ格納していく。そして８回のシフト
リードと印字バッファへの格納処理により文字パターン
メモリ・チップＡの中段部のパターン変換が完了する。
ビットをシフトレジスタへロードする場合も、第６図
（ｂ）と同様の手順により行われる。第６図（ｄ）は８
×８シフトレジスタに格納されたチップＡの中段部パタ
ーンを印字バッファメモリーへ書き込む場合である。こ
の場合には、第４制御信号S4によるシフトリード方向は
Ｘ方向であり、第２制御信号S2によるビット入れ替えは
行われず（OFF）、シフトレジスタをリードしそのデー
タを印字バッファメモリのＮ＋１番地へ格納する。シフ
トレジスタをリードしそのデータを今度はＮ＋４番地の
アドレスへ格納する。以下同様にシフトレジスタの内容
を順次シフトリードし、＋３番地づつずらしながら印字
バッファメモリーへ格納していく。そして８回のシフト
リードと印字バッファへの格納処理により文字パターン
メモリ・チップＡの中段部のパターン変換が完了する。
さらに、文字パターンメモリ・チップＡの下段部の８×
８ビットをシフトレジスタへロードする場合も、第６図
（ｂ）と同様の手順により行われる。第６図（ｅ）は下
段部パターンを印字バッファメモリーへ書き込む場合で
ある。この場合にはＮ＋２番地から格納が開始されＮ＋
５番地に格納し、順次、＋３番地づつずらしながら印字
バッファメモリーへ格納していく。
８ビットをシフトレジスタへロードする場合も、第６図
（ｂ）と同様の手順により行われる。第６図（ｅ）は下
段部パターンを印字バッファメモリーへ書き込む場合で
ある。この場合にはＮ＋２番地から格納が開始されＮ＋
５番地に格納し、順次、＋３番地づつずらしながら印字
バッファメモリーへ格納していく。
以上の処理によってチップＡの縦24ドット、横８ドット
分の文字パターンデータが印字バッファメモリのＮ〜Ｎ
＋23番地までにカラムスキャン方式に変換され格納され
る。次に漢字CG−ROMチップセレクト信号Ｂをセット
し、同様の（ａ）〜（ｅ）の手段によりチップＢの縦24
ドット、横８ドット分を印字バッファのＮ＋24〜Ｎ＋47
番地までにカラムスキャン方式に変換し格納する。最後
にチップセレクト信号Ｃをセットし、同様の手順により
Ｎ＋48〜Ｎ＋71番地までに格納する。これにより第７図
に示すように、縦24ドット、横24ドットで示される
“漢”の文字が印字バッファメモリーのＮ〜Ｎ＋71番地
までにカラムスキャン方式に変換され格納される。
分の文字パターンデータが印字バッファメモリのＮ〜Ｎ
＋23番地までにカラムスキャン方式に変換され格納され
る。次に漢字CG−ROMチップセレクト信号Ｂをセット
し、同様の（ａ）〜（ｅ）の手段によりチップＢの縦24
ドット、横８ドット分を印字バッファのＮ＋24〜Ｎ＋47
番地までにカラムスキャン方式に変換し格納する。最後
にチップセレクト信号Ｃをセットし、同様の手順により
Ｎ＋48〜Ｎ＋71番地までに格納する。これにより第７図
に示すように、縦24ドット、横24ドットで示される
“漢”の文字が印字バッファメモリーのＮ〜Ｎ＋71番地
までにカラムスキャン方式に変換され格納される。
尚、シフトレジスタファイルのシフト方向はX/Yの２方
向に限定されず、各々正／逆へのシフト動作を可能なら
しめても良い。このようにすると前述の反時計方向への
270度回転の場合に、印字バッファへの書き込み方向を
逆方向としなければならない点が解決できる。さらに、
文字パターンの回転は４つの制御信号により時計方向へ
の回転も可能であり文字の回転と４つの制御信号の関係
は前述の組み合せに限定されず多数の組み合せが可能で
ある。
向に限定されず、各々正／逆へのシフト動作を可能なら
しめても良い。このようにすると前述の反時計方向への
270度回転の場合に、印字バッファへの書き込み方向を
逆方向としなければならない点が解決できる。さらに、
文字パターンの回転は４つの制御信号により時計方向へ
の回転も可能であり文字の回転と４つの制御信号の関係
は前述の組み合せに限定されず多数の組み合せが可能で
ある。
以上説明したように、本発明によれば、文字パターン交
換の高速化が図れ、変換アルゴリズムの簡略化が図れ、
かつ縦書き／横書き、即ち、ロースキャン方式およびカ
ラムスキャン方式の２種類の方式に対して容易に対応可
能である。
換の高速化が図れ、変換アルゴリズムの簡略化が図れ、
かつ縦書き／横書き、即ち、ロースキャン方式およびカ
ラムスキャン方式の２種類の方式に対して容易に対応可
能である。
第１図は本発明の原理説明図、 第２図は本発明の一実施例ブロック図、 第３図は８×８レジスタファイルの入出力を説明する
図、 第４図（ａ）は文字パターン格納例とロースキャン方式
を説明する図、（ｂ）〜（ｅ）は各種変換の例を説明す
る図、 第５図（ａ）は文字パターン格納例とカラムスキャン方
式を説明する図、（ｂ）〜（ｅ）は各種変換の例を説明
する図、 第６図（ａ）は24×24文字パターンメモリの構成例、
（ｂ）は横書き変換の例を説明する図、（ｃ）〜（ｅ）
は印字バッファメモリーへの書込みを説明する図、およ
び 第７図は一文字分のパターン図である。 （符号の説明） 20……キャラクタゼネレータ、 21,25……LSB/MSB制御部、 22,24……ビット切換部、 23……レジスタファイル、 26……バッファメモリ、 27……印字機構。
図、 第４図（ａ）は文字パターン格納例とロースキャン方式
を説明する図、（ｂ）〜（ｅ）は各種変換の例を説明す
る図、 第５図（ａ）は文字パターン格納例とカラムスキャン方
式を説明する図、（ｂ）〜（ｅ）は各種変換の例を説明
する図、 第６図（ａ）は24×24文字パターンメモリの構成例、
（ｂ）は横書き変換の例を説明する図、（ｃ）〜（ｅ）
は印字バッファメモリーへの書込みを説明する図、およ
び 第７図は一文字分のパターン図である。 （符号の説明） 20……キャラクタゼネレータ、 21,25……LSB/MSB制御部、 22,24……ビット切換部、 23……レジスタファイル、 26……バッファメモリ、 27……印字機構。
Claims (1)
- 【請求項１】キャラクタゼネレータ（CG）からリードさ
れた文字パターンを所定の方向に変換する文字パターン
変換装置において、 Ｎ×Ｎドットのマトリクス状に構成され、変換された文
字パターンを一時ロードするシフトレジスタファイルで
構成される一時記憶手段（13）と、 前記キャラクタゼネレータからリードされた文字パター
ンのビット構成の順序を、マイクロプロセッサ（MPU）
からの第１の制御信号（S1）に基づいて切り換える第１
ビット構成制御手段（11）と、 前記第１ビット構成制御手段により順序を切り換えたビ
ット構成について、前記一時記憶手段（13）へのロード
方向を前記マイクロプロセッサからの第３の制御信号
（S3）に基づいて切り換える第１ビット方向切換手段
（12）と、 前記一時記憶手段（13）からのリード方向を前記マイク
ロプロセッサからの第４の制御信号（S4）に基づいて切
り換える第２ビット方向切換手段（14）と、 前記第２ビット方向切換手段（14）の出力のビット構成
の順序を前記マイクロプロセッサからの第２の制御信号
（S2）に基づいて切り換える第２ビット構成制御手段
（15）と、 を備え、前記マイクロプロセッサからの前記第１乃至第
４の制御信号の組合せに基づいて前記文字パターンを所
定の方向に変換することを特徴とする文字パターン変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179938A JPH0747326B2 (ja) | 1987-07-21 | 1987-07-21 | 文字パターン変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179938A JPH0747326B2 (ja) | 1987-07-21 | 1987-07-21 | 文字パターン変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424763A JPS6424763A (en) | 1989-01-26 |
| JPH0747326B2 true JPH0747326B2 (ja) | 1995-05-24 |
Family
ID=16074562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179938A Expired - Fee Related JPH0747326B2 (ja) | 1987-07-21 | 1987-07-21 | 文字パターン変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0747326B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2537394B2 (ja) * | 1989-02-18 | 1996-09-25 | 株式会社ピーエフユー | シリアル・ドット・プリンタの印字制御方式 |
| JPH05266180A (ja) * | 1992-03-19 | 1993-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 高速画像処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239193A (ja) * | 1986-04-11 | 1987-10-20 | 株式会社日立製作所 | 文字パタ−ン発生器 |
| JPS62280043A (ja) * | 1986-05-30 | 1987-12-04 | Oki Electric Ind Co Ltd | 文字パタ−ン変換回路 |
-
1987
- 1987-07-21 JP JP62179938A patent/JPH0747326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6424763A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH031193A (ja) | データ変換装置 | |
| EP0091124B1 (en) | Video signal generating circuit | |
| US4935897A (en) | Semiconductor memory device suitable for use as a dot image buffer for a printer | |
| JPS63280658A (ja) | 鏡像印字機能付き印字装置 | |
| EP0397415A2 (en) | Raster scan type printer | |
| EP0351347A2 (en) | Improved pattern mover for raster printing | |
| JP2748003B2 (ja) | 文字パターン回転処理方法 | |
| JP2748004B2 (ja) | 文字パターン群の回転処理方法 | |
| JPH0812545B2 (ja) | パターンデータ出力制御装置 | |
| JPH0690610B2 (ja) | 文字パターン処理方法 | |
| JP2711673B2 (ja) | 画像データ転送制御方式及び装置 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPS6183048A (ja) | イメ−ジデ−タ回転装置 | |
| JPS636653A (ja) | デ−タ転送制御装置 | |
| JP2560742B2 (ja) | 文字パターン発生装置 | |
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| KR930009098B1 (ko) | 액정표시제어장치 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPH02106363A (ja) | 印字装置の図形情報回転回路 | |
| JPS583876A (ja) | 感熱式ドツトプリンタにおける拡大文字印字方法 | |
| JPH0461776B2 (ja) | ||
| JPH0333111B2 (ja) | ||
| JPS58113977A (ja) | ドツトパタ−ンの横縦変換方式 | |
| JPS62269993A (ja) | 情報出力装置 | |
| JPS58119874A (ja) | 印刷制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |