JPH0748448B2 - 薄膜キャパシタとその製造方法 - Google Patents
薄膜キャパシタとその製造方法Info
- Publication number
- JPH0748448B2 JPH0748448B2 JP3223683A JP22368391A JPH0748448B2 JP H0748448 B2 JPH0748448 B2 JP H0748448B2 JP 3223683 A JP3223683 A JP 3223683A JP 22368391 A JP22368391 A JP 22368391A JP H0748448 B2 JPH0748448 B2 JP H0748448B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film
- silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は占有面積が小さく、高集
積化に適した薄膜キャパシタとその製造方法に関する。
積化に適した薄膜キャパシタとその製造方法に関する。
【０００２】
【従来の技術】集積回路技術の発達によって電子回路は
近年ますます小型化しており、各種電子回路に必須の回
路素子であるコンデンサの小型化も一段と重要になって
いる。このコンデンサとしては、誘電体薄膜を用いた薄
膜コンデンサがトランジスタ等の能動素子と同一の基板
上に形成されて利用されているが、能動素子の小型化が
急速に進む中で薄膜コンダンサの小型化は遅れており、
より一層の高集積化を阻む大きな要因となってきてい
る。これは、従来用いられている誘電体薄膜材料が、Ｓ
ｉＯ2，Ｓｉ3Ｎ4等のような誘電率がたかだか１０以下
の材料に限られているためであり、薄膜コンデンサを小
型化する手段として誘電率の大きな誘電体薄膜を開発す
ることが必要となっている。化学式ＡＢＯ3で表される
ペロブスカイト型酸化物であるＢａＴｉＯ3，ＳｒＴｉ
Ｏ3，ＰｂＺｒＯ3およびイルメナイト型酸化物ＬｉＮｂ
Ｏ3あるいはＢｉ4Ｔｉ3Ｏ12等の強誘電体に属する酸化
物は、上記の単一組成並びに相互の固溶体組成で、単結
晶あるいはセラミックにおいて１００以上１００００に
も及ぶ誘電率を有することが知られており、セラミック
・コンデンサに広く用いられている。これらの材料の薄
膜化は上述の薄膜コンデンサの小型化に極めて有効であ
り、かなり以前から研究が行われている。それらの中で
比較的良好な特性が得られている例としては、プロシー
ディング・オブ・ザ・アイ・イ−・イ−・イ−(Proceed
ings of the IEEE),第５９巻，１０号，１４４０−１４
４７頁に所載の論文があり、スパッタリングによる成膜
および熱処理を行ったＢａＴｉＯ3薄膜で、１６（室温
で作成）から１９００（１２００℃で熱処理）の誘電率
が得られている。
近年ますます小型化しており、各種電子回路に必須の回
路素子であるコンデンサの小型化も一段と重要になって
いる。このコンデンサとしては、誘電体薄膜を用いた薄
膜コンデンサがトランジスタ等の能動素子と同一の基板
上に形成されて利用されているが、能動素子の小型化が
急速に進む中で薄膜コンダンサの小型化は遅れており、
より一層の高集積化を阻む大きな要因となってきてい
る。これは、従来用いられている誘電体薄膜材料が、Ｓ
ｉＯ2，Ｓｉ3Ｎ4等のような誘電率がたかだか１０以下
の材料に限られているためであり、薄膜コンデンサを小
型化する手段として誘電率の大きな誘電体薄膜を開発す
ることが必要となっている。化学式ＡＢＯ3で表される
ペロブスカイト型酸化物であるＢａＴｉＯ3，ＳｒＴｉ
Ｏ3，ＰｂＺｒＯ3およびイルメナイト型酸化物ＬｉＮｂ
Ｏ3あるいはＢｉ4Ｔｉ3Ｏ12等の強誘電体に属する酸化
物は、上記の単一組成並びに相互の固溶体組成で、単結
晶あるいはセラミックにおいて１００以上１００００に
も及ぶ誘電率を有することが知られており、セラミック
・コンデンサに広く用いられている。これらの材料の薄
膜化は上述の薄膜コンデンサの小型化に極めて有効であ
り、かなり以前から研究が行われている。それらの中で
比較的良好な特性が得られている例としては、プロシー
ディング・オブ・ザ・アイ・イ−・イ−・イ−(Proceed
ings of the IEEE),第５９巻，１０号，１４４０−１４
４７頁に所載の論文があり、スパッタリングによる成膜
および熱処理を行ったＢａＴｉＯ3薄膜で、１６（室温
で作成）から１９００（１２００℃で熱処理）の誘電率
が得られている。
【０００３】一方、現在の高集積回路に広く用いられて
いる電極材料は多結晶シリコンあるいはシリコン基板自
体の一部に不純物を高濃度にドーピングした低抵抗シリ
コン層である。以下これらを総してシリコン電極と呼
ぶ。シリコン電極は微細加工技術が確立されており、す
でに広く用いられているため、シリコン電極上に良好な
高誘電率薄膜が作製できれば、集積回路用コンデンサへ
の利用が可能となる。このような従来技術としては、例
えばＩＢＭ・ジャーナル・オブ・リサーチ・アンド・デ
ィベロップメント(IBM Journal of Research and Devel
opment),１９６９年，１１月号，６８６−６９５頁に所
載のＳｒＴｉＯ3膜に関する論文、あるいはジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー(Journalof Vacuum Science and Technology), 第１
６巻，２号，３１５−３１８頁に所載のＢａＴｉＯ3に
関する論文がある。しかし、前述のように高誘電率を得
るためには高い成膜温度を必要とするために、従来シリ
コン電極上に作成されているＢａＴｉＯ3等の誘電体薄
膜は約１００オングストロームの二酸化シリコン（Ｓｉ
Ｏ2）に等価な層が界面に形成されてしまうと報告され
ている。この界面層は誘電率が低い層であるため、結果
としてシリコン上に形成した高誘電率薄膜の実効的な誘
電率は大きく低下してしまい、高誘電率材料を用いる利
点がほとんど損なわれていた。これに対して本出願人は
シリコン電極上にＴａ，Ｔｉ，Ｗ等の高融点金属とＰ
ｔ，Ｐｄ等の高融点貴金属とを積層形成したものをバリ
ア層として用いることによって誘電率の低下を防ぐこと
ができることを特開平１−２３８４８４号公報に開示し
ている。
いる電極材料は多結晶シリコンあるいはシリコン基板自
体の一部に不純物を高濃度にドーピングした低抵抗シリ
コン層である。以下これらを総してシリコン電極と呼
ぶ。シリコン電極は微細加工技術が確立されており、す
でに広く用いられているため、シリコン電極上に良好な
高誘電率薄膜が作製できれば、集積回路用コンデンサへ
の利用が可能となる。このような従来技術としては、例
えばＩＢＭ・ジャーナル・オブ・リサーチ・アンド・デ
ィベロップメント(IBM Journal of Research and Devel
opment),１９６９年，１１月号，６８６−６９５頁に所
載のＳｒＴｉＯ3膜に関する論文、あるいはジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー(Journalof Vacuum Science and Technology), 第１
６巻，２号，３１５−３１８頁に所載のＢａＴｉＯ3に
関する論文がある。しかし、前述のように高誘電率を得
るためには高い成膜温度を必要とするために、従来シリ
コン電極上に作成されているＢａＴｉＯ3等の誘電体薄
膜は約１００オングストロームの二酸化シリコン（Ｓｉ
Ｏ2）に等価な層が界面に形成されてしまうと報告され
ている。この界面層は誘電率が低い層であるため、結果
としてシリコン上に形成した高誘電率薄膜の実効的な誘
電率は大きく低下してしまい、高誘電率材料を用いる利
点がほとんど損なわれていた。これに対して本出願人は
シリコン電極上にＴａ，Ｔｉ，Ｗ等の高融点金属とＰ
ｔ，Ｐｄ等の高融点貴金属とを積層形成したものをバリ
ア層として用いることによって誘電率の低下を防ぐこと
ができることを特開平１−２３８４８４号公報に開示し
ている。
【０００４】
【発明が解決しようとする課題】前述のように、更に高
い誘電率を得るためには成膜温度は高いほど良い。しか
しながら特開平１−２３８４８４号公報を用いた手法で
はバリア層の耐熱温度は６００℃以下であり、バリア特
性の高温化が要求されている。本発明は、このような従
来の問題点を解決して、誘電体と電極との拡散反応で低
誘電率層が形成されることがなく、小さな面積で大きな
容量値を実現できる薄膜キャパシタを提供することを目
的とする。
い誘電率を得るためには成膜温度は高いほど良い。しか
しながら特開平１−２３８４８４号公報を用いた手法で
はバリア層の耐熱温度は６００℃以下であり、バリア特
性の高温化が要求されている。本発明は、このような従
来の問題点を解決して、誘電体と電極との拡散反応で低
誘電率層が形成されることがなく、小さな面積で大きな
容量値を実現できる薄膜キャパシタを提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は、基板上にシリ
コン、シリサイド、あるいはシリコンを含有する導体か
らなる第１電極と、酸素を含有するＴａからなる第２電
極と、Ｐｔ電極と、誘電体膜と、上部電極とを順次積層
した構造であることを特徴とする薄膜キャパシタであ
る。本発明において、第２電極は、酸素のタンタルに対
する原子分率Ｏ／Ｔａが１．８以下であることを好適と
する。またその製造方法は、基板上に、シリコン、シリ
サイド、あるいはシリコンを含有する導体からなる第１
電極、ＴａおよびＰｔを順次積層形成した後に、酸素雰
囲気中、４５０〜８００℃の温度で熱処理を施して酸素
を含有するＴａからなる第２電極を作製する工程を備え
たことを特徴とする。
コン、シリサイド、あるいはシリコンを含有する導体か
らなる第１電極と、酸素を含有するＴａからなる第２電
極と、Ｐｔ電極と、誘電体膜と、上部電極とを順次積層
した構造であることを特徴とする薄膜キャパシタであ
る。本発明において、第２電極は、酸素のタンタルに対
する原子分率Ｏ／Ｔａが１．８以下であることを好適と
する。またその製造方法は、基板上に、シリコン、シリ
サイド、あるいはシリコンを含有する導体からなる第１
電極、ＴａおよびＰｔを順次積層形成した後に、酸素雰
囲気中、４５０〜８００℃の温度で熱処理を施して酸素
を含有するＴａからなる第２電極を作製する工程を備え
たことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について説明する。 実施例１ 図１は本発明をＭＩＳ(Metal Insulator Semiconducto
r)容量に適用した実施例を示す。まず、半導体基板１に
分離用酸化膜２を成長した後、サブコンタクト３を開口
し高濃度不純物層（第１電極）４を形成する。ここで高
濃度層はオーミックコンタクトをとるためのものであ
り、第１電極に相当する。本例ではＮ型の不純物を用い
ているが、これは基板の導電型に応じて変えればよく、
Ｐ型基板ではＰ型不純物を使用すればよい。また、第１
電極としてはシリコンの他、シリサイドあるいはシリコ
ンを含有する導体であってもよい。次にＴａ電極とＰｔ
電極５をスパッタ法等により積層し、酸素雰囲気中で熱
処理を行うことによってＴａ層に酸素を含有せしめて第
２電極６を形成する。その後、フォトリソグラフィー技
術等を用いて選択的にＰｔ電極５と第２電極６を第１電
極４上に形成する。更に容量膜７を、例えばスパッタ法
などで成膜して選択的にＰｔ電極５上に形成する。ここ
で容量膜７としては、例えばＳｒＴｉＯ3，ＢａＴｉ
Ｏ3，ＰＺＴ等が挙げられる。しかるのち、保護用の層
間膜８を積層し、容量膜７の上部のみを開口し、上部電
極９をスパッタ法などで成膜して選択的にエッチングし
て、容量素子は完成する。これらの一連の工程で容量膜
や各電極の厚さは必要とする容量値やバリア性の大小で
決定できる。
r)容量に適用した実施例を示す。まず、半導体基板１に
分離用酸化膜２を成長した後、サブコンタクト３を開口
し高濃度不純物層（第１電極）４を形成する。ここで高
濃度層はオーミックコンタクトをとるためのものであ
り、第１電極に相当する。本例ではＮ型の不純物を用い
ているが、これは基板の導電型に応じて変えればよく、
Ｐ型基板ではＰ型不純物を使用すればよい。また、第１
電極としてはシリコンの他、シリサイドあるいはシリコ
ンを含有する導体であってもよい。次にＴａ電極とＰｔ
電極５をスパッタ法等により積層し、酸素雰囲気中で熱
処理を行うことによってＴａ層に酸素を含有せしめて第
２電極６を形成する。その後、フォトリソグラフィー技
術等を用いて選択的にＰｔ電極５と第２電極６を第１電
極４上に形成する。更に容量膜７を、例えばスパッタ法
などで成膜して選択的にＰｔ電極５上に形成する。ここ
で容量膜７としては、例えばＳｒＴｉＯ3，ＢａＴｉ
Ｏ3，ＰＺＴ等が挙げられる。しかるのち、保護用の層
間膜８を積層し、容量膜７の上部のみを開口し、上部電
極９をスパッタ法などで成膜して選択的にエッチングし
て、容量素子は完成する。これらの一連の工程で容量膜
や各電極の厚さは必要とする容量値やバリア性の大小で
決定できる。
【０００７】上記の酸素雰囲気中での熱処理温度を変化
させた時の容量膜の成膜温度と、容量膜の誘電率との関
係を図２に示す。容量膜としては膜厚約１００ｎｍのＢ
ａＴｉＯ3を用いた。図２において、曲線ａは熱処理温
度が４００℃以下の場合、曲線ｂは熱処理温度が４５０
℃以上８００℃以下の場合、曲線ｃは熱処理温度が８５
０℃以上の場合の、それぞれ典型的な誘電率と成膜温度
の関係である。曲線ａでは膜の誘電率は成膜温度と共に
増加するが、６５０℃の成膜温度で著しく低下する。曲
線ｂでは誘電率は８００℃の成膜温度まで単調に増加す
る。曲線ｃでも誘電率は成膜温度と共に単調に増加する
が、曲線ｂに比べて値が小さく、しかも、６００℃以上
の成膜温度域で誘電率がある一定の値に近づく傾向があ
る。Rutherford backscattering spectroscopy（ＲＢ
Ｓ）法で組成分析を行った結果、熱処理４００℃以下で
はＴａ層はほとんど酸素を含まないが、４５０℃以上８
００℃以下では第２電極であるＴａ層が原子分率Ｏ／Ｔ
ａ＝１．８以下の割合で酸素を含んでいることが分かっ
た。一方、熱処理８５０℃以上では第２電極内の酸素量
が多くなり、２＜Ｏ／Ｔａ＜２．５であった。以上の結
果から、Ｔａ層のＳｉに対するバリア特性はＴａ中に０
＜Ｏ／Ｔａ＜１．８の酸素が含まれることによって著し
く向上することが分かる。但し、Ｏ／Ｔａ＞２になると
絶縁性の五酸化タンタル層が形成されて実効誘電率が低
下するものと考えられる。
させた時の容量膜の成膜温度と、容量膜の誘電率との関
係を図２に示す。容量膜としては膜厚約１００ｎｍのＢ
ａＴｉＯ3を用いた。図２において、曲線ａは熱処理温
度が４００℃以下の場合、曲線ｂは熱処理温度が４５０
℃以上８００℃以下の場合、曲線ｃは熱処理温度が８５
０℃以上の場合の、それぞれ典型的な誘電率と成膜温度
の関係である。曲線ａでは膜の誘電率は成膜温度と共に
増加するが、６５０℃の成膜温度で著しく低下する。曲
線ｂでは誘電率は８００℃の成膜温度まで単調に増加す
る。曲線ｃでも誘電率は成膜温度と共に単調に増加する
が、曲線ｂに比べて値が小さく、しかも、６００℃以上
の成膜温度域で誘電率がある一定の値に近づく傾向があ
る。Rutherford backscattering spectroscopy（ＲＢ
Ｓ）法で組成分析を行った結果、熱処理４００℃以下で
はＴａ層はほとんど酸素を含まないが、４５０℃以上８
００℃以下では第２電極であるＴａ層が原子分率Ｏ／Ｔ
ａ＝１．８以下の割合で酸素を含んでいることが分かっ
た。一方、熱処理８５０℃以上では第２電極内の酸素量
が多くなり、２＜Ｏ／Ｔａ＜２．５であった。以上の結
果から、Ｔａ層のＳｉに対するバリア特性はＴａ中に０
＜Ｏ／Ｔａ＜１．８の酸素が含まれることによって著し
く向上することが分かる。但し、Ｏ／Ｔａ＞２になると
絶縁性の五酸化タンタル層が形成されて実効誘電率が低
下するものと考えられる。
【０００８】実施例２ 図３に本発明の第２の実施例を示す。本例はＭＩＭ (Me
tal Insulator Metal)容量に適用した例である。まず、
半導体基板１上に分離用酸化膜２を成長し、シリコン、
シリサイドあるいはシリコンを含む導体からなる第１電
極４を形成する。この第１電極上の少なくとも容量膜を
形成する部分に酸素を含有するＴａからなる第２電極６
とＰｔ電極５を形成する。第２電極の作製法は実施例１
と同様であり、酸素雰囲気中での熱処理温度は６００℃
とした。次に容量膜７を成膜後選択的に形成する。更に
層間膜８を形成した後、上部電極９および第１電極引出
し用配線１０を形成して容量素子は完成する。本容量素
子においても実施例１中の図２の曲線ｂと同等な誘電率
と成膜温度の関係が得られた。
tal Insulator Metal)容量に適用した例である。まず、
半導体基板１上に分離用酸化膜２を成長し、シリコン、
シリサイドあるいはシリコンを含む導体からなる第１電
極４を形成する。この第１電極上の少なくとも容量膜を
形成する部分に酸素を含有するＴａからなる第２電極６
とＰｔ電極５を形成する。第２電極の作製法は実施例１
と同様であり、酸素雰囲気中での熱処理温度は６００℃
とした。次に容量膜７を成膜後選択的に形成する。更に
層間膜８を形成した後、上部電極９および第１電極引出
し用配線１０を形成して容量素子は完成する。本容量素
子においても実施例１中の図２の曲線ｂと同等な誘電率
と成膜温度の関係が得られた。
【０００９】
【発明の効果】以上述べたように、本発明では誘電率が
大きい誘電体膜を使用するうえで、誘電体と電極との拡
散反応による低誘電率層の形成を防ぐことができるた
め、従来の容量素子に比べてはるかに小さい面積で同等
以上の容量値を実現でき、高集積化に大きく貢献でき
る。
大きい誘電体膜を使用するうえで、誘電体と電極との拡
散反応による低誘電率層の形成を防ぐことができるた
め、従来の容量素子に比べてはるかに小さい面積で同等
以上の容量値を実現でき、高集積化に大きく貢献でき
る。
【図１】本発明の一実施例の断面図である。
【図２】成膜温度と誘電率との関係を示す図である。
【図３】本発明の別の一実施例の断面図である。
１ 半導体基板 ２ 分離用酸化膜 ３ サブコンタクト ４ 第１電極 ５ Ｐｔ電極 ６ 第２電極 ７ 容量膜 ８ 層間膜 ９ 上部電極 １０ 第１電極引出し用配線
Claims (2)
- 【請求項１】 基板上にシリコン、シリサイド、あるい
はシリコンを含有する導体からなる第１電極と、酸素を
含有するＴａからなり酸素のタンタルに対する原子分率
Ｏ／Ｔａが１．８以下である第２電極と、Ｐｔ電極と、
誘電体膜と、上部電極とを順次積層した構造であること
を特徴とする薄膜キャパシタ。 - 【請求項２】 請求項１記載の薄膜キャパシタの製造方
法であって、基板上に、シリコン、シリサイド、あるい
はシリコンを含有する導体からなる第１電極、Ｔａおよ
びＰｔを順次積層形成した後に、酸素雰囲気中、４５０
〜８００℃の温度で熱処理を施して、酸素を含有するＴ
ａからなり酸素のタンタルに対する原子分率Ｏ／Ｔａが
１．８以下である第２電極を作製する工程を備えたこと
を特徴とする薄膜キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223683A JPH0748448B2 (ja) | 1991-08-09 | 1991-08-09 | 薄膜キャパシタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223683A JPH0748448B2 (ja) | 1991-08-09 | 1991-08-09 | 薄膜キャパシタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547587A JPH0547587A (ja) | 1993-02-26 |
| JPH0748448B2 true JPH0748448B2 (ja) | 1995-05-24 |
Family
ID=16802014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223683A Expired - Fee Related JPH0748448B2 (ja) | 1991-08-09 | 1991-08-09 | 薄膜キャパシタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748448B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69510284T2 (de) | 1994-08-25 | 1999-10-14 | Seiko Epson Corp. | Flüssigkeitsstrahlkopf |
| US7057877B2 (en) | 2003-08-27 | 2006-06-06 | Seiko Epson Corporation | Capacitor, method of manufacture thereof and semiconductor device |
| JP2005167060A (ja) | 2003-12-04 | 2005-06-23 | Seiko Epson Corp | キャパシタとその製造方法、及び半導体装置 |
| JP3841085B2 (ja) | 2004-01-29 | 2006-11-01 | セイコーエプソン株式会社 | キャパシタとその製造方法、及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338809A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | タンタル薄膜コンデンサ |
| JPH0687491B2 (ja) * | 1989-09-14 | 1994-11-02 | 日本電気株式会社 | 薄膜コンデンサ |
-
1991
- 1991-08-09 JP JP3223683A patent/JPH0748448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547587A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369827B2 (ja) | 半導体装置及びその製造方法 | |
| US5965942A (en) | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug | |
| US5053917A (en) | Thin film capacitor and manufacturing method thereof | |
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| EP0618597B1 (en) | Lightly donor doped electrodes for high-dielectric-constant materials | |
| DE69529498T2 (de) | Leitfähige Barriereschicht aus einer Legierung von Edelmetall und Isolator als Elektroden für Material mit hohen dielektrischen Konstanten | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| EP0697719A2 (en) | Microelectronic structure including a conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes and method of fabricating the same | |
| EP0697720A1 (en) | A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
| JP2002534818A (ja) | 半導体構造素子およびその製造方法 | |
| KR20010014838A (ko) | 실리콘상의 비결정성 유전체 커패시터 | |
| US20010032992A1 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP2002043517A (ja) | 半導体装置およびその製造方法 | |
| JP2785126B2 (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| JPH03101260A (ja) | 薄膜コンデンサ | |
| JP3123448B2 (ja) | 薄膜キャパシタ | |
| JPH0748448B2 (ja) | 薄膜キャパシタとその製造方法 | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| JP3120568B2 (ja) | 薄膜キャパシタ | |
| JPH03257857A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| JPH0387056A (ja) | 薄膜コンデンサおよびその製造方法 | |
| US20060022250A1 (en) | Semiconductor device which includes a capacitor and an interconnection film coupled to each other and a manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |