JPH0748516B2

JPH0748516B2 - 埋没導電層を有する誘電的に分離されたデバイスの製造方法

Info

Publication number: JPH0748516B2
Application number: JP62239086A
Authority: JP
Inventors: ケー．セラージョージ; エドワードトリンブルリー
Original assignee: アメリカンテレフォンアンドテレグラフカムパニー
Priority date: 1986-09-26
Filing date: 1987-09-25
Publication date: 1995-05-24
Anticipated expiration: 2010-05-24
Also published as: JPS6388839A; US4835113A

Description

【発明の詳細な説明】発明の技術分野本発明は電子デバイスの製造、より詳細には、ドープさ
れた層を含むデバイスの製造方法に関する。

技術の背景殆んどの電子素子、例えば、集積回路において、本質的
に単結晶のシリコン、つまり全体として10¹⁰cm^-2以下の
欠陥（defect）、例えば、断層欠陥のような線形欠陥及
び堆積欠陥のような平面欠陥を持つシリコン領域間の横
方向の分離がなされている。この分離は単結晶シリコン
領域間に分離されるべき単結晶材質の能動領域の深さと
概むね等しい厚さを持つ電気的絶縁材質の領域を介在さ
せることによって達成される。（能動領域とは、単結晶
シリコンの電子デバイス構造を収容するように修正され
た部分である。能動領域は典型的には公称電圧デバイス
に対して１μｍの厚さを持つ。）別の方法として、ｐ−
ｎバリアによってデバイス領域を分離することもでき
る。このようにして、１つの単結晶領域、つまり、１つ
の能動領域上に形成されるトランジスタあるいは他のデ
バイスが電気的に分離され、第２の能動領域内のデバイ
スと相互作用することから阻止される。

高度の信頼性が要求される公称電圧にて動作するデバイ
ス、あるいは高電圧動作に対して設計されるデバイス内
には横方向の絶縁に加えて縦方向の絶縁が使用される。
この縦方向の絶縁は単結晶シリコン領域のある部分、あ
るいは、通常、全体の下に電気的に絶縁材質の領域を提
供することによって達成される。縦方向の分離を提供す
るこの追加の絶縁材質は熱処理あるいはイオン化放射に
よって下側の基板内に生成される電子ホールペアが能動
領域に移入することを防止する。こうしてこの移入に起
因する情報の処理におけるエラーが回避される。この縦
方向の分離はまたキャパシタンスを低減し、デバイスの
動作速度を向上させる。これに加え、高電圧動作に対し
ては、この縦方向の分離は能動領域間の高い電圧によっ
て誘発されるシリコン基板を通じての通電を阻止する。

横方向及び縦方向の両方の分離をもつ素子を製造するた
めにさまざまなプロセスが採用されている。セラー（Ce
ller）らによって電気化学学会誌（J.Electrochem So
c.）、132、211（1985年）に説明の１つのプロセスにお
いては、シリコンウエーハ内に二酸化ケイ素を張ったタ
ブが製造される。このタブは多結晶シリコンにて満さ
れ、これが適当な高温熱処理によって単結晶領域に変換
される。第２のプロセスにおいては、酸素がシリコンウ
エーハ内に注入され、その後シリコン酸化物埋没領域が
高温焼きなまし手順によって形成される。つまり、通
常、誘電的に分離されたデバイスの製造には高温処理が
要求される。これに関しては、材料研究学会シンポジュ
ウム議事録（Materials Research Society Symposium P
roceedings）、Vol.33、ページ41−51（1984年）に掲載
のP.L.F.ヘメント（P.L.F.Hemment）の論文を参照する
ことができる。

ある用途、例えば、電気通信システム内でのスイッチン
グのような電子スイッチング用途においては、二酸化ケ
イ素絶縁層に隣接する埋没導電層を有するデバイスを製
造することが必要となる。例えば、第１図に示されるよ
うに、誘電分離領域５がドレイン13及びソース14、及び
ゲート15とともに使用される。埋没導電領域16はドレイ
ンとして機能する。同様に、双極構成においては、エミ
ッタ20、ベース21、及び誘電領域30が使用される。埋没
導電層31はコレクタとして使用される。どちらの構成に
おいても、縦方位がオン状態にあるデバイスの抵抗を低
減し、結果として、電流の流れを増加するために使用さ
れる。これに加えて、この縦デバイス構造は単結晶シリ
コン材質の使用を少なくし、結果として、誘電分離領域
内のトランジスタの密度を高くすることを可能とする。

高温処理、例えば、再結晶プロセスあるいは化学分別プ
ロセスを使用する製造方法においては、導電埋没層の製
造及び比較的限られた空間領域内での導電性の保持は困
難である。典型的には、高導電率は高い導電率が要求さ
れる領域内にドーパントを導入することによって達成さ
れる。この領域は誘電層に隣接するため、これは上側の
シリコンが被着される前に形成される。従ってシリコン
の熱処理は、結果として、この被着領域を等価の熱処理
に服させることとなる。このドープされた領域に比較的
高い温度が加えられると、結果として、等方性の拡散が
起こり、同時に、ドープされた領域を空間的に広げると
いう望ましくない影響を与える。この影響は熱処理が溶
融を含むような場合は特に顕著となる。溶融された領域
内に存在するあるいはこれに拡散されたドーパントは急
速に分散する。このため、幾つかの誘電的に分離された
デバイスを製造するための技術が開発されているが、高
温、例えば、1250℃以上の温度に依存する技術の柔軟性
は埋没領域を必要としないデバイスの製造に限定されて
いるのが現状である。

発明の構成埋没導電領域を有する誘電的に分離されたデバイスはド
ーパントとしてのヒ素実体と関連する意外な熱的特性を
利用して製造することが可能である。二酸化ケイ素層内
に導入、例えば、注入されるヒ素（As）は熱勾配が掛け
られると等方向的に拡散しないことが発見された。より
具体的には、熱勾配は初期の空間領域を大きく広げるこ
となく二酸化ケイ素内のヒ素の移動をより高い温度の方
向に誘発することが発見された。つまり、二酸化ケイ素
材質の狭い空間領域内に導入されるヒ素は、所望の方向
の熱勾配の影響下において、望ましくない空間領域の拡
大を伴なうことなく隣接する領域に入いることが発見さ
れた。この変則的な挙動は非常に大きな意味を持つ。つ
まり、埋没二酸化ケイ素内に存在するヒ素とともに誘電
的に分離されたデバイスを製造する場合、適当な熱勾配
をある継続された期間生成することにより、空間領域を
大きく広げることなくヒ素の二酸化ケイ素層を通じての
隣接するシリコン領域へのドリフトを誘発することが可
能である。つまり、短期間の熱処理、例えば、通常、縦
方向に分離されたデバイスの溶融、つまり焼きなましと
関連する熱処理、あるいは等方向条件下での長時間の熱
処理は埋没ドーパントに影響を与えることはないが、一
方、その後の長期間の熱勾配の生成は所望の領域内のド
ーパントの分散を誘発する。この方法によって埋没導電
領域を有する縦トランジスタ構造（双極ないし電界効果
型トランジスタ構造）を先行技術による製造方法と関連
する埋没導電層の望ましくない広がりの問題を伴うこと
なく製造することが可能となる。これに加え、この熱勾
配技術は縦分離を持たないデバイスの製造に対してもデ
バイスの製造を楽にする目的で使用することができる。

発明の実施例第１図のシリコン基板、誘電層５、及びタブ領域８は従
来の技術、例えば、前述のセラー（Celler）らによって
記述される方法によって製造される。

（このタブ、つまり、基板内にセットされる領域は必須
ではないが使用すると便利である。）簡単に説明する
と、これら構造は基板３から第１図の５、８、及び16に
よって包囲される領域をエッチングし、次に、例えば、
露出されたシリコン表面を熱酸化することによって、酸
化層５を生成することによって製造される。他の製造手
順、例えば、アプライドフィジクスレターズ（Appl
ied Physics Letters）、43、1048（1983年）において
L.プフェイファ（L.Pfeiffer）らによって説明される方
法を使用することもできる。次に、好ましくは、ヒ素を
二酸化ケイ素層に注入する。注入は二酸化ケイ素層内に
ヒ素を生成するための好ましい方法ではあるが、このヒ
素を導入する方法は絶対的なものではなく、適当な不純
物濃度及び分布を与えるような方法であればどの方法を
使用しても良い。ヒ素の原子価も特に問題とはならな
い。ただし、二酸化ケイ素層内のヒ素、例えば、注入さ
れたヒ素の濃度は少なくとも１原子パーセント、つま
り、３×10¹⁵cm²の注入量に相当する濃度であることが
要求される。この濃度レベルは、このレベルが適当な空
間領域を与え、またこのレベルが少なくとも10¹⁹cm^-3の
導電率をもつ埋没導電層を与えるという理由から要求さ
れる。このレベルの導電率が、通常、埋没導電層に依存
するデバイスの適当な動作に必要とされる。次にヒ素を
有する二酸化ケイ素領域がシリコン領域８、及び16にて
覆われる。この領域は従来の技術、例えば、S.M.セゼ
（S.M.Sze）によってVLSIテクノロジー（VLSI Technolo
gy）、第２章、マグローヒル（McGraw Hill）（1983
年）に説明の化学蒸着によって製造される。

別の方法として、酸素をシリコン基板に注入して１つの
酸化ケイ素層を形成するあるいは酸素を複数の異なる深
さに注入することによって複数の酸化層を形成すること
によって適当な構造を得ることも可能である。（酸素の
導入に関しては、P.L.F.ヘメント（P.L.F.Hemment）に
よって材料研究学会シンポジュウム議事録（Materials
Research Society Symposium Proceedings）、Vol.33、
ページ41（1984年）において詳細に説明されている。酸
素を酸化物内に濃縮するために必要とされる焼きなまし
の後に、ヒ素がそこからのドリフトが要求される特定の
層に注入される。このある領域へのドリフトはヒ素の導
入の後に極端に高温での処理が必要となるような状況に
おいてヒ素のその領域への直接の注入よりも重要とな
る。この一例として、酸素の注入及び高温焼きなましに
よって複数の酸化物層が形成されるような状況を挙げる
ことができる。ヒ素を次の酸化物層が形成される前に下
側の二酸化ケイ素層に導入することが必要となるが、こ
れはこれを覆う厚い層を通じて注入することは現実的で
ないためである。ただし、ヒ素がシリコンに注入される
と、それ以下の層を形成するために必要とされる熱処理
によってシリコン内の高導電率パターンが不鮮明とな
る。従って、この場合もヒ素実体のドリフトが使用され
る。上の説明と同レベルのヒ素が使用される。

適当な構造が形成されたら、二酸化ケイ素／シリコン構
造の熱処理が遂行される。例えば、第１図あるいは第２
図に示される構造においては、領域８を占拠する多結晶
シリコン領域が各種の熱処理技術、例えば、前述のセラ
ー（Celler）らによって説明の方法によって単結晶領域
に変換される。SiO₂が酸素を注入することによって形成
される第２の手順においては、二酸化ケイ素領域は共同
未決出願第781,408号に説明される技術によって焼きな
ましされる。参照の目的でここではこれに関しても説明
される。

ヒ素の隣接するシリコン材質の狭い領域への導入のため
の二酸化ケイ素領域を通じての適当なドリフトはシリコ
ン酸化物領域を所望のドリフトの方向に向って高い温度
を持つ温度勾配を加えることによって達成される。この
温度勾配はシリコンの能動領域の片面のみを直接に高温
に加熱することによって簡単に生成できる。通常、シリ
コン表面が典型的には1200℃以上、好ましくは、1300℃
以上に加熱される。シリコン領域に所望量のヒ素を導入
するために適当な具体的な温度はヒ素が横断することを
要求されるSiO₂領域の厚さに依存する。典型的には、0.
1から４μｍの範囲の厚さの二酸化ケイ素に対しては、1
200から1410℃の範囲の温度が使用される。この条件の
下では、100℃/cmから2000℃/cmの範囲の二酸化ケイ素
内の温度勾配が得られ、結果として、概むね50から3000
Å/hrの範囲の線形ドリフト速度が達成される。従っ
て、焼きなまし、つまり、多結晶の単結晶への変換と関
連する熱条件は通常ヒ素の所望のドリフトを達成するた
めには、これら処理は典型的には１分以内の継続期間を
持ち、また必ずしも温度勾配を持たないために十分であ
るとはいえない。

上に説明の発明の主な用途は埋没層を持つデバイス、例
えば、誘電的に隔離されたデバイスを製造するためにあ
るが、他のデバイス内のヒ素の存在もそれなりの結果を
もたらす。ヒ素は（等方性熱環境の場合と比較して）温
度勾配があると急速にドリフトするため、二酸化ケイ素
内にヒ素が存在しヒ素の急速な移動が望ましくないよう
な場合は熱勾配を与えるべきではない。従って、第３図
に示されるような二酸化ケイ素領域34内のヒ素32が保持
されることが要求されるデバイスでは、長期間におよ
ぶ、つまり、望ましくないドリフトを起こすのに十分に
長い温度勾配は回避されるべきである。逆に、もう１つ
の実施態様においては、ヒ素によってドープされた酸化
物をドーパント源として使用しこのドリフト手順を付近
のSi領域内のAsの高濃度を達成するために採用すること
もできる。ドリフト手順を使用することなくこの構造を
製造することは、ａ）不活性雰囲気Asが静止しているこ
と；及びｂ）酸化雰囲気Asは拡散するがシリコンが酸化
によって消費されるという理由から不可能である。つま
り、後者の場合、Si/SiO₂界面がAs源から遠のく方向に
移動することとなる。

ヒ素のドリフトが要求される場合は、これはヒ素と接触
する酸素雰囲気の不在のもとで遂行されるべきである。
酸素雰囲気はドリフトを抑制し従来の拡散を誘発する。
この拡散は二酸化ケイ素内のドリフトを圧倒し、結果と
して、ヒ素の空間領域を著しく広げる。従って、１つの
好ましい実施態様においては、このドリフト手順が酸化
体がAsに到達しないような方法によって遂行される。例
えば、この埋没層構造においては、SiO₂が２つのシリコ
ン領域内に挟まれ、これによって周囲から遮閉される。
（また上側のシリコン層が適当な方向の放射エネルギー
とともに使用されたとき適当な温度勾配を保証する）。
さらに、熱ランプを使用する熱処理を使用することもで
きるが、所望の温度勾配を達成するために他の熱源、例
えば、レーザーを使用することも可能である。局所領域
を加熱するためにレーザー光が使用される場合は、関連
する下側の局所領域内のドリフトを誘発することを可能
である。つまり、熱源をあるところに限定することによ
ってヒ素のドリフトが発生する領域を限定することが可
能である。こうして、ドリフト手順によって形成される
埋没導電領域の横の境界を制御することが可能となる。
以下の本発明を解説するための例が示される。

例１ 20から100ohm−cmの間の固有抵抗を持つｐ−タイプウエ
ーハ（ホウ素にてドープされた）が使用された。このウ
エーハがその主面が（100）平面となり、約10cmの直径
を持つように切断された。このウエーハが機械的及び化
学的に完全に洗浄された。ウエーハが湿式酸化炉のサン
プルホルダー上に置かれ、蒸気内で400nm厚の熱酸化物
領域を形成するのに十分な時間だけ1050℃の温度に保持
された。このウエーハが次に炉から取り出され、商業用
イオン注入装置のサンプルホルダー上に酸化物の表面が
注入に対して露出されるような方法で置かれた。ヒ素が
100keVの加速電位を使用して注入された。ヒ素の量は約
１×10¹⁶イオン／cm²とされた。この条件下でのヒ素に
対する平均のストッピングレンジ（stopping range）
は60nmであった。ウエーハがイオン注入装置から取り出
され、低圧化学蒸着（LPCVD）装置のサンプルホルダー
上に挿入された。多結晶シリコンがS.M.Sze（S.M.Sz
e）、マグローヒル（McGraw Hill）（1983年）による著
書VLSIテクノロジー（VLSI Technology）の第３章に説
明の手順を使用して約1500nmの厚さに被着された。シラ
ンを分解するためにサンプルホルダーの温度は約620℃
とされた。

次にウエーハが1985年１月22日付けの合衆国特許4,494,
303号に記述されるランプ炉に移された（参照の目的で
この一部がここにも示される。）ただし、この装置に酸
素の導入は行なわなかった。ランプに加えられるパワー
が1986年４月15日付けの合衆国特許第4,581,814号に記
述されるランピング（ramping）手順によって緩やかに
増加された（参照の目的でこの一部がここにも示され
る。）露出の前に、ウエーハの注入された二酸化ケイ素領域の
反対側が研磨され、この側がランプからのエネルギーに
露出された。ランピングの後に約1405℃の最高温度に加
熱され、これが約20分間保持された。次にランプの強度
が約60秒間にわたって線形的に減少された。結果として
のヒ素のドリフトがラザフォードのバック散乱によって
測定された。この加熱手順が最高温度にて20分間再度繰
り返された。結果としてのさらに誘発されたドリフトが
測定された。この露出及び測定の手順が全露出時間が12
0分に達するまで遂行された。これら測定からドリフト
速度は概むね時間と直線的に変化し約200nm/時間である
ことがわかった。（約100分の熱処理で、実質的に全て
のヒ素がシリコン基板に到達した。）例２蒸気酸化によって1100nm厚の熱酸化物が生成されたこと
を除いて例１の手順と同一に従った。これに加え、熱酸
化物内へのヒ素の注入の後に熱酸化物上に1000nmの二酸
化ケイ素が被着された。この被着は430℃の温度が約1:3
のシラン／酸素混合物とともに使用されたことを除いて
例１に説明のLPCVD手順と同一手順によって誘導され
た。結果としての酸化物が約900℃の炉の中で湿った酸
素内で約30分間濃縮された。次に50μｍ厚の多結晶シリ
コン層がこの濃縮された二酸化ケイ素上に合衆国特許第
4,581,814号の第６項に記載の手順に従って約10分の被
着時間を使用して被着された。本明細書の例１に説明と
同一手順によって熱勾配が生成された。ただし、１時間
の処理期間が採用された。これに加え、さらに６つの同
じように処理されたウエーハがそれぞれ前のウエーハよ
り１時間長く熱処理された。ラザフォードのバック散乱
及び透過電子顕微鏡法による測定結果はドリフトが約２
時間の処理時間が経過するまで起こらないことを示し
た。ドリフトがいったん起こると、移動の速度は約200n
m/時間の速度で概むね線形であることが示された。ドリ
フトが最初に認められるまでの遅延は以下のメカニズム
によって説明できる。つまり、ドリフトは直径10から30
nmの微細なヒ素に富む粒子が形成された後に起こるもの
と考えられる。さらに、この例において使用されたサン
プルに対しては、この粒子の生成には約２時間が必要と
されるものと考えられる。この考え方は電子顕微鏡下で
の粒子生成の観察によって確認できる。

例３ 4000nm厚の熱酸化物層が10cmウエーハ上に成長が1240℃
において16時間継続されたことを除いて例１で説明と同
一の蒸気酸化手順に従って被着された。（使用されたウ
エーハは約150ohm−cmの固有抵抗率を持った）。この酸
化物が次に６×10¹⁵イオン／cm²の量が使用されたこと
を除いて例１で説明と同一手順に従って注入処理され
た。ドープされない二酸化ケイ素の上側の200nm厚の領
域が例２に説明の手順に従って被着された。

従来のフォトレジスト層が基板の酸化物層の反対側の面
上に塗られた（spinningされた）。このフォトレジスト
が65℃で約30分間焼かれた。同一の手順にてフォトレジ
ストがウエーハの二酸化ケイ素側に塗られそして焼かれ
た。二酸化ケイ素面上のフォトレジスト層が基板の全長
に渡って延る開口を持つマスクを使用して露出された。
開口の幅は150μｍとされ、開口間の間隔は約4mmとされ
た。この露出量及びその後の展開手順は周知であり、フ
ォトレジストの厚さを通じてマスクを複製する開口を形
成するように実施された。酸化物のカバーされない領域
が熱いHF槽内に浸すことによって全ての酸化物領域の全
幅を貫通するようにエッチングされた。次にフォトレジ
ストが従来のストリッパを使用してウエーハの両側から
除去された。次に例２において説明の手順に従ってAMV1
200（アプライドマティリアル社によって製造の装置）
を使用して定義された二酸化ケイ素領域上に100μｍの
厚さの多結晶シリコンが被着された。この手順の間に、
ウエーハ面が最初に1200℃にて15秒間HClにてエッチン
グされた。多結晶シリコンが13.5モル％シランを使用し
て1050℃にて５分間核成長された。次に100μｍの多結
晶シリコン（ドープされてない）がこの核成長層上に11
50℃の温度にて20分間95リットル／分の水素流及び0.88
リットル／分のHCl流の存在下において18グラム／分の
流速のSiHClを使用して被着された。2mm厚のドープされ
ない二酸化ケイ素のキャップ層が例２において説明のLP
CVD手順に従って被着された。

ウエーハが例１において説明のランプ炉のサンプルホル
ダー上に挿入された。温度が60秒をかけて線形的に室温
から約100kWランプパワーによって得られる温度まで上
昇された。次に溶融を通じての多結晶シリコンの再結晶
を誘発するために温度がこのレベルに約30秒間保持され
た。この30秒間の後に、サンプパワーが120秒をかけて
０強度に概むね線形的に減少された。拡張抵抗（spread
ing resistance）及びラザフォードのバック散乱の測定
結果からこの再結晶プロセスの間にヒ素のドリフトはほ
とんど起らないことがわかった。これに加え、従来の拡
散もほとんど起こらないことが観察された。ウエーハが
その後炉に戻され、ウエーハの基板側でなく二酸化ケイ
素の側がランプ強度に露出されたことを除いて例２にお
いて説明と同一の方法で処理された。ラザフォードのバ
ック散乱及び電気的測定からヒ素実体が二酸化ケイ素領
域を通じて約150nm/時間の速度でドリフトし、約２時間
後に二酸化ケイ素／再結晶シリコン界面に到達すること
が観察された。

例４ 400nm厚の熱酸化物がｐ−タイプシリコンウエーハ（20
−40ohm−cmの固有抵抗を持つ）上に例１に説明の蒸気
酸化手順によって成長された。約150nmのヒ素にてドー
プされたスピン−オンされた二酸化ケイ素膜がこの二酸
化ケイ素の表面に被着された（この膜をスピンするため
の先駆物質はエマルシトン社（Emulsitone Company、ホ
イッパニー（Whippany）、ニュージャーシ州）から供給
された）。この先駆物質は特許製品であるが、基本的に
はヒ素とシリコン化合物を含むエチルアルコール溶液で
ある。ここで、スピンオンするとは、基板上に少量の材
料を載せて基板を回転させることにより（円心力の作用
にて）この材料を基板で均一に拡布することをいう。従
って、「スピン−オン二酸化ケイ素」というときは、遠
心力の作用にて均一薄膜上に拡布された二酸化ケイ素膜
を指すものとする。このスピニング処理は3000rpmの速
度で約70秒間遂行された。結果としての二酸化ケイ素層
が６×10²¹／cm³の濃度にドープされた。約150nmの厚さ
を持つスピン−オンされた二酸化ケイ素膜のドープされ
ない層がヒ素を含まないことを除いて上に説明と同一の
膜先駆スピン−オン物質を使用して被着された。この第
２のスピン−オン膜が被着されドープされない材質に対
する前に説明と同一の手順に従って焼かれた。次に多結
晶シリコン層（2.2μｍ厚）がこの二酸化ケイ素上に例
３に説明の方法に従って大気圧に保持された反応容器を
使用して95リッター／分の水素流速、0.1リッター／分
のシラン流速、及び０のHCl流の条件下で被着された。
被着が1050℃の温度で誘発され４分間継続された。例１
に説明の方法にて熱処理勾配が誘発され、結果として、
例１の報告と類似する結果が観察された。

【図面の簡単な説明】

第１図から第３図は本件発明の方法を用いることができ
るデバイスの１つを示す図である。主要符号の説明３……基板、５……誘電層、８、16……シリコン領域、
32……ヒ素、34……二酸化ケイ素領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭57−124451（ＪＰ，Ａ) 特開昭48−71574（ＪＰ，Ａ) 特開昭59−500643（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】二酸化ケイ素から成りかつヒ素を含む領域
とシリコンから成る領域とを含みかつ該二酸化ケイ素の
領域が該シリコンの領域と隣接している構造を形成する
ステップを含むデバイスの形成方法において、熱勾配を
発生してこれを制御することにより該二酸化ケイ素領域
内の該ヒ素のドリフトを制御するステップを含むことを
特徴とするデバイス製造方法。
【請求項２】特許請求の範囲第１項に記載の方法におい
て、該デバイスが単結晶シリコンの縦に分離された領域
を含むことを特徴とする方法。
【請求項３】特許請求の範囲第２項に記載の方法におい
て、該単結晶シリコンの領域が該シリコンの領域から形
成されることを特徴とする方法。
【請求項４】特許請求の範囲第３項に記載の方法におい
て、該単結晶シリコン領域の製造が熱的に誘発された再
結晶によって形成されることを特徴とする方法。
【請求項５】特許請求の範囲第２項に記載の方法におい
て、該熱勾配が該二酸化ケイ素領域から該シリコン領域
への該ヒ素のドリフトを誘発しこれによって高導電率の
埋没領域を形成するために使用されることを特徴とする
方法。
【請求項６】特許請求の範囲第１項に記載の方法におい
て、該熱勾配が該二酸化ケイ素領域から該シリコン領域
への該ヒ素のドリフトを誘発しこれによって高導電率の
領域を形成するために使用されることを特徴とする方
法。
【請求項７】特許請求の範囲第１項に記載の方法におい
て、該方法が非等温的な環境を作り出すステップを含
み、熱勾配が該ヒ素の大きなドリフトを回避するように
制限されることを特徴とする方法。
【請求項８】特許請求の範囲第１項に記載の方法におい
て、該ヒ素が該二酸化ケイ素領域内にイオン注入によっ
て導入されることを特徴とする方法。
【請求項９】特許請求の範囲第１項に記載の方法におい
て、該二酸化ケイ素領域がスピン−オンガラスから形成
されることを特徴とする方法。
【請求項１０】特許請求の範囲第１項に記載の方法にお
いて、該熱勾配が放射エネルギーによって生成されるこ
とを特徴とする方法。