JPS60244047A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS60244047A JPS60244047A JP59100112A JP10011284A JPS60244047A JP S60244047 A JPS60244047 A JP S60244047A JP 59100112 A JP59100112 A JP 59100112A JP 10011284 A JP10011284 A JP 10011284A JP S60244047 A JPS60244047 A JP S60244047A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor integrated
- integrated circuit
- dielectric isolation
- semiconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体分離基板を用いかつ特に高耐圧化、高
周波特性に勝れた半導体集積回路装置の製造方法に関す
る。
周波特性に勝れた半導体集積回路装置の製造方法に関す
る。
一般にモノリシック集積回路の製造においては、トラン
ジスター、抵抗等多敬の構成素子を互いに電気的に絶縁
分離する必要がある。現在この分２１１ｆ方式の代表的
なものと１−で、ＰＮ分離方式と誘醒１体分離方式とが
ある。後者の方式は絶縁材料と１〜で通常酸化膜を使用
するので、ＰＮ分離力式に比し寄性容量が少なく、高耐
圧化も容易である等の利点がある。
ジスター、抵抗等多敬の構成素子を互いに電気的に絶縁
分離する必要がある。現在この分２１１ｆ方式の代表的
なものと１−で、ＰＮ分離方式と誘醒１体分離方式とが
ある。後者の方式は絶縁材料と１〜で通常酸化膜を使用
するので、ＰＮ分離力式に比し寄性容量が少なく、高耐
圧化も容易である等の利点がある。
従来最も代表的な誘電体分離方式による半導体集積回路
装置の製造方法を第１図（ａ）〜（ｅ）により順次説明
する。
装置の製造方法を第１図（ａ）〜（ｅ）により順次説明
する。
先ず第１図（ａ）に示す如く、多結晶シリコン１の中に
絶縁用酸化膜２で互いに絶縁された複数の単結晶シリコ
ンの島３を有する誘電体分離基板４を公知の技術で製造
し、この誘電体分離基板４の表面に、熱酸化により、半
導体集積回路表面酸化膜５を形成する。この半導体集積
回路表面酸化膜５は、高耐圧プレーナー型半導体集積回
路装置では単結晶シリコン表面の反転防止のため通常２
μｍ以上の非常に厚い酸化膜とする必要ある。次に公知
のプレーナー技術等を用いホトリソグラフィ一工程、拡
散・酸化工程等を経て誘電体分断「基板４に不純物を導
入１〜．トランジスター、抵抗等の半導体集積回路素子
を形成する。第１１！ｍ（ｂ）は前記方法で形成された
バーチカル型ｎｐｎ ）ランシスター６を示す。ただし
説明を容易にするため誘電体分離基板４の単結晶シリコ
ンの島３と１−でｎ型導電性の場合について説明を行う
。続いて第１図（ｃ）に示すように、リソグラフィ一工
程、Ａ１等で代表される配線金属付着工程等を経て半導
体集積回路装置を形成する。第１図（Ｃ）において符号
７，８゜９はそれぞれバーチカル型ｎｐｎ ）ランシス
ター６のコレクタ電極、エミッタ電極、ベース重接を示
す。
絶縁用酸化膜２で互いに絶縁された複数の単結晶シリコ
ンの島３を有する誘電体分離基板４を公知の技術で製造
し、この誘電体分離基板４の表面に、熱酸化により、半
導体集積回路表面酸化膜５を形成する。この半導体集積
回路表面酸化膜５は、高耐圧プレーナー型半導体集積回
路装置では単結晶シリコン表面の反転防止のため通常２
μｍ以上の非常に厚い酸化膜とする必要ある。次に公知
のプレーナー技術等を用いホトリソグラフィ一工程、拡
散・酸化工程等を経て誘電体分断「基板４に不純物を導
入１〜．トランジスター、抵抗等の半導体集積回路素子
を形成する。第１１！ｍ（ｂ）は前記方法で形成された
バーチカル型ｎｐｎ ）ランシスター６を示す。ただし
説明を容易にするため誘電体分離基板４の単結晶シリコ
ンの島３と１−でｎ型導電性の場合について説明を行う
。続いて第１図（ｃ）に示すように、リソグラフィ一工
程、Ａ１等で代表される配線金属付着工程等を経て半導
体集積回路装置を形成する。第１図（Ｃ）において符号
７，８゜９はそれぞれバーチカル型ｎｐｎ ）ランシス
ター６のコレクタ電極、エミッタ電極、ベース重接を示
す。
上述１−た誘電体分離方式による高耐圧プレーナー型半
導体集積同略装置の最も欠点とするところは、第１図（
ｅ）に示す絶縁用酸化膜２の表面界面１０が、その部分
拡大図である第２図に示すように、凹形のくぼみ１１を
生じることである。一般に、酸化膜の酸化メカニズムは
単結晶あるいは多結晶シリコン而については表面に約５
５係、内部に約４５チ成長する。１−か１−１誘電体分
離基板の絶縁用酸化Ｉｌｌ中には反応する過剰シリコン
が存在１〜ないため絶縁用酸化膜２はその誘′畦体分離
基板表面垂直方向にはほとんど成長しない。このため、
単結晶シリコン面に半導体集積回路装置の特性面の心安
性から２μｍ以上の表向酸化膜を成長させると、ｆＩ！
３縁用酸化膜の部分に１μｍ以上の段差を生じ、これが
表面の凹凸となって現われることとなる。
導体集積同略装置の最も欠点とするところは、第１図（
ｅ）に示す絶縁用酸化膜２の表面界面１０が、その部分
拡大図である第２図に示すように、凹形のくぼみ１１を
生じることである。一般に、酸化膜の酸化メカニズムは
単結晶あるいは多結晶シリコン而については表面に約５
５係、内部に約４５チ成長する。１−か１−１誘電体分
離基板の絶縁用酸化Ｉｌｌ中には反応する過剰シリコン
が存在１〜ないため絶縁用酸化膜２はその誘′畦体分離
基板表面垂直方向にはほとんど成長しない。このため、
単結晶シリコン面に半導体集積回路装置の特性面の心安
性から２μｍ以上の表向酸化膜を成長させると、ｆＩ！
３縁用酸化膜の部分に１μｍ以上の段差を生じ、これが
表面の凹凸となって現われることとなる。
このように誘電体分離基板に凹凸を生じると。
配線工程で断線等の問題を生じ、これを防止するため配
線環をｒ４ くする等の対策を講じなければならない。
線環をｒ４ くする等の対策を講じなければならない。
この場合、配線のホトリソグラフィ一工程でのエツチン
グの不均一により配線の微細化が困難となり、チップサ
イズの増加、ひいては歩留りの低下となる等の欠点を有
していた。なお、第２図で第１図と同じ構成要素の部分
には同一の符号を付１−である。
グの不均一により配線の微細化が困難となり、チップサ
イズの増加、ひいては歩留りの低下となる等の欠点を有
していた。なお、第２図で第１図と同じ構成要素の部分
には同一の符号を付１−である。
３一
本発明の目的は、半導体集積回路表面酸化膜のうち誘電
体分離基板の絶縁用酸化膜の部分の凹凸を無くシ、平坦
にすることにより、上記欠点を除去し５チツプサイズの
縮少１歩留りの向上が図れる高耐圧プレーナー型半導体
集積回路装＋ｑを提供することにある。
体分離基板の絶縁用酸化膜の部分の凹凸を無くシ、平坦
にすることにより、上記欠点を除去し５チツプサイズの
縮少１歩留りの向上が図れる高耐圧プレーナー型半導体
集積回路装＋ｑを提供することにある。
上記目的を達成するために本発明は、誘電体分離方式に
不純物を拡散・酸化して、トランジスター、抵抗等の半
導体集積回路素子を形成１〜、配線工程を経て半導体集
積回路装置を形成する方法において、配線工程以前に誘
電体分離基板表面に厚い酸化膜が形成された後、その酸
化膜の上に、溶融ガラス（Ｆｕｓｅｄ Ｇｌａｓｓ ）
等の８１０２系無機化合物を有機溶剤に溶いた溶液をス
ピン・オン法で塗布し、熱処理で固化させた後、その酸
化膜の一部を表面よりドライエツチング法で均一に除去
する工程を追加して半導体集積回路装置を形成すること
を特徴とする。
不純物を拡散・酸化して、トランジスター、抵抗等の半
導体集積回路素子を形成１〜、配線工程を経て半導体集
積回路装置を形成する方法において、配線工程以前に誘
電体分離基板表面に厚い酸化膜が形成された後、その酸
化膜の上に、溶融ガラス（Ｆｕｓｅｄ Ｇｌａｓｓ ）
等の８１０２系無機化合物を有機溶剤に溶いた溶液をス
ピン・オン法で塗布し、熱処理で固化させた後、その酸
化膜の一部を表面よりドライエツチング法で均一に除去
する工程を追加して半導体集積回路装置を形成すること
を特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
４−
第３図（ａ）〜（ｄ）は、本発明の実施例に係る誘電体
分離方式による高耐圧プレーナー型半導体集積回路装置
の製造工程を示す部分断面図である。先ず第３図（ａ）
において、公知の技術で製造さｔ″Ｌだ多結晶シリコン
１の中に絶縁用酸化膜２で互いに絶縁された複数の単結
晶シリコンの島３を有する誘電体分離基板４０表面に、
熱酸化により半導体集積回路表面酸化膜５を形成する。
分離方式による高耐圧プレーナー型半導体集積回路装置
の製造工程を示す部分断面図である。先ず第３図（ａ）
において、公知の技術で製造さｔ″Ｌだ多結晶シリコン
１の中に絶縁用酸化膜２で互いに絶縁された複数の単結
晶シリコンの島３を有する誘電体分離基板４０表面に、
熱酸化により半導体集積回路表面酸化膜５を形成する。
この半導体集積回路表面酸化膜５は、高耐圧プレーナー
型半導体集積回路装置では準結晶シリコン表面の反転防
止のため通常２μｍ以−ヒの非常に厚い酸化膜が必要と
される。次に半導体集積回路表面酸化膜５の凹形のくぼ
み１１が十分埋まるよう表面に、溶融ガラス等のＳ ｉ
Ｏ２系無機化合物を有機溶剤に溶いた溶液１２をスピ
ン・オン法で塗布し、表面を平坦にする。次に第３図（
ｂ）に示すように、半導体集積回路表面酸化膜５の表面
に塗布した溶液１２を熱処理で固化させることにより、
溶液１２は半導体集積回路表面酸化膜５とほぼ同一の特
性を有する酸化膜１３に遷移する。続いて酸化［１３の
一部を、その表面から、ＣＦＡ ＋０２ガスを用いたド
ライエツチング装置を用いて、プラズマエツチング法に
より均一に除去することで表面が平（はな）−二板１４
が得られる。続いて公知のプレーナー技術等を用いホト
リソグラフィ一工程、拡散・酸化工程等を経て基板１４
に不純物を導入１−、トランジスター、抵抗等の半導体
集積回路素子を形成する。第３図（ｃ）は前記方法で形
成されたバーチカル型ｎｐｎ ）ランシスター６を示す
。ただｊ〜、説明を容易にするため誘電体分離基板４の
単結晶シリコンの島３としてｎ型導電性の場合について
説明を行う。さらに第３図（ｄ）に示すようにリソグラ
フィ一工程、へｅ等で代表される配線金属付着工程を経
て半導体集積回路装置を形成する。第３図（ｄ）におい
て７，８゜９はそれぞれバーチカル型ｎｐｎ トランジ
スター６のコレクタ電極、エミッタ電極、ベース成極を
示す。
型半導体集積回路装置では準結晶シリコン表面の反転防
止のため通常２μｍ以−ヒの非常に厚い酸化膜が必要と
される。次に半導体集積回路表面酸化膜５の凹形のくぼ
み１１が十分埋まるよう表面に、溶融ガラス等のＳ ｉ
Ｏ２系無機化合物を有機溶剤に溶いた溶液１２をスピ
ン・オン法で塗布し、表面を平坦にする。次に第３図（
ｂ）に示すように、半導体集積回路表面酸化膜５の表面
に塗布した溶液１２を熱処理で固化させることにより、
溶液１２は半導体集積回路表面酸化膜５とほぼ同一の特
性を有する酸化膜１３に遷移する。続いて酸化［１３の
一部を、その表面から、ＣＦＡ ＋０２ガスを用いたド
ライエツチング装置を用いて、プラズマエツチング法に
より均一に除去することで表面が平（はな）−二板１４
が得られる。続いて公知のプレーナー技術等を用いホト
リソグラフィ一工程、拡散・酸化工程等を経て基板１４
に不純物を導入１−、トランジスター、抵抗等の半導体
集積回路素子を形成する。第３図（ｃ）は前記方法で形
成されたバーチカル型ｎｐｎ ）ランシスター６を示す
。ただｊ〜、説明を容易にするため誘電体分離基板４の
単結晶シリコンの島３としてｎ型導電性の場合について
説明を行う。さらに第３図（ｄ）に示すようにリソグラ
フィ一工程、へｅ等で代表される配線金属付着工程を経
て半導体集積回路装置を形成する。第３図（ｄ）におい
て７，８゜９はそれぞれバーチカル型ｎｐｎ トランジ
スター６のコレクタ電極、エミッタ電極、ベース成極を
示す。
このようにして得られた高耐圧プレーナー型半導体集積
回路装置は、配線工程での配線の断線、配線厚の増加等
の問題を除くことが出来、チップサイズ縮少１ナ留り向
上等の優れた半導体集積回路装置を４ｉ１ｓ成できる。
回路装置は、配線工程での配線の断線、配線厚の増加等
の問題を除くことが出来、チップサイズ縮少１ナ留り向
上等の優れた半導体集積回路装置を４ｉ１ｓ成できる。
なお、上記実施例において誘電体分離基板の準結晶シリ
コンの島はｎ型導電性について説明（〜だが、ｐ型導市
性の島でも、１１型導屯性とｎ型導電性の相補形の島で
も、又絶縁用ｉ狸化膜界面に反転防止用の高？？ｉ度埋
込層を持つ島でも差支えないことは勿論である。
コンの島はｎ型導電性について説明（〜だが、ｐ型導市
性の島でも、１１型導屯性とｎ型導電性の相補形の島で
も、又絶縁用ｉ狸化膜界面に反転防止用の高？？ｉ度埋
込層を持つ島でも差支えないことは勿論である。
以上説明した１、しうに本発明の方法によって得られた
誘電体分離基板による半導体集積回路装置は、半導体集
積回路表面酸化膜のうち誘電体分離基板の絶縁用酸化膜
の部分の凹凸が無く、平坦であることに８シリ、後に続
く配線工程での配線の断線、こ′ｔ″Ｌを防上するため
配線厚の増加等の問題を除くことができ、チップサイズ
縮少１ナ留り向上等の優れた効果を有する。
誘電体分離基板による半導体集積回路装置は、半導体集
積回路表面酸化膜のうち誘電体分離基板の絶縁用酸化膜
の部分の凹凸が無く、平坦であることに８シリ、後に続
く配線工程での配線の断線、こ′ｔ″Ｌを防上するため
配線厚の増加等の問題を除くことができ、チップサイズ
縮少１ナ留り向上等の優れた効果を有する。
第１図（ａ）〜（ｅ）は従来の誘電体分離方式による半
導体集積回路装（峰の！！造工桿を示す断面図、第２図
は第１図（ｃ）の部分拡大断面図、第３図（ａ）〜（ｄ
）は本発明の誘電体分離方式による半導体集積回路装７
− 置の製造工程を示す断面図である。 １・・・多結晶シリコン、 ２・・・絶縁用酸化膜、３
・・・単結晶シリコンの島。 ４・・・誘電体分離基板、 ５・・・半導体集積）け１路表面酸化膜、６・・・バー
チカル型ｎｐｎ トランジスター、７・・・コレクタ電
極、 ８・・・エミッタ電極、９・・・ベース電極、 １０・・・絶縁用酸化膜の表面界面、 １１・・・凹形のくぼみ、 １２・・・溶融ガラス等のＳ、０２系無機化合物を有機
溶剤に溶いた溶液、 １３・・・酸化膜、 １４・・・基板。 代理人 弁理士 染用利吉 ８− 寸 ＋ Ｎ 凸へ ｄ 二 りν
導体集積回路装（峰の！！造工桿を示す断面図、第２図
は第１図（ｃ）の部分拡大断面図、第３図（ａ）〜（ｄ
）は本発明の誘電体分離方式による半導体集積回路装７
− 置の製造工程を示す断面図である。 １・・・多結晶シリコン、 ２・・・絶縁用酸化膜、３
・・・単結晶シリコンの島。 ４・・・誘電体分離基板、 ５・・・半導体集積）け１路表面酸化膜、６・・・バー
チカル型ｎｐｎ トランジスター、７・・・コレクタ電
極、 ８・・・エミッタ電極、９・・・ベース電極、 １０・・・絶縁用酸化膜の表面界面、 １１・・・凹形のくぼみ、 １２・・・溶融ガラス等のＳ、０２系無機化合物を有機
溶剤に溶いた溶液、 １３・・・酸化膜、 １４・・・基板。 代理人 弁理士 染用利吉 ８− 寸 ＋ Ｎ 凸へ ｄ 二 りν
Claims (1)
- 誘電体分離基板に不純物を拡散・酸化１〜で、トランジ
スター、抵抗等の半導体集積回路素子を形成し、配線工
程を経て、ｇ電体分離方式による高耐圧プレーナー型半
導体集積回路装置を形成する方法において、配線工程以
前に、誘電体分離基板表面に厚い酸化膜が形成された後
、その酸化膜の上に、溶融ガラス（Ｆｕｓｅｄ Ｇｌａ
ｓｓ ）等の５ｉＣｈ系無機化合物を有機溶剤に溶いた
溶液をスピン・オン法で塗布Ｌ、熱処理で固化させた後
、その酸化膜の一部を表面よりドライ・エツチング法で
均一に除去する工程を追加１−で半導体集積回路装置を
形成することを特徴とする高耐圧プレーナー型半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59100112A JPS60244047A (ja) | 1984-05-18 | 1984-05-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59100112A JPS60244047A (ja) | 1984-05-18 | 1984-05-18 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244047A true JPS60244047A (ja) | 1985-12-03 |
Family
ID=14265282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59100112A Pending JPS60244047A (ja) | 1984-05-18 | 1984-05-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835113A (en) * | 1986-09-26 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices with buried conductive layers |
-
1984
- 1984-05-18 JP JP59100112A patent/JPS60244047A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835113A (en) * | 1986-09-26 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices with buried conductive layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003382B1 (ko) | 유전체 분리 콤프리멘타리 ic의 제조방법 | |
| JP3006425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04137723A (ja) | 半導体積層基板の製造方法 | |
| JPS6015944A (ja) | 半導体装置 | |
| JPH0666311B2 (ja) | 分離型半導体構成体の製造方法 | |
| JPS60244047A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6022502B2 (ja) | 半導体装置の製造方法 | |
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS60240138A (ja) | 半導体集積回路装置における誘電体分離基板の製造方法 | |
| JPH0420266B2 (ja) | ||
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPH0332232B2 (ja) | ||
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| JPS6226181B2 (ja) | ||
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPH01111373A (ja) | 半導体装置の製造方法 | |
| JPH1050823A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS62183563A (ja) | 半導体装置の製造方法 | |
| JPS61125049A (ja) | 半導体集積回路装置 |