JPH0748518B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0748518B2 JPH0748518B2 JP17761587A JP17761587A JPH0748518B2 JP H0748518 B2 JPH0748518 B2 JP H0748518B2 JP 17761587 A JP17761587 A JP 17761587A JP 17761587 A JP17761587 A JP 17761587A JP H0748518 B2 JPH0748518 B2 JP H0748518B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- aluminum layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 5
- 239000010410 layer Substances 0.000 claims description 75
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線構
造を有する半導体装置の製造方法に関する。
造を有する半導体装置の製造方法に関する。
高集積化半導体装置の配線に発生するエレクトロマイグ
レーション等による断線事故を防止するために多結晶シ
リコン層とアルミニウム層の２層構造の配線が用いられ
ている。
レーション等による断線事故を防止するために多結晶シ
リコン層とアルミニウム層の２層構造の配線が用いられ
ている。
第２図（ａ）〜（ｃ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
まず、第２図（ａ）に示すように、半導体基板１の上に
形成されたシリコン酸化膜２の表面に0.2μｍの多結晶
シリコン層３と1.0μｍのアルミニウム層４を順次堆積
する。次に、アルミニウム層４の表面の光反射によりホ
トレジスト膜のパターン形状が変形するのを防ぐため、
アルミニウム層４の上に薄い非晶質シリコン層９をスパ
ッタリング法等により形成する。次に、シリコン層９の
上に選択的に設けたホトレジスト膜（図示せず）をマス
クとしてシリコン層９とアルミニウム層４と多結晶シリ
コン層３を順次エッチングして下層配線を形成する。
形成されたシリコン酸化膜２の表面に0.2μｍの多結晶
シリコン層３と1.0μｍのアルミニウム層４を順次堆積
する。次に、アルミニウム層４の表面の光反射によりホ
トレジスト膜のパターン形状が変形するのを防ぐため、
アルミニウム層４の上に薄い非晶質シリコン層９をスパ
ッタリング法等により形成する。次に、シリコン層９の
上に選択的に設けたホトレジスト膜（図示せず）をマス
クとしてシリコン層９とアルミニウム層４と多結晶シリ
コン層３を順次エッチングして下層配線を形成する。
次に、第２図（ｂ）に示すように、シリコン層９とアル
ミニウム層４との反応により生ずるストレスマイグレー
ションを防止するため、CF4とO2の混合ガスによるドラ
イエッチングが、弗酸，硝酸，氷酢酸の混合液によるウ
エットエッチング法を用いてシリコン層９を除去する。
このとき、アルミニウム層４の直下にある多結晶シリコ
ン層３の側面が露出している為同時にエッチングされて
アンダーカット部５を生ずる。
ミニウム層４との反応により生ずるストレスマイグレー
ションを防止するため、CF4とO2の混合ガスによるドラ
イエッチングが、弗酸，硝酸，氷酢酸の混合液によるウ
エットエッチング法を用いてシリコン層９を除去する。
このとき、アルミニウム層４の直下にある多結晶シリコ
ン層３の側面が露出している為同時にエッチングされて
アンダーカット部５を生ずる。
次に、第２図（ｃ）に示すように、アルミニウム層４を
含む表面に層間絶縁膜７を形成する。次に、層間絶縁膜
７の上にアルミニウム層８を堆積し、選択的にエッチン
グして上層配線を形成する。このとき、アンダーカット
部５のために層間絶縁膜７のステップカバレージが悪く
層間絶縁膜７の上に形成された上層配線に断線部10を生
ずる。
含む表面に層間絶縁膜７を形成する。次に、層間絶縁膜
７の上にアルミニウム層８を堆積し、選択的にエッチン
グして上層配線を形成する。このとき、アンダーカット
部５のために層間絶縁膜７のステップカバレージが悪く
層間絶縁膜７の上に形成された上層配線に断線部10を生
ずる。
上述した従来の半導体装置の製造方法は、アルミニウム
層上のシリコン層をエッチングにて除去する際に、アル
ミニウム層直下の多結晶シリコン層も同時にエッチング
されてアンダーカット部を生じて層間絶縁膜のステップ
カバレージが非常に悪くなり、層間絶縁膜の上に形成し
た上層配線が層間絶縁膜の段差部下部で断線を生ずると
いう問題点がある。
層上のシリコン層をエッチングにて除去する際に、アル
ミニウム層直下の多結晶シリコン層も同時にエッチング
されてアンダーカット部を生じて層間絶縁膜のステップ
カバレージが非常に悪くなり、層間絶縁膜の上に形成し
た上層配線が層間絶縁膜の段差部下部で断線を生ずると
いう問題点がある。
本発明の半導体装置の製造方法は、半導体基板上に設け
た絶縁膜上に多結晶シリコン層及びアルミニウム層を順
次堆積した後前記アルミニウム層の上に光反射防止用の
非晶質シリコン層を形成する工程と、前記非晶質シリコ
ン層の上に塗布してパターニングしたホトレジスト膜を
マスクとして前記非晶質シリコン層と前記アルミニウム
層および前記多結晶シリコン層を順次エッチングして下
層配線を形成する工程と、前記ホトレジスト膜を除去し
た後、前記非晶質シリコン層をエッチングして除去する
工程と、前記アルミニウム層の表面を陽極酸化してアル
ミナ膜を形成し且つ前記非晶質シリコン層のエッチング
により生じた前記多結晶シリコン層のアンダーカット部
を前記アルミナ膜で埋める工程と、前記アルミナ膜を含
む表面に層間絶縁膜を形成する工程と、前記層間絶縁膜
の上に金属層を堆積し選択的にエッチングして上層配線
を形成する工程とを含んで構成される。
た絶縁膜上に多結晶シリコン層及びアルミニウム層を順
次堆積した後前記アルミニウム層の上に光反射防止用の
非晶質シリコン層を形成する工程と、前記非晶質シリコ
ン層の上に塗布してパターニングしたホトレジスト膜を
マスクとして前記非晶質シリコン層と前記アルミニウム
層および前記多結晶シリコン層を順次エッチングして下
層配線を形成する工程と、前記ホトレジスト膜を除去し
た後、前記非晶質シリコン層をエッチングして除去する
工程と、前記アルミニウム層の表面を陽極酸化してアル
ミナ膜を形成し且つ前記非晶質シリコン層のエッチング
により生じた前記多結晶シリコン層のアンダーカット部
を前記アルミナ膜で埋める工程と、前記アルミナ膜を含
む表面に層間絶縁膜を形成する工程と、前記層間絶縁膜
の上に金属層を堆積し選択的にエッチングして上層配線
を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１の表面
に形成されたシリコン酸化膜２の表面に0.2μｍの多結
晶シリコン層３及び1.0μｍのアルミニウム層４を順次
堆積し、選択的に順次エッチングして多結晶シリコン層
３とアルミニウム層４の２層構造の下層配線を設ける。
このとき、前述の従来例にて述べた通り、下層配線を形
成する為のホトレジストパターン（図示せず）を形成す
る際のアルミニウム層４からの光の反射を防止するため
に設けた非晶質のシリコン層（図示せず）を除去する時
に多結晶シリコン層の側面もエッチングされ、アルミニ
ウム層４の下にアンダーカット部５ができる。
に形成されたシリコン酸化膜２の表面に0.2μｍの多結
晶シリコン層３及び1.0μｍのアルミニウム層４を順次
堆積し、選択的に順次エッチングして多結晶シリコン層
３とアルミニウム層４の２層構造の下層配線を設ける。
このとき、前述の従来例にて述べた通り、下層配線を形
成する為のホトレジストパターン（図示せず）を形成す
る際のアルミニウム層４からの光の反射を防止するため
に設けた非晶質のシリコン層（図示せず）を除去する時
に多結晶シリコン層の側面もエッチングされ、アルミニ
ウム層４の下にアンダーカット部５ができる。
次に、第１図（ｂ）に示すように、アルミニウム層４の
表面を陽極酸化法等により酸化し、約0.4μｍのアルミ
ナ膜６を形成する。このとき、アルミニウム層４の直下
のアンダーカット部５は完全にアルミナ膜６で埋められ
る。
表面を陽極酸化法等により酸化し、約0.4μｍのアルミ
ナ膜６を形成する。このとき、アルミニウム層４の直下
のアンダーカット部５は完全にアルミナ膜６で埋められ
る。
次に、第１図（ｃ）に示すように、プラズマCVD法によ
りシリコン酸化膜を0.6μｍ堆積して層間絶縁膜７を形
成する。このとき、アンダーカット部５はアルミナ膜６
で埋められている為に、層間絶縁膜７のステップカバレ
ージは良好となる。次に、層間絶縁膜７の上にアルミニ
ウム層８を堆積し、選択的にエッチングして上層配線を
形成する。
りシリコン酸化膜を0.6μｍ堆積して層間絶縁膜７を形
成する。このとき、アンダーカット部５はアルミナ膜６
で埋められている為に、層間絶縁膜７のステップカバレ
ージは良好となる。次に、層間絶縁膜７の上にアルミニ
ウム層８を堆積し、選択的にエッチングして上層配線を
形成する。
以上説明したように本発明は、アルミニウム層上に形成
したシリコン層を除去する際にアルミニウム層直下の多
結晶シリコン層がエッチングされて生じたアンダーカッ
ト部をアルミニウム層の表面に形成したアルミナ膜で埋
めることにより、層間絶縁膜のステップカバレージが良
くなり、その結果、上層配線の断線を防止することがで
きるという効果を有する。
したシリコン層を除去する際にアルミニウム層直下の多
結晶シリコン層がエッチングされて生じたアンダーカッ
ト部をアルミニウム層の表面に形成したアルミナ膜で埋
めることにより、層間絶縁膜のステップカバレージが良
くなり、その結果、上層配線の断線を防止することがで
きるという効果を有する。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｃ）は従来の半導体装置の製造方法を説明す
るための工程順に示した半導体チップの断面図である。 １…半導体基板、２…シリコン酸化膜、３…多結晶シリ
コン層、４…アルミニウム層、５…アンダーカット部、
６…アルミナ膜、７…層間絶縁膜、９…シリコン層、10
…断線部。
めの工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｃ）は従来の半導体装置の製造方法を説明す
るための工程順に示した半導体チップの断面図である。 １…半導体基板、２…シリコン酸化膜、３…多結晶シリ
コン層、４…アルミニウム層、５…アンダーカット部、
６…アルミナ膜、７…層間絶縁膜、９…シリコン層、10
…断線部。
Claims (1)
- 【請求項１】半導体基板上に設けた絶縁膜上に多結晶シ
リコン層及びアルミニウム層を順次堆積した後前記アル
ミニウム層の上に光反射防止用の非晶質シリコン層を形
成する工程と、前記非晶質シリコン層の上に塗布してパ
ターニングしたホトレジスト膜をマスクとして前記非晶
質シリコン層と前記アルミニウム層および前記多結晶シ
リコン層を順次エッチングして下層配線を形成する工程
と、前記ホトレジスト膜を除去した後前記非晶質シリコ
ン層をエッチングして除去する工程と、前記アルミニウ
ム層の表面を陽極酸化してアルミナ膜を形成し且つ前記
非晶質シリコン層のエッチングにより生じた前記多結晶
シリコン層のアンダーカット部を前記アルミナ膜で埋め
る工程と、前記アルミナ膜を含む表面に層間絶縁膜を形
成する工程と、前記層間絶縁膜の上に金属層を堆積し選
択的にエッチングして上層配線を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17761587A JPH0748518B2 (ja) | 1987-07-15 | 1987-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17761587A JPH0748518B2 (ja) | 1987-07-15 | 1987-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6420642A JPS6420642A (en) | 1989-01-24 |
| JPH0748518B2 true JPH0748518B2 (ja) | 1995-05-24 |
Family
ID=16034102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17761587A Expired - Lifetime JPH0748518B2 (ja) | 1987-07-15 | 1987-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748518B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102811548A (zh) * | 2011-05-31 | 2012-12-05 | 精材科技股份有限公司 | 线路结构及其制作方法 |
-
1987
- 1987-07-15 JP JP17761587A patent/JPH0748518B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102811548A (zh) * | 2011-05-31 | 2012-12-05 | 精材科技股份有限公司 | 线路结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6420642A (en) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPH0680739B2 (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 |