JPH0749313A - パターン検査装置およびパターン検査方法 - Google Patents
パターン検査装置およびパターン検査方法Info
- Publication number
- JPH0749313A JPH0749313A JP5194886A JP19488693A JPH0749313A JP H0749313 A JPH0749313 A JP H0749313A JP 5194886 A JP5194886 A JP 5194886A JP 19488693 A JP19488693 A JP 19488693A JP H0749313 A JPH0749313 A JP H0749313A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern data
- data
- substrate
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 参照基板のパターンデータの出現回数を測定
し、出現回数が所定値より少ないパターンデータを、参
照データから削除する。 【構成】 参照基板Ｋ１を順次撮像して参照基板Ｋ１の
パターンデータを参照データ記憶メモリ７に格納すると
ともに、そのパターンデータの出現回数をヒストグラム
作成メモリ８に格納し、その内容を制御回路９は読み出
してヒストグラムＨＧを作成し、出現回数の少ないパタ
ーンデータを抽出する。操作者にパターンの修正の確認
を求め、修正の意思が確認されると参照データ記憶メモ
リ７を修正する。
し、出現回数が所定値より少ないパターンデータを、参
照データから削除する。 【構成】 参照基板Ｋ１を順次撮像して参照基板Ｋ１の
パターンデータを参照データ記憶メモリ７に格納すると
ともに、そのパターンデータの出現回数をヒストグラム
作成メモリ８に格納し、その内容を制御回路９は読み出
してヒストグラムＨＧを作成し、出現回数の少ないパタ
ーンデータを抽出する。操作者にパターンの修正の確認
を求め、修正の意思が確認されると参照データ記憶メモ
リ７を修正する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板やフォト
マスク等の配線パターンの外観検査に関するものであ
る。
マスク等の配線パターンの外観検査に関するものであ
る。
【０００２】
【従来の技術】従来から、プリント基板やフォトマスク
等の配線パターンの外観検査を行なうことを目的とした
各種のパターン検査装置が提案されている（例えば、特
表昭６０−５０１４２９号公報参照）。この種の従来の
パターン検査装置では、まず学習工程において、参照基
板の配線パターンの形状をコード化してメモリに記憶
し、次に検査工程において、被検査基板の配線パターン
の形状をコード化し、そのコード化したパターンと学習
工程でメモリに記憶したパターンとを比較し、両者が一
致しない場合のみ被検査基板に欠陥があると判定する形
状比較法を用いている。以下図２，６に基づいて、形状
比較法を用いた従来のパターン検査装置について説明す
る。
等の配線パターンの外観検査を行なうことを目的とした
各種のパターン検査装置が提案されている（例えば、特
表昭６０−５０１４２９号公報参照）。この種の従来の
パターン検査装置では、まず学習工程において、参照基
板の配線パターンの形状をコード化してメモリに記憶
し、次に検査工程において、被検査基板の配線パターン
の形状をコード化し、そのコード化したパターンと学習
工程でメモリに記憶したパターンとを比較し、両者が一
致しない場合のみ被検査基板に欠陥があると判定する形
状比較法を用いている。以下図２，６に基づいて、形状
比較法を用いた従来のパターン検査装置について説明す
る。
【０００３】まず、ＣＣＤ等の撮像素子を用いて学習対
象である参照基板Ｋ１を左上隅から右下隅まで光学的に
撮像して二次元画像データを作成する。その際、例えば
図２に示すように、画像データの最小単位であるピクセ
ルＰxをＭ×Ｍ個（図ではＭ＝５）集めてエレメントＥ
を構成し、そのエレメントＥをＮ×Ｎ個集めてプロセッ
サＰsを構成する。また、プリント基板のパターンＰn上
に位置するピクセルＰxの階調を”１”、プリント基板
の基材上に位置するピクセルＰxの階調を”０”とし、
エレメントＥ内の全ピクセルの階調の総和が所定のスレ
ッショルド値より大きいときのエレメントＥの値（以
下、エレメントデータと呼ぶ）を”１”、スレッショル
ド値以下のときのエレメントデータを”０”とする。そ
して、例えばプロセッサＰsの左上のエレメントＥから
横へ順にエレメントデータを出力させてプロセッサＰs
のエレメントデータの分布をコード化する（以下、コー
ド化したエレメントデータの分布をパターンデータと呼
ぶ）。このパターンデータは形状記憶メモリ７０に記憶
される。
象である参照基板Ｋ１を左上隅から右下隅まで光学的に
撮像して二次元画像データを作成する。その際、例えば
図２に示すように、画像データの最小単位であるピクセ
ルＰxをＭ×Ｍ個（図ではＭ＝５）集めてエレメントＥ
を構成し、そのエレメントＥをＮ×Ｎ個集めてプロセッ
サＰsを構成する。また、プリント基板のパターンＰn上
に位置するピクセルＰxの階調を”１”、プリント基板
の基材上に位置するピクセルＰxの階調を”０”とし、
エレメントＥ内の全ピクセルの階調の総和が所定のスレ
ッショルド値より大きいときのエレメントＥの値（以
下、エレメントデータと呼ぶ）を”１”、スレッショル
ド値以下のときのエレメントデータを”０”とする。そ
して、例えばプロセッサＰsの左上のエレメントＥから
横へ順にエレメントデータを出力させてプロセッサＰs
のエレメントデータの分布をコード化する（以下、コー
ド化したエレメントデータの分布をパターンデータと呼
ぶ）。このパターンデータは形状記憶メモリ７０に記憶
される。
【０００４】例えば、図６（ａ）において、パターンＰ
nのパッド部分にプロセッサＰsが存在する位置ａ１、パ
ターンＰnのライン部分にプロセッサが存在する位置ｂ
１では、パターンＰnと重なり合うエレメントＥが”
１”、これ以外のエレメントＥが”０”となって図示の
エレメントパターンａ２，ｂ２が抽出され、これらがコ
ード化されて形状記憶メモリ７０に記憶される。一方、
位置ｃ１には基板の基材にゴミが付着しているため、位
置ｃ１にプロセッサが存在するときに抽出されるエレメ
ントパターンはｃ２になる。
nのパッド部分にプロセッサＰsが存在する位置ａ１、パ
ターンＰnのライン部分にプロセッサが存在する位置ｂ
１では、パターンＰnと重なり合うエレメントＥが”
１”、これ以外のエレメントＥが”０”となって図示の
エレメントパターンａ２，ｂ２が抽出され、これらがコ
ード化されて形状記憶メモリ７０に記憶される。一方、
位置ｃ１には基板の基材にゴミが付着しているため、位
置ｃ１にプロセッサが存在するときに抽出されるエレメ
ントパターンはｃ２になる。
【０００５】次に検査工程では、ＣＣＤセンサで被検査
基板Ｋ２を左上隅から右下隅まで順次撮像し、学習工程
と同様に被検査基板Ｋ２のパターンデータを作成する。
そして、そのパターンデータと形状記憶メモリ７０に記
憶されている参照基板Ｋ１のパターンデータとを比較す
る。例えば、図６（ｂ）の位置ｄ１にプロセッサＰsが
あるときのエレメントパターンａ２は、図６（ａ）の位
置ａ１のエレメントパターンａ２と等しいため、この位
置での欠陥はないと判断される。位置ｅ１にはパターン
に突起状の欠陥があり、この欠陥を含んだエレメントパ
ターンｅ２は学習工程で形状記憶メモリ７０に記憶され
ていないため、位置ｅ１には欠陥があると判断される。
位置ｆ１のエレメントパターンは図６（ａ）の位置ｃ１
のエレメントパターンｃ２と等しいため、この位置での
欠陥はないと判断される。
基板Ｋ２を左上隅から右下隅まで順次撮像し、学習工程
と同様に被検査基板Ｋ２のパターンデータを作成する。
そして、そのパターンデータと形状記憶メモリ７０に記
憶されている参照基板Ｋ１のパターンデータとを比較す
る。例えば、図６（ｂ）の位置ｄ１にプロセッサＰsが
あるときのエレメントパターンａ２は、図６（ａ）の位
置ａ１のエレメントパターンａ２と等しいため、この位
置での欠陥はないと判断される。位置ｅ１にはパターン
に突起状の欠陥があり、この欠陥を含んだエレメントパ
ターンｅ２は学習工程で形状記憶メモリ７０に記憶され
ていないため、位置ｅ１には欠陥があると判断される。
位置ｆ１のエレメントパターンは図６（ａ）の位置ｃ１
のエレメントパターンｃ２と等しいため、この位置での
欠陥はないと判断される。
【０００６】
【発明が解決しようとする課題】この種の従来のパター
ン検査装置では、参照基板Ｋ１にパターンの欠陥がある
と、その欠陥を含んだ状態で形状比較を行なうため、正
しいパターン検査ができない。例えば、参照基板Ｋ１に
位置ｃ１のようなゴミがあり、被検査基板Ｋ２に位置ｆ
１のように同一形状の残銅がある場合、その被検査基板
Ｋ２の欠陥は見逃されてしまう。
ン検査装置では、参照基板Ｋ１にパターンの欠陥がある
と、その欠陥を含んだ状態で形状比較を行なうため、正
しいパターン検査ができない。例えば、参照基板Ｋ１に
位置ｃ１のようなゴミがあり、被検査基板Ｋ２に位置ｆ
１のように同一形状の残銅がある場合、その被検査基板
Ｋ２の欠陥は見逃されてしまう。
【０００７】本発明の目的は、参照基板の欠陥を検出す
ることにより、被検査基板の欠陥の見逃しを防止できる
パターン検査装置およびパターン検査方法を提供するこ
とにある。
ることにより、被検査基板の欠陥の見逃しを防止できる
パターン検査装置およびパターン検査方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】実施例を示す図１に対応
づけて本発明を説明すると、本発明は、参照基板を撮像
して得られる複数のパターンデータに含まれる複数種の
パターンデータを参照パターンデータとして記憶する記
憶手段７と、被検査基板を撮像して得られる被検査パタ
ーンデータと記憶手段７に記憶された参照パターンデー
タとを順次比較して、被検査基板のパターンの欠陥の有
無を判別する判別手段７とを有するパターン検査装置に
適用され、参照基板を撮像して得られる複数のパターン
データに含まれる、複数種の参照パターンデータと同一
のパターンデータの個数をそれぞれ計測する計測手段８
と、記憶手段７に記憶された参照パターンデータのうち
の、計測手段８で計測された個数が所定値より少ない参
照パターンデータを抽出する抽出手段９とを有すること
により上記目的が達成される。
づけて本発明を説明すると、本発明は、参照基板を撮像
して得られる複数のパターンデータに含まれる複数種の
パターンデータを参照パターンデータとして記憶する記
憶手段７と、被検査基板を撮像して得られる被検査パタ
ーンデータと記憶手段７に記憶された参照パターンデー
タとを順次比較して、被検査基板のパターンの欠陥の有
無を判別する判別手段７とを有するパターン検査装置に
適用され、参照基板を撮像して得られる複数のパターン
データに含まれる、複数種の参照パターンデータと同一
のパターンデータの個数をそれぞれ計測する計測手段８
と、記憶手段７に記憶された参照パターンデータのうち
の、計測手段８で計測された個数が所定値より少ない参
照パターンデータを抽出する抽出手段９とを有すること
により上記目的が達成される。
【０００９】請求項２に記載の発明は、参照基板を撮像
して得られる複数のパターンデータに含まれる複数種の
パターンデータを参照パターンデータとして記憶し、該
参照パターンデータと被検査基板を撮像して得られる被
検査パターンデータとを順次比較して、被検査基板のパ
ターンの欠陥の有無を判別するパターン検査方法に適用
され、参照基板を撮像して得られる複数のパターンデー
タに含まれる、複数種の参照パターンデータと同一のパ
ターンデータの個数をそれぞれ計測し、記憶された参照
パターンデータのうちの、計測された個数が所定値より
少ない参照パターンデータを抽出することにより上記目
的が達成される。請求項３に記載の発明は、請求項２に
記載の発明において、抽出された参照パターンデータ
が、被検査基板のパターンの欠陥の有無の判別に適した
ものか否かを判定するものである。
して得られる複数のパターンデータに含まれる複数種の
パターンデータを参照パターンデータとして記憶し、該
参照パターンデータと被検査基板を撮像して得られる被
検査パターンデータとを順次比較して、被検査基板のパ
ターンの欠陥の有無を判別するパターン検査方法に適用
され、参照基板を撮像して得られる複数のパターンデー
タに含まれる、複数種の参照パターンデータと同一のパ
ターンデータの個数をそれぞれ計測し、記憶された参照
パターンデータのうちの、計測された個数が所定値より
少ない参照パターンデータを抽出することにより上記目
的が達成される。請求項３に記載の発明は、請求項２に
記載の発明において、抽出された参照パターンデータ
が、被検査基板のパターンの欠陥の有無の判別に適した
ものか否かを判定するものである。
【００１０】
【作用】本発明では、複数種の参照パターンデータと同
一のパターンデータの個数を計測手段８によって計測
し、その計測された個数が所定値より少ない参照パター
ンデータを抽出手段９によって抽出する。
一のパターンデータの個数を計測手段８によって計測
し、その計測された個数が所定値より少ない参照パター
ンデータを抽出手段９によって抽出する。
【００１１】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。
【００１２】
【実施例】図１は本発明の一実施例のブロック図であ
る。１は参照基板Ｋ１または被検査基板Ｋ２をこれらの
表面と平行な面内で移動させるＸ−Ｙステージである。
２はＸ−Ｙステージの上方に配置されるＣＣＤセンサで
あり、上記基板の移動に応じて上記基板の特定範囲を撮
像し、その輝度分布に応じた画像データを出力する。な
お、このＣＣＤセンサ２が撮像する画像の最小単位をピ
クセルと呼ぶ。３は画像処理回路であり、ＣＣＤセンサ
２から出力される画像データを入力し、ピクセルがパタ
ーンＰn（銅箔）部分にあるときを”１”、基板の基材
にあるときを”０”とする２値データに変換し、フレー
ムメモリ４に格納する。このようにフレームメモリ４に
は、”０”，”１”に変換された画像データがピクセル
単位で格納される（それぞれをピクセル情報と呼ぶ）。
このフレームメモリ４の内容はＣＣＤセンサ２で新たな
撮像を行なうたびに更新される。
る。１は参照基板Ｋ１または被検査基板Ｋ２をこれらの
表面と平行な面内で移動させるＸ−Ｙステージである。
２はＸ−Ｙステージの上方に配置されるＣＣＤセンサで
あり、上記基板の移動に応じて上記基板の特定範囲を撮
像し、その輝度分布に応じた画像データを出力する。な
お、このＣＣＤセンサ２が撮像する画像の最小単位をピ
クセルと呼ぶ。３は画像処理回路であり、ＣＣＤセンサ
２から出力される画像データを入力し、ピクセルがパタ
ーンＰn（銅箔）部分にあるときを”１”、基板の基材
にあるときを”０”とする２値データに変換し、フレー
ムメモリ４に格納する。このようにフレームメモリ４に
は、”０”，”１”に変換された画像データがピクセル
単位で格納される（それぞれをピクセル情報と呼ぶ）。
このフレームメモリ４の内容はＣＣＤセンサ２で新たな
撮像を行なうたびに更新される。
【００１３】５は加算回路であり、フレームメモリ４に
格納されている各ピクセル情報を、順にＭ×Ｍ個集めて
エレメントＥを構成し、各エレメントＥに含まれるピク
セル情報が”１”の個数を数え、その個数が所定のスレ
ッショルド値を越えるとエレメントＥの値（エレメント
データ）を”１”、それ以下なら”０”として、そのデ
ータを出力する。例えば図２では、５×５個のピクセル
情報でエレメントＥが構成されており、スレッショルド
値を１２とすると、エレメントＥの中に”１”のピクセ
ル情報が１３個以上あれば、エレメントデータ”１”を
出力し、それ以下なら”０”を出力する。なお、エレメ
ントＥを構成するＭ×Ｍ個のピクセル情報は、隣接する
座標位置にあるＸ軸方向、Ｙ軸方向それぞれＭ個を用い
る。
格納されている各ピクセル情報を、順にＭ×Ｍ個集めて
エレメントＥを構成し、各エレメントＥに含まれるピク
セル情報が”１”の個数を数え、その個数が所定のスレ
ッショルド値を越えるとエレメントＥの値（エレメント
データ）を”１”、それ以下なら”０”として、そのデ
ータを出力する。例えば図２では、５×５個のピクセル
情報でエレメントＥが構成されており、スレッショルド
値を１２とすると、エレメントＥの中に”１”のピクセ
ル情報が１３個以上あれば、エレメントデータ”１”を
出力し、それ以下なら”０”を出力する。なお、エレメ
ントＥを構成するＭ×Ｍ個のピクセル情報は、隣接する
座標位置にあるＸ軸方向、Ｙ軸方向それぞれＭ個を用い
る。
【００１４】６はマトリクス形成回路であり、隣接する
座標位置にあるエレメントＥをＮ×Ｎ個集めてプロセッ
サＰsを構成し、その各プロセッサＰsに含まれるＮ×Ｎ
個のエレメントＥの値を並列出力する。例えば図２の場
合、Ｘ軸、Ｙ軸を図示のように定めると、マトリクス形
成回路６は、図２の左上隅（Ｘ，Ｙ座標の小さい位置）
のエレメントデータを最上位ビットとし、右下隅（Ｘ，
Ｙ座標の大きい位置）のエレメントデータを最下位ビッ
トとして、各エレメントデータを並列出力する。図２の
斜線部のピクセルＰxが基板の配線パターンＰ上にある
場合、マトリクス形成回路６から出力されるデータは、
{0000000000000000011000110}となる。このマトリクス
形成回路６からの出力は参照データ記憶メモリ７とヒス
トグラム作成メモリ８の各アドレス端子に入力される。
参照データ記憶メモリ７は、書き込み読み出しが可能な
２N・NビットのＲＡＭで構成される。図３に示される参
照基板Ｋ１を撮像中にマトリクス形成回路６からの出力
が参照データ記憶メモリ７のアドレス端子に入力される
と、そのアドレスのデータとして”１”がデータ端子に
入力される。これにより、参照基板Ｋ１のすべてのパタ
ーンデータが参照データ記憶メモリ７に格納される。
座標位置にあるエレメントＥをＮ×Ｎ個集めてプロセッ
サＰsを構成し、その各プロセッサＰsに含まれるＮ×Ｎ
個のエレメントＥの値を並列出力する。例えば図２の場
合、Ｘ軸、Ｙ軸を図示のように定めると、マトリクス形
成回路６は、図２の左上隅（Ｘ，Ｙ座標の小さい位置）
のエレメントデータを最上位ビットとし、右下隅（Ｘ，
Ｙ座標の大きい位置）のエレメントデータを最下位ビッ
トとして、各エレメントデータを並列出力する。図２の
斜線部のピクセルＰxが基板の配線パターンＰ上にある
場合、マトリクス形成回路６から出力されるデータは、
{0000000000000000011000110}となる。このマトリクス
形成回路６からの出力は参照データ記憶メモリ７とヒス
トグラム作成メモリ８の各アドレス端子に入力される。
参照データ記憶メモリ７は、書き込み読み出しが可能な
２N・NビットのＲＡＭで構成される。図３に示される参
照基板Ｋ１を撮像中にマトリクス形成回路６からの出力
が参照データ記憶メモリ７のアドレス端子に入力される
と、そのアドレスのデータとして”１”がデータ端子に
入力される。これにより、参照基板Ｋ１のすべてのパタ
ーンデータが参照データ記憶メモリ７に格納される。
【００１５】ヒストグラム作成メモリ８は、マトリクス
形成回路６からのパターンデータの出力回数をパターン
データの種類別に計測する。このヒストグラム作成メモ
リ８はＲＡＭで構成され、このＲＡＭの容量は、パター
ンデータが全部で２N・N種類あり、各パターンデータの
出現回数を最大でＪ回まで記憶するとすると、Ｊ×２
N・Nビットである。９は参照データ記憶メモリ７とヒス
トグラム作成メモリ８に対する書き込み読み出しを制御
する制御回路である。１０は磁気記録装置であり、制御
回路９の動作プログラムの他、後述する修正データＲS
や最終データＲMが格納される。１１は表示装置であ
り、出現回数の少ないパターンデータを表示するととも
に、そのパターンデータを修正すべきか否かの確認表示
を行なう。この表示装置１１の表示に従って、操作者が
不図示の入力装置より所定の入力操作を行なうと、その
入力情報は制御回路９に送られる。
形成回路６からのパターンデータの出力回数をパターン
データの種類別に計測する。このヒストグラム作成メモ
リ８はＲＡＭで構成され、このＲＡＭの容量は、パター
ンデータが全部で２N・N種類あり、各パターンデータの
出現回数を最大でＪ回まで記憶するとすると、Ｊ×２
N・Nビットである。９は参照データ記憶メモリ７とヒス
トグラム作成メモリ８に対する書き込み読み出しを制御
する制御回路である。１０は磁気記録装置であり、制御
回路９の動作プログラムの他、後述する修正データＲS
や最終データＲMが格納される。１１は表示装置であ
り、出現回数の少ないパターンデータを表示するととも
に、そのパターンデータを修正すべきか否かの確認表示
を行なう。この表示装置１１の表示に従って、操作者が
不図示の入力装置より所定の入力操作を行なうと、その
入力情報は制御回路９に送られる。
【００１６】図３，４に基づいて実施例の動作を説明す
る。本実施例を用いた配線パターンの検査は、参照基板
Ｋ１の配線パターンデータを作成する学習工程と、学習
工程で作成した配線パターンデータに誤りがないか否か
を確認する確認工程と、被検査基板Ｋ２の配線パターン
を検査する検査工程の３工程に分かれ、この順に検査が
行なわれる。
る。本実施例を用いた配線パターンの検査は、参照基板
Ｋ１の配線パターンデータを作成する学習工程と、学習
工程で作成した配線パターンデータに誤りがないか否か
を確認する確認工程と、被検査基板Ｋ２の配線パターン
を検査する検査工程の３工程に分かれ、この順に検査が
行なわれる。
【００１７】まず学習工程の動作を説明する。図３にお
いて、プロセッサが参照基板Ｋ１上の位置Ａにある場
合、マトリクス形成回路６からはエレメントパターンＡ
ＤＲ１のパターンデータ{0000000000011100111001110}
が出力される。一方、プロセッサが位置Ｂにある場合、
エレメントパターンＡＤＲ２のパターンデータ{0010000
100001000010000100}が出力され、同様に、プロセッサ
が位置Ｃにある場合、エレメントパターンＡＤＲ３のパ
ターンデータ{0000000000001000000000000}が出力され
る。これらのデータは参照データＲOとして参照データ
記憶メモリ７に記憶される。同時にヒストグラム作成メ
モリ８では、各パターンデータＡＤＲ１，ＡＤＲ２・・
・の出現回数が計測される。
いて、プロセッサが参照基板Ｋ１上の位置Ａにある場
合、マトリクス形成回路６からはエレメントパターンＡ
ＤＲ１のパターンデータ{0000000000011100111001110}
が出力される。一方、プロセッサが位置Ｂにある場合、
エレメントパターンＡＤＲ２のパターンデータ{0010000
100001000010000100}が出力され、同様に、プロセッサ
が位置Ｃにある場合、エレメントパターンＡＤＲ３のパ
ターンデータ{0000000000001000000000000}が出力され
る。これらのデータは参照データＲOとして参照データ
記憶メモリ７に記憶される。同時にヒストグラム作成メ
モリ８では、各パターンデータＡＤＲ１，ＡＤＲ２・・
・の出現回数が計測される。
【００１８】図３の例では、位置Ａのエレメントパター
ンＡＤＲ１は他に位置Ａ１，Ａ２にもあり、参照基板Ｋ
１全体で３個ある。一方、位置Ｂのエレメントパターン
ＡＤＲ２は、プロセッサ１単位のＸ軸方向の長さをＬピ
クセル、ライン部分のＸ軸方向の長さをＫピクセルとす
ると、参照基板全体で３×（Ｋ−Ｌ＋１）個あり、位置
Ｃ１のエレメントパターンは、１個だけある。
ンＡＤＲ１は他に位置Ａ１，Ａ２にもあり、参照基板Ｋ
１全体で３個ある。一方、位置Ｂのエレメントパターン
ＡＤＲ２は、プロセッサ１単位のＸ軸方向の長さをＬピ
クセル、ライン部分のＸ軸方向の長さをＫピクセルとす
ると、参照基板全体で３×（Ｋ−Ｌ＋１）個あり、位置
Ｃ１のエレメントパターンは、１個だけある。
【００１９】参照基板Ｋ１の全パターンデータが参照デ
ータ記憶メモリ７に取り込まれると、制御回路９は図４
に示す手順に従って参照データＲOを修正する。ステッ
プＳ１では、参照データＲOを参照データ記憶メモリ７
から読み込んでステップＳ２に移行する。読み込んだ参
照データＲOは、後述する修正データＲSを作成するのに
用いられる。ステップＳ２では、ヒストグラム作成メモ
リ８に格納されている各パターンデータの出現回数を順
次読み込んでステップＳ３に移行する。図３に示すヒス
トグラムＨＧは、横軸をパターンデータの種類とし、縦
軸をその出現回数としたものである。また、図３のヒス
トグラムＨＧの４本の棒グラフは左から順に、位置Ａの
エレメントパターンＡＤＲ１の出現回数、位置Ｂのエレ
メントパターンＡＤＲ２の出現回数、位置Ｃのエレメン
トパターンＡＤＲ３の出現回数、および何もパターンが
ない基板の基材部分のエレメントパターンＡＤＲ４の出
現回数を示す。
ータ記憶メモリ７に取り込まれると、制御回路９は図４
に示す手順に従って参照データＲOを修正する。ステッ
プＳ１では、参照データＲOを参照データ記憶メモリ７
から読み込んでステップＳ２に移行する。読み込んだ参
照データＲOは、後述する修正データＲSを作成するのに
用いられる。ステップＳ２では、ヒストグラム作成メモ
リ８に格納されている各パターンデータの出現回数を順
次読み込んでステップＳ３に移行する。図３に示すヒス
トグラムＨＧは、横軸をパターンデータの種類とし、縦
軸をその出現回数としたものである。また、図３のヒス
トグラムＨＧの４本の棒グラフは左から順に、位置Ａの
エレメントパターンＡＤＲ１の出現回数、位置Ｂのエレ
メントパターンＡＤＲ２の出現回数、位置Ｃのエレメン
トパターンＡＤＲ３の出現回数、および何もパターンが
ない基板の基材部分のエレメントパターンＡＤＲ４の出
現回数を示す。
【００２０】ステップＳ３では、読み込んだパターンデ
ータの出現回数が所定のスレッショルド値より少ないか
否かを判定し、出現回数がスレッショルド値よりも少な
いと判定されるとステップＳ４に移行する。図３では、
出現回数がスレッショルドＴより少ないエレメントパタ
ーンＡＤＲ３を選択してステップＳ４に移行し、エレメ
ントパターンＡＤＲ３のパターンデータが格納されてい
るアドレスのデータを”０”に修正した修正データＲS
を作成し（図３参照）、ステップＳ５に移行する。一
方、出現回数がスレッショルド値以上と判定されるとス
テップＳ６に移行する。図３では、エレメントパターン
ＡＤＲ１，２，４を選択してステップＳ６に移行し、エ
レメントパターンＡＤＲ１，２，４の各パターンデータ
が格納されているアドレスのデータを”１”のままで修
正データＲSを作成し（図３参照）、ステップＳ５に移
行する。ステップＳ５では、すべてのパターンデータの
出現回数をヒストグラム作成メモリ８から読み込んだか
否かを判定し、まだ残っていると判定されるとステップ
Ｓ１に戻り、一方すべてのパターンデータの出現回数を
読み込むとステップＳ７に移行する。ステップＳ７で
は、修正データＲSを参照データ記憶メモリ７に格納し
て処理を終了する。
ータの出現回数が所定のスレッショルド値より少ないか
否かを判定し、出現回数がスレッショルド値よりも少な
いと判定されるとステップＳ４に移行する。図３では、
出現回数がスレッショルドＴより少ないエレメントパタ
ーンＡＤＲ３を選択してステップＳ４に移行し、エレメ
ントパターンＡＤＲ３のパターンデータが格納されてい
るアドレスのデータを”０”に修正した修正データＲS
を作成し（図３参照）、ステップＳ５に移行する。一
方、出現回数がスレッショルド値以上と判定されるとス
テップＳ６に移行する。図３では、エレメントパターン
ＡＤＲ１，２，４を選択してステップＳ６に移行し、エ
レメントパターンＡＤＲ１，２，４の各パターンデータ
が格納されているアドレスのデータを”１”のままで修
正データＲSを作成し（図３参照）、ステップＳ５に移
行する。ステップＳ５では、すべてのパターンデータの
出現回数をヒストグラム作成メモリ８から読み込んだか
否かを判定し、まだ残っていると判定されるとステップ
Ｓ１に戻り、一方すべてのパターンデータの出現回数を
読み込むとステップＳ７に移行する。ステップＳ７で
は、修正データＲSを参照データ記憶メモリ７に格納し
て処理を終了する。
【００２１】このように学習工程では、パターンデータ
の出現回数が所定値より少ない場合に、そのパターンデ
ータに対応する参照データ記憶メモリ７のデータを”
０”に修正しているが、参照基板Ｋ１上のゴミや残銅等
によって誤って作成されたパターンデータの出現回数
は、正規のパターンデータの出現回数に比べてはるかに
少ないため、このような取扱いをしても不都合はない。
の出現回数が所定値より少ない場合に、そのパターンデ
ータに対応する参照データ記憶メモリ７のデータを”
０”に修正しているが、参照基板Ｋ１上のゴミや残銅等
によって誤って作成されたパターンデータの出現回数
は、正規のパターンデータの出現回数に比べてはるかに
少ないため、このような取扱いをしても不都合はない。
【００２２】以上の処理が終わると制御回路９は確認工
程に移行し、図５の手順により最終データＲMを作成す
る。図５は確認工程における制御回路９の動作を示すフ
ローチャートであり、このフローチャートの処理が終了
すると、検査工程に移行する。ステップＳ８１では、Ｃ
ＣＤセンサ２に対して参照基板Ｋ１の撮像を指示してス
テップＳ８２に移行する。ステップＳ８２では、ＣＣＤ
センサ２の撮像に応じて参照データ記憶メモリ７から出
力されるデータを順次読み込んでステップＳ８３に移行
する。ステップＳ８３では、その読み込んだデータが”
０”か否かを判定し、そのデータが”０”でないと判定
されるとステップＳ８２に戻り、データが”０”と判定
されると、ステップＳ８４に移行する。ステップＳ８４
では、データが”０”と判定されたパターンデータを、
図示のように表示装置１１によって参照基板Ｋ１上の該
当位置に表示させてステップＳ８５に移行する。図３の
例では、エレメントパターンＡＤＲ３が基板Ｋ１の位置
Ｃに対応する画面上の位置に表示される（図３参照）。
程に移行し、図５の手順により最終データＲMを作成す
る。図５は確認工程における制御回路９の動作を示すフ
ローチャートであり、このフローチャートの処理が終了
すると、検査工程に移行する。ステップＳ８１では、Ｃ
ＣＤセンサ２に対して参照基板Ｋ１の撮像を指示してス
テップＳ８２に移行する。ステップＳ８２では、ＣＣＤ
センサ２の撮像に応じて参照データ記憶メモリ７から出
力されるデータを順次読み込んでステップＳ８３に移行
する。ステップＳ８３では、その読み込んだデータが”
０”か否かを判定し、そのデータが”０”でないと判定
されるとステップＳ８２に戻り、データが”０”と判定
されると、ステップＳ８４に移行する。ステップＳ８４
では、データが”０”と判定されたパターンデータを、
図示のように表示装置１１によって参照基板Ｋ１上の該
当位置に表示させてステップＳ８５に移行する。図３の
例では、エレメントパターンＡＤＲ３が基板Ｋ１の位置
Ｃに対応する画面上の位置に表示される（図３参照）。
【００２３】ステップＳ８５では、表示されたエレメン
トパターンＡＤＲ３が欠陥か否かを操作者に確認させ
る。入力装置による操作者の入力により欠陥であると確
認されると、ステップＳ８６に移行し、ステップＳ８６
では、エレメントパターンＡＤＲ３のパターンデータが
格納されているアドレスのデータを”０”のままで最終
データＲMを作成してステップＳ８７に移行する。ステ
ップＳ８７では、参照基板Ｋ１をすべて撮像したか否か
を判定し、すべて撮像したと判定されるとステップＳ８
８に移行し、最終データＲMを参照データ記憶メモリ７
に格納して処理を終了する。ステップＳ８７において、
すべてを撮像していないと判定されると、ステップＳ８
２に戻る。一方、ステップＳ８５において、操作者によ
って欠陥でないと確認されるとステップＳ８９に移行
し、そのパターンデータが格納されているアドレスのデ
ータを”１”に修正して最終データＲMを作成し、ステ
ップＳ８７に移行する。
トパターンＡＤＲ３が欠陥か否かを操作者に確認させ
る。入力装置による操作者の入力により欠陥であると確
認されると、ステップＳ８６に移行し、ステップＳ８６
では、エレメントパターンＡＤＲ３のパターンデータが
格納されているアドレスのデータを”０”のままで最終
データＲMを作成してステップＳ８７に移行する。ステ
ップＳ８７では、参照基板Ｋ１をすべて撮像したか否か
を判定し、すべて撮像したと判定されるとステップＳ８
８に移行し、最終データＲMを参照データ記憶メモリ７
に格納して処理を終了する。ステップＳ８７において、
すべてを撮像していないと判定されると、ステップＳ８
２に戻る。一方、ステップＳ８５において、操作者によ
って欠陥でないと確認されるとステップＳ８９に移行
し、そのパターンデータが格納されているアドレスのデ
ータを”１”に修正して最終データＲMを作成し、ステ
ップＳ８７に移行する。
【００２４】このように確認工程では、先の学習工程
で”０”に修正されたパターンデータを削除すべきか否
かを操作者に確認させて最終データＲMを作成するた
め、出現回数の少ない正しいパターンデータを誤って削
除するおそれはない。以上のようにして、参照データ記
憶メモリ７の中に最終的な参照基板Ｋ１のパターンデー
タが格納され、この参照データ記憶メモリ７は検査工程
において被検査基板Ｋ２の検査に使用される。
で”０”に修正されたパターンデータを削除すべきか否
かを操作者に確認させて最終データＲMを作成するた
め、出現回数の少ない正しいパターンデータを誤って削
除するおそれはない。以上のようにして、参照データ記
憶メモリ７の中に最終的な参照基板Ｋ１のパターンデー
タが格納され、この参照データ記憶メモリ７は検査工程
において被検査基板Ｋ２の検査に使用される。
【００２５】検査工程の処理動作を図１に基づいて簡単
に説明すると、学習工程と同様にして被検査基板Ｋ２を
ＣＣＤセンサ２によって順次撮像し、マトリクス形成回
路６はその撮像範囲に応じたパターンデータを出力す
る。そして、そのパターンデータは参照データ記憶メモ
リ７のアドレス端子に入力され、そのアドレスに対応す
るデータが出力される。制御回路９はこの参照データ記
憶メモリ７の出力を読み込むことにより、被検査基板Ｋ
２のパターンの欠陥の有無を判定する。すなわち出力
が”０”であれば、被検査基板Ｋ２に欠陥ありと判定す
る。
に説明すると、学習工程と同様にして被検査基板Ｋ２を
ＣＣＤセンサ２によって順次撮像し、マトリクス形成回
路６はその撮像範囲に応じたパターンデータを出力す
る。そして、そのパターンデータは参照データ記憶メモ
リ７のアドレス端子に入力され、そのアドレスに対応す
るデータが出力される。制御回路９はこの参照データ記
憶メモリ７の出力を読み込むことにより、被検査基板Ｋ
２のパターンの欠陥の有無を判定する。すなわち出力
が”０”であれば、被検査基板Ｋ２に欠陥ありと判定す
る。
【００２６】このように本実施例では、ヒストグラム作
成メモリ８を設けて、このメモリ８の内容に基づいて制
御回路９が参照基板Ｋ１のパターンデータの出現回数に
関するヒストグラムＨＧを作成するため、パターンデー
タの出現回数が所定値より少ないものを容易に検出でき
る。そして、出現回数が所定値より少ないものについ
て、操作者に確認を求めてから参照パターンデータを修
正するため、誤りのない参照パターンデータを作成でき
る。したがって、従来の配線パターン検査装置では検出
できなかった、参照基板Ｋ１上のゴミ等によって誤って
作成されたパターンデータと同一形状のパターンの欠陥
が被検査基板Ｋ２にある場合でも、その欠陥を正確に検
出することが可能となる。なお、図５のフローチャート
では、出現回数が所定値より少ないパターンデータにつ
いては、そのパターンデータを削除するか否かを操作者
に確認するようにしているが、例えば欠陥のない参照基
板に規則的なパターン形状だけがある場合等には、操作
者に確認することなく、出現回数が所定値より少ないパ
ターンデータを削除するようにしてもよい。
成メモリ８を設けて、このメモリ８の内容に基づいて制
御回路９が参照基板Ｋ１のパターンデータの出現回数に
関するヒストグラムＨＧを作成するため、パターンデー
タの出現回数が所定値より少ないものを容易に検出でき
る。そして、出現回数が所定値より少ないものについ
て、操作者に確認を求めてから参照パターンデータを修
正するため、誤りのない参照パターンデータを作成でき
る。したがって、従来の配線パターン検査装置では検出
できなかった、参照基板Ｋ１上のゴミ等によって誤って
作成されたパターンデータと同一形状のパターンの欠陥
が被検査基板Ｋ２にある場合でも、その欠陥を正確に検
出することが可能となる。なお、図５のフローチャート
では、出現回数が所定値より少ないパターンデータにつ
いては、そのパターンデータを削除するか否かを操作者
に確認するようにしているが、例えば欠陥のない参照基
板に規則的なパターン形状だけがある場合等には、操作
者に確認することなく、出現回数が所定値より少ないパ
ターンデータを削除するようにしてもよい。
【００２７】このように構成した実施例にあっては、参
照データ記憶メモリ７が記憶手段と判別手段に、ヒスト
グラム作成メモリ８が計測手段に、制御回路９が抽出手
段に、それぞれ対応する。
照データ記憶メモリ７が記憶手段と判別手段に、ヒスト
グラム作成メモリ８が計測手段に、制御回路９が抽出手
段に、それぞれ対応する。
【００２８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、パターンの欠陥等によって生じたおそれが大きい
出現回数の少ない参照パターンデータを抽出できるの
で、検査時に使用する参照パターンデータからゴミ等の
欠陥によるデータを削除でき、パターンの欠陥検査の精
度を向上させることができる。また、請求項３に記載の
発明によれば、抽出された参照パターンデータが被検査
基板のパターンの欠陥の有無の判別に適したものかを判
定するため、操作者の意思に沿った参照パターンデータ
を作成できる。
れば、パターンの欠陥等によって生じたおそれが大きい
出現回数の少ない参照パターンデータを抽出できるの
で、検査時に使用する参照パターンデータからゴミ等の
欠陥によるデータを削除でき、パターンの欠陥検査の精
度を向上させることができる。また、請求項３に記載の
発明によれば、抽出された参照パターンデータが被検査
基板のパターンの欠陥の有無の判別に適したものかを判
定するため、操作者の意思に沿った参照パターンデータ
を作成できる。
【図１】本発明によるパターン検査装置の一実施例のブ
ロック図である。
ロック図である。
【図２】ピクセル、エレメント、およびプロセッサを説
明する図である。
明する図である。
【図３】図１のパターン検査装置の学習工程と確認工程
を説明する図である。
を説明する図である。
【図４】図１に示す制御回路の学習工程での動作を説明
するフローチャートである。
するフローチャートである。
【図５】図１に示す制御回路の確認工程での動作を説明
するフローチャートである。
するフローチャートである。
【図６】従来のパターン検査装置の学習工程と検査工程
を説明する図である。
を説明する図である。
１ Ｘ−Ｙステージ ２ ＣＣＤセンサ ３ 画像処理回路 ４ フレームメモリ ５ 加算回路 ６ マトリクス形成回路 ７ 参照データ記憶メモリ ８ ヒストグラム作成メモリ ９ 制御回路 １０ 磁気記録装置 １１ 表示装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/00 Ｑ 6921−4Ｅ
Claims (3)
- 【請求項１】 参照基板を撮像して得られる複数のパタ
ーンデータに含まれる複数種のパターンデータを参照パ
ターンデータとして記憶する記憶手段と、被検査基板を
撮像して得られる被検査パターンデータと前記記憶手段
に記憶された参照パターンデータとを順次比較して、前
記被検査基板のパターンの欠陥の有無を判別する判別手
段と、を有するパターン検査装置において、 前記参照基板を撮像して得られる複数のパターンデータ
に含まれる、前記複数種の参照パターンデータと同一の
パターンデータの個数をそれぞれ計測する計測手段と、 前記記憶手段に記憶された参照パターンデータのうち
の、前記計測手段で計測された個数が所定値より少ない
参照パターンデータを抽出する抽出手段と、 を有することを特徴とするパターン検査装置。 - 【請求項２】 参照基板を撮像して得られる複数のパタ
ーンデータに含まれる複数種のパターンデータを参照パ
ターンデータとして記憶し、該参照パターンデータと被
検査基板を撮像して得られる被検査パターンデータとを
順次比較して、前記被検査基板のパターンの欠陥の有無
を判別するパターン検査方法において、 前記参照基板を撮像して得られる複数のパターンデータ
に含まれる、前記複数種の参照パターンデータと同一の
パターンデータの個数をそれぞれ計測し、 前記記憶された参照パターンデータのうちの、計測され
た個数が所定値より少ない参照パターンデータを抽出す
ることを特徴とするパターン検査方法。 - 【請求項３】 前記抽出された参照パターンデータが、
前記被検査基板のパターンの欠陥の有無の判別に適した
ものか否かを判定することを特徴とする請求項２に記載
のパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194886A JPH0749313A (ja) | 1993-08-05 | 1993-08-05 | パターン検査装置およびパターン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194886A JPH0749313A (ja) | 1993-08-05 | 1993-08-05 | パターン検査装置およびパターン検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749313A true JPH0749313A (ja) | 1995-02-21 |
Family
ID=16331964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5194886A Pending JPH0749313A (ja) | 1993-08-05 | 1993-08-05 | パターン検査装置およびパターン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749313A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288108A (ja) * | 2008-05-29 | 2009-12-10 | Mitsutoyo Corp | 画像相関変位計 |
| KR101444259B1 (ko) * | 2013-09-12 | 2014-10-30 | 주식회사 고영테크놀러지 | 기판 검사 시의 보상 매트릭스 생성방법 |
| JP2024060179A (ja) * | 2022-10-19 | 2024-05-02 | ヤマハ発動機株式会社 | データ管理プログラム、データ管理方法、データ管理装置及び基板検査システム |
-
1993
- 1993-08-05 JP JP5194886A patent/JPH0749313A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288108A (ja) * | 2008-05-29 | 2009-12-10 | Mitsutoyo Corp | 画像相関変位計 |
| KR101444259B1 (ko) * | 2013-09-12 | 2014-10-30 | 주식회사 고영테크놀러지 | 기판 검사 시의 보상 매트릭스 생성방법 |
| WO2015037917A1 (ko) * | 2013-09-12 | 2015-03-19 | 주식회사 고영테크놀러지 | 기판 검사 시의 보상 매트릭스 생성방법 |
| CN105557082A (zh) * | 2013-09-12 | 2016-05-04 | 株式会社高永科技 | 基板检查时的补偿矩阵生成方法 |
| CN105557082B (zh) * | 2013-09-12 | 2018-09-11 | 株式会社高永科技 | 基板检查时的补偿矩阵生成方法 |
| US10151705B2 (en) | 2013-09-12 | 2018-12-11 | Koh Young Technology Inc. | Method of generating a compensation matrix during a substrate inspection |
| JP2024060179A (ja) * | 2022-10-19 | 2024-05-02 | ヤマハ発動機株式会社 | データ管理プログラム、データ管理方法、データ管理装置及び基板検査システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102132147A (zh) | 缺陷检测装置、缺陷检测方法、缺陷检测程序、及记录有该程序的计算机可读取的记录介质 | |
| KR20090101356A (ko) | 결함 검출 장치 및 결함 검출 방법 | |
| JP2001133418A (ja) | 形状特徴に基づく欠陥検出の方法及び装置 | |
| US6807288B2 (en) | Image processing apparatus, image processing method, and recording medium recording image processing program | |
| CN1898555B (zh) | 基板检查装置 | |
| JP2019045451A (ja) | 検査装置、検査方法、およびプログラム | |
| JP4814116B2 (ja) | 実装基板外観検査方法 | |
| JPH0749313A (ja) | パターン検査装置およびパターン検査方法 | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| JP3123275B2 (ja) | 電子部品の欠品検査における検査データの作成方法 | |
| TW202338745A (zh) | 檢查系統、教師資料生成裝置、教師資料生成方法以及程式 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPH0743126A (ja) | パターン検査装置 | |
| JP7770998B2 (ja) | 検査装置、検査方法およびプログラム | |
| JP7658211B2 (ja) | 画像処理装置、画像処理方法、および画像処理プログラム | |
| JPH0224323B2 (ja) | ||
| US6173071B1 (en) | Apparatus and method for processing video data in automatic optical inspection | |
| JPH0721372A (ja) | 画像検出装置 | |
| JPH0224322B2 (ja) | ||
| JP2001209793A (ja) | パターン欠陥分別検出方法 | |
| JP2026006168A (ja) | 検査装置、検査方法および検査プログラム | |
| JP3626353B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JP2513528Y2 (ja) | 濃淡画像処理装置 | |
| JPH0426512B2 (ja) | ||
| JPS5821109A (ja) | パタ−ン欠陥検査装置 |