JPS5821109A - パタ−ン欠陥検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＩＣ製造工程における、マスクあるいはレチク
ルに転写されたパターンが、そのパターンを形成する設
計データと比較し、正常に転写されているかどうかを、
検査するパターンの欠陥検査□装［Ｋ関するものである
。

従来この種の装置は、同一マスクトに同じパターン群を
持つチップ同志の比較による検査方法であるとか、設計
データを画像メモリ上にビットパターンとして展開しマ
スク又はレチクルから得られる画像データとを、画素単
位で比較する検査方法が考えられていた。

しかし前者の方法によるとチップ毎に同一の欠陥（共通
欠陥）を有していた場合には欠陥と認識することは不可
能であり、又マスクを作成する原版となるレチ゛クルで
は、単独のパターンである場合が多く、チップ比較法の
ような検査は不可能であった。−劣後者の方法によれば
、パターンを作成した設計データとの比較であるからチ
ップ同志の共通欠陥でも認識することは可能でありレチ
クルでも検査することはできる。しかし、設計データを
画像メモリーヒに画素単位に変換して用意しておくデー
タ量、すなわち、画像メモリの容量は膨大になり計算機
がそれを入出力させるためにも時間がかかりすぎ、装置
も犬“型、複雑になるという欠点があった。

また、画像メモリーヒに設計データを画素単位に変換し
て、２値画像として用意しておきマスクやレチクル等の
被検査物を例えば撮像装置で撮像した画像データと画像
メモリ中の２値画像とを比較する際、被検査物上で特に
厳密な検査を必要とし、、ない領域も存在する。

例えば、撮像装置等の受光面に微小なゴミが付着したり
すると、厳密な検査のためにこの（３） ミによって欠陥ありとする誤った検査を行なってしまう
。

このように従来は厳密な検査を必要としない領域、例え
ばゴミ等の付着領域において誤検査されたりする欠点が
あった。

本発明はこれらの欠点を解決し膨大な情報量を記憶する
装置を必要とせず設計データを参照してパターンの欠陥
の有無を高速に検査可能とすると共に、検査時に検査を
禁止する領域を任意に定め掛るようにした欠陥検査袋ｆ
を提供することを目的とする。

上記目的を達成するための本発明の要旨は設計情報に基
づいて被検査物上に形成された幾何学的なパターンが設
計通り作成されているか否かを検査する装置において、 前記パターンの原画像を走査して、該原画像を画素化し
た画像２値情報を発生する走査手段と；前記原画像の各
画素に対応した記憶単位を有し、各記憶学位て２値情報
を配憶して２値画像を生成する記憶手段と；核記憶手（
４） 段に前記設計情報に基づいて前記原画像が設計上備える
べき設計２値画像を生成する第１状態と、前記原画像中
で検査の禁止領域を定める２値情報に基づいて、前記記
憶手段に禁止２値画像を生成する第２状態とに前記記憶
手段を制御する制御手段と：前記記憶手段の設計２値画
像から、予め定められた前記パターンの検査すべき特徴
を検知し、その検知情報を蓄積する蓄積手段と；前記画
像２値情報と前記蓄積手段の検知情報とに基づいて前記
パターンの欠陥を検査する際に、前記記憶手段の禁止２
値画像’？［照して該検査を禁止する検査手段とを備え
ることを特徴とするパターン欠陥検査装置を提供するこ
とにある。

次に図面を参照して本発明の実施例について詳説する。

第１図は、本発明の実施例を示すブロック図である。移
動ステージ１４に載置されると共に、パターンが描かれ
た被検査物、例えばレチクル１は、撮像装置２によって
、レチクル１上の所定の小領域のみが撮像される。この
領域が検査すべき１画面になる。またレチクル１は、ス
トロボ装置１５によって透過照明される。撮像装置２の
アナログ映像信号は次の２値化回路３によって２値画像
信号に変換されると共に、必要に応じてスムージング等
の雑音除去処理が行なわれる。

切出回路４は２値画像信号の入力に基づいて、検査すべ
き１画面中の局所的な領域、例えば矩形領域に対応した
２値情報を切出す。

この局所的な矩形領域は、−例として画像中の１６Ｘ１
６画素に相当する領域で構成されている。これを第２図
により、さらに詳しく説明する。第２図において、検査
すべき１画面の画像１００は、撮像装置２の走査線１０
１によってラスク走査される。伺、実施例では、画像１
００内の走査線の本数は垂直方向に１０２４本であるも
のとする。

レチクル１上のパターンは一般にカラス板上にクロムに
よって描画されているので、アナログ映像信号は、明暗
、すなわち、白黒画像に応じた時系列信号になる。制御
回路５は画像１００中の１走査線につき、１０２４回ク
ロックパルスを発生し、２値化回路３は各クロックパル
ス毎に、アナログ映像信号をサンプリングして、画素化
しだ２値画像信号を出力する。

切出回路４ば、１６ビツトのシフトレジスタ１０４と１
０２４ビツトのシフトレジスタ１０５を直列接続にした
ものを１５段分直列に接続し、最後に１６ビツトのシフ
トレジスタ１０４を接続した直列レジスタ列で構成され
ている。２値画像信号は、一番初めの１６ビツトシフト
レジスタＩＣ＋４に入力されると共に、制御回路５が発
生するクロックパルスに同期して、直列レジスタ列内に
順次転送さく７） れていく。前述のように、１走査線分のアナログ映像信
号は１０２４回のサンプリングによって２値化されてい
るから、２値画像信号は画像１００を１０２４Ｘ１０２
４画素に分割して、１画素を「０」か「１」の２値論理
で表わしだ時系列信号となる。２値化回路３で１回サン
プリングが行なわれると、直列レジスタ列は１回シフト
され、各画素に応じた論理値が次のビットに転送される
。尚、実施例において、２値化回路３は１走査線を１０
２４クロツクでサンプリングし、その後の帰線期間中は
１６クロツクでサンプリングし、さらに切出回路４も、
帰線期間中、１６回シフトされる。そして、１６１固の
シフトレジスター０４から成る切出部１０３ば、画像１
００中、１６×１６画素の局所的な矩形領域（以下、窓
と呼ぶ）１０２の２値画素情報を保持（ｉ′ する。捷だ窓１０２は、走査が進むにつれて画像１００
中を１画素単位（１クロツクパルス毎）に移動して、画
像１００の全面から順（８） 次２値画素情報を切出す。さて、この窓１０２で切出さ
れた１６×１６画素の２値情報は、第１図に示す角検出
回路６とエツジ検出回路７に入力する。角検出回路６は
、窓１０２内の明暗のエツジ（これはレチクル１上のパ
ターンエツジに対応する）が、あらかじめ用意された所
定の角パターンのとき、その角に応じて４つに分類した
４種類の情報を出力子る。

エツジ検出回路７は、例えば撮像したレチクル１上のパ
ターンの角が撮像光学系の影響で丸みをおびて、角検出
回路６では検出されないときにも、窓１０２内に角らし
きエツジが存在することを検出する。

一方、磁気テープ（以下ＭＴとする）９に保存されたレ
チクル１のパターン作成時の設計データは、計算機１０
に読み込まれる。

ＭＴ９の設計データは一例として、第３図に示すような
矩形パターンの集合として、レチクル全面分を保存して
いる。実際の回路パターンは、これら矩形パターンを複
雑に組み合わせて作成される。ここで１つの矩形パター
ンは幅Ｗ、高さＨ，レチクル上の所定のｘｙ座標系にお
ける中心座標値（Ｘ、Ｙ）、及び回転角θの５つのパラ
メータで表わされる。

第１図において、計算機１０は、撮像装置２によって撮
像されるレチクル１上の１画面の領域に相当する設計デ
ータを出力する。その設計データの入力に基づいて記憶
回路１１は、前述の角検出回路６と同時に設計」二のパ
ターンエツジの角のみを検出し、４種類の角情報を抽出
して、記憶する。

冑、記憶回路１１は、この時、設計データ中から、前述
の窓１０２の移動に従う順序で設計上１画面中に存在す
べき角情報を順次記憶する。そして記憶回路１１には、
例えば１画面に存在するパターンエツジの全ての角情報
が保持される。１画面分の角情報は、計算機１０の不図
示の記憶装置に、１画面分の情報として記憶される。こ
の間に、計算機１゜は、次の１画面分の設計データを出
力する。

以上、設計データから角情報を抽出し、記憶回路１１か
ら計算機１０の中の記憶装置にレチクル１のすべての画
面に対応する角情報を記憶するまでの操作は、実際の比
較検査の前に行なわれる。

このようにして、計算機１０の記憶装置に角情報が蓄積
されると、次に実際の検査が開始される。このとき割算
機１０は、ステージ１４を２次元的に移動する駆動手段
１３を制御して、撮像すべきレチクル１上の１画面分の
領域に位置を合わせる。同時に、計算機１０は記憶装置
から、その１画面分の角情報を記憶回路１１に転送する
。

そして、制御回路５のクロックパルスに応じて、記憶回
路１１の角情報は、角情報切出回路１２に順次送られる
。角情報切出回路１２（以下単に角切出回路１２とする
）の切出領域ｄ１前述の窓１０２よりも小さく定められ
ている。角切出回路１２は、設計データに基づく角情報
をクロックパルスに同期して（ｌ／） 先にも述べたように、制御回路５のクロックパルスは、
窓１０２を１画面中で移動させるから、角切出回路１２
の切出領域（以下、参照窓とする）と窓１０２は、クロ
ックパルスに同期して同方向に移動する。

比較回路８は、角検出回路６が出力する角情報と、エツ
ジ検出回路７が出力する検出結果、及び角切出回路１２
の情報を入力とし、レチクル上のパターンと設計データ
上のパターンが異なるときは、計算機１０に欠陥情報を
出力する。

具体的には、参照窓の情報中に角検出回路６の角情報と
同じ種類の角１青報が１つでもあれば欠陥なしとする。

又、参照窓の中心部にある角情報が位置したとき、エツ
ジ検出回路７が窓１０２中に角エツジらしきもの、又、
単なる直線エツジを検出していれば欠陥なしとする。

以上のように、比較回路８は、撮像された（／２） 一画面から得られる角情報と、記憶回路１１に保持され
た角情報とを順次比較して、計算機１０にリアルタイム
に欠陥情報を出力するそして、このよう々操作をレチク
ル全面に行なうことにより、レチクル１枚の欠陥検査が
完了する。

伺、第１図において、ストロボ装置１５の制御について
は後述する。

次に、角検出回路６について、具体的に説明するが、そ
の前に、ＩＣパターンの特徴について述べる。一般に、
ＩＣパターンは、第３図に示しだような矩形パターンを
多数組合わせて作られている。

寸だ、ＩＣパターンは、レチクル上のｘｙ座標系に対し
て、矩形パターンの回転角θが４５°又は１３５°　に
なるように決められている。回転角θがその他の場合は
極めてまれである。従って、ここではこれら矩形パター
ンを組合わせてできる設計上あるいはレチクル１上のパ
ターンエツジの角として９ｏ０と１３５°を考えること
にする。

第４図は、パターンエツジの角の分類を示す図である。

図において、Ａ−ＦＦ−ｉでの３２個の正方形は、切出
回路４によって切出される窓１０２に相当する領域を示
す。そして各正方形において、斜線部は例えばクロム面
に対応した論理「１」の領域を、白部は、ガラス面に対
応した論理「ｏ」の領域を示す。パターンエツジの角を
９０°と１３５°の角度に限れば、窓１０２内に表われ
る角は、第４図の３２種類に限られる。角の分類の方法
として、この３２種類をそのま捷３２に分類すること、
すなわち３２の異なる符号を与えることも考えられるが
、そのようにすると、３２の分類のために２進数表現で
５ビツト（２５−３２）が必要となる。そこで、第４図
のように、この３２種類を４つに分類する。

まず、パターンエツジの角が９０’と１３５゜の角度に
より２分類し、その２分類についてさらに、窓１０２中
の中心点（切出されだ１６Ｘ１６画素のほぼ中央の画素
）に対して点対称の関係にあるものが同一グループに入
゛らないように２分類して、その４つの分類に各々異な
る符号を与える。寸だ、同一角度の反転パターンは同一
グループに入れる。すなわち、同図中、例えば角ＡとＢ
は反転関係にあり、この２つの角は同一グループとする
。

こうして、９０°の角のうち、角Ａ−Ｈは２進数で００
とし、角■〜Ｐは２進数で０１として分類し、１３５°
の角のうち、角Ｑ−Ｘは２進数で１０とし、角Ｙ　−Ｆ
　Ｆは１１として、４つに分類して２ビツトで表わす。

伺、以下４つの分類を表わす２進数（００，０１゜１０
．１１．）をコードと呼ぶ。例えば、角のＢとＬは共に
９０°角であるが、点対称の関係にあるので、異なるコ
ードを与える。同一角度でも点対称によって分類するの
は、角の欠陥の様子と、比較回路８め比較動作に関連し
ている。このことについては、後述する。

角検出回路６は、この３２即類の角のバタ（／ダ） として備えていて、窓１０２中に現われるパターン（ビ
ットパターン）とのマツチングを行なう。

第５図は、第２図で述べだ切出回路４によって切出され
る窓１０２に対応した、１６段のレジスタ１０４にょる
１６Ｘ１６ビツトを示す。

ここで、例えば第４図に示しだＡ又はＢの角を検出する
には、１６Ｘ１６ビツト中、■〜■のビットと■〜■　
のビットの論理値を調べればよい。

第６図は、とのＡ又はＢのうち、Ａの角を検出するアン
ド回路であシ、入力■〜■が全て「１」であり、入力■
〜Ｇが全て「ｏ」のとき、「１」を出力する。尚、Ｂの
角を検出するには、入力■〜■のインバータを取りのぞ
き、入力■〜■□あ各々にインバータを通せばよい。

このようなアンド回路は、第４図の３２種（／ｌ） 類の角のパターン毎に３２個用意されていて切出回路４
の１６Ｘ１６ビツト中の参照パターンに応じた所定のビ
ットからの２値情報を各々入力する。

上述のようなアンド回路で角を検出して、２ビツトのコ
ードを出力する角検出回路６の構成を第７図に示す。マ
ツチング回路１０６は、第４図で示しだＡ−ＺＺの３２
種類の角を検出したとき、それぞれ論理「１」を出力す
る３２個のアンド回路から構成される。同各アンド回路
は、第２図に示した切出回路４の切出部１０３からの２
値情報を入力する。

マツチング回路１０６０３２個の出力信号は４つにグル
ープ分けされる。すなわち、第４図に示しだＡ−Ｈを検
出する８つのアンド回路の出力を８ビツトのデータＤ７
、工〜Ｐを検出する８つのアンド回路の出力を８ビツト
のデータＤ２、Ｑ−Ｘを検出する８つのアンド回路の出
力を８ビツトのデータＤ３、そして、Ｙ〜ＦＦを検出す
る８つのアンド回路の出力を８ビツトのデータＤ、とし
て、各々、４つの８ビツト入力のオア回路１−０７，１
０８，１０９゜１１０に入力する。エンコーダ１１１は
、各オア回路の４つの出力信号を入力し、その４ビツト
の２値化号をエンコードして、コードＣ，、Ｃ２として
出力する。

次に、この回路の動作を説明する。

例えば第４図に示しだＣの角が窓１０２中に表われると
、マツチング回路１０６中の３２個のアンド回路のうち
Ｃの角を検出するアンド回路のみが論理「１」を出力し
、他のアンド回路はｒＯＪを出力する。そこで、デ゛−
タＤ１の８ビツトのうち、１ビツトが「１」、７ビツト
が「０」と力るから、オア回路１０７の出力が「１」を
出力し、他の３つのオア回路１０８，１０９，１１０は
共にｒＯＪを出力する。この時エンコーダ１１１は、入
力Ｂ１が「１」で入力Ｂ２　＋　Ｂ３　＋　Ｂ４が「０
」の２値化号をエンコードした２進数から１を引いた２
進数を２ビツトのコードＣ１，Ｃ２として出力する。す
なわち、上述の場合Ｃ３Ｃ２二〇〇となる。

また、第４図に示したＦＦの角が窓１０２中に表われる
と、エンコーダ１１１の入力は入力Ｂ１〜Ｂ３が「０」
、入力Ｂ４が「１」となるので、コードはＣ１Ｃ２＝１
１となる。同、エンコーダ１１１は、入力Ｂ１〜Ｂ４の
いずれか１つが「１」になったとき、すなわち角が検出
されたとき、フラグＦを出力する。フラグＦは角が検出
されれば「１」が、検出されなければ「０」が立てられ
る。

次に、第１図に示したエツジ検出回路７について説明す
る。第８図は、エツジ検出のために設定された、９×９
画素の矩形領域を示す。この領域は前述の１６Ｘ１６画
素中のほぼ中央部に位置する。従って、第２図に示した
１６Ｘ１６画素の情報を切出す１６Ｘ１６ビツトの切出
部１０３のうち、９×９ビツトで構成された領域１２０
からの情報に基づいてエツジ検出を行なう。伺９×９ビ
ットの領域１２０の中心ビット（中央画素に相当する）
（／？） の位置は、第５図に示した１６Ｘ１６ビツトのうち縦横
で（Ｉ−Ｌ９）のビットに定められている。尚、エツジ
検出のだめに着目するビットは、９×９ビツト中の周囲
に４ビツト毎に位置したビット■〜■の８つである。

第９図は、エツジ検出回路７の構成を具体的に示した回
路図である。８つの排他的論理和回路（以下、ＥＸ−Ｏ
Ｒとする。）１２１は９×９ビツト領域１２０の周辺の
８ビツト■〜■から２値化号を入力する。そして、この
８ビツトのうち、ひとつでも論理値が異なれば、オア回
路１２２が論理値「１」を出力して、何らかのエツジが
検出されたことを示す。

８つのＥＸ−ＯＲ１２１０入力のそれぞれは、９×９ビ
ツト領域１２０中で着目した８つのビットのうち、互い
に隣りに位置する２つのビットから取り出される。

例えば第１０図のような角らしきものが９×９ビツト領
域１２０中に現われたとする。

斜線部は論理値「１」の領域である。すると（２θ） エツジ検出回路γの入力■と■、及び入力の、と■は互
に論理値が異なるから、オア回路１２２は論理値「１」
を出力する。また、単に領域１２０中に、直線状のエツ
ジが表われた場合でも、上述の動作により、オア回路１
２２は論理値「１」を出力する。

以上に述べたエツジ検出回路７は、レチクルの検査時に
撮像装置２の走査と共に、実時間で動作する。伺、この
９×９ビツトの領域１２０中に、何らかのパターンエツ
ジが現われたことをより確実に検出するには、９×９ビ
ツトの周囲に位置する３２ビツトの全ての２値化号を入
力して、その状態を前述のように調べればよい。この場
合、周囲３２ビツトが全て同−論理値であれば、パター
ンのエツジではなく、３２ビツトのうち、１つでも論理
値が異なれば、エツジを検出したことになる。

次に、第１図で示しだＭＴ９から設計データを読み込ん
で、角情報を保持する記憶回路１１について第１１図に
より説明する。

記憶回路１１には設計データから、１画面に対応する設
計上のパターンとして、「０」、「１」の２値画像に変
換する１０２４Ｘ１０２４ビツトのフレームメモリ１３
０と、そのフレームメモリ１３０から、撮像装置２の走
査の順番に応じて時系列的な２値化号を読み出す読出回
路１３１が設けられている。スイッチ−８１は、非検査
時にａ側に、検査時にｂ側に切換えられる。ｂ側には、
第２図で示しだ２値化回路３の２値画像信号が入力する
。読出回路１３１の出力信号から、前述の切出回路４に
よって、フレームメモリ１３０中の局所的な矩形領域の
２値情報１３３が１反り出される。

ただし、その矩形領域は、フレームメモリ１３０中に生
成されたビットパターンが設計データに基づいているた
め、「１」、「０」の境界の直線性がよく、角もはっき
りしていて切出回路４の１６Ｘ１６ビツトよりも小さな
領域から取り出すことができる。取り出されだ２値情報
１３３は前述の角検出回路６と同様の検出回路１３５に
入力し、４種類に角を分類する。検出回路１３５の出力
１３４は分類を表わすコード（００，０１，１０゜１１
）と、角を検出したか否かのフラグからなる。入出力制
御回路（以下、Ｉｌｏ　回路という）１３６は出力１３
４の入力に基づいて、コードは参照データメモリ１３７
に格納し、フラグは、フラグメモリ１３８に格納する。

以上の格納の操作は非検査時に行表われる。

検査時には、スイッチＳ、がｂ側になり、切出回路４の
出力情報は、前述した角検出回路６とエツジ検出回路７
の入力となる。同時にＩｌｏ　　回路１３６は、参照デ
ータメモリ１３７とフラグメモリ１３８に格納されたコ
ードとフラグを参照情報１３９として、出力する。

伺、読出回路１３１、ｒｌｏ　回路１３６、切出回路４
は、第１図で示した制御回路５のクロックパルスに基づ
いて動作する。まだ参照データメモリ１３７は、フレー
ムメモ１月３０（２３） 中で角が存在する水平方向（走査方向）のビット列のみ
の角情報を保持し、フラグメモリ１３８は、フレームメ
モリ１３０の垂直方向のビット数、ここでは１０２４ビ
ツトと同じビット数から構成され、フレームメモリ１３
０の水平方向のビット列（１０２４列分）に角があれば
、対応するフラグメモリ１３８のビットに「１」が、な
ければ「０」が保持される。この操作は、全てＩｌｏ　
回路１３６によって行なわれる。

次に、第１２図を用いて、参照データメモリ１３７が角
情報を保持する動作について述べる。

第１２図において、切出回路４によって切出された２値
情報１３３は、図中矩形領域１４０（以下、窓１４０と
する。）に相当する。この窓１４０は、矢印のように、
フレームメモリ１３０中を走査する。参照データメモリ
１３７は、窓１４０の水平方向の１走査分に対して、５
１２ビツトが用意されている。

（２弘） （以下、この５１２ビツトを１ライン分のメモリと呼ぶ
。）窓１４０が、図のように角のある部分を水平に走査
すると、走査の初めのところでは、角がないので、検出
回路１３５のフラグは「０」であり、■ライン分のメモ
リの初めの部分には「０」が書き込まれる。

尚、窓１４０の走査が２ビツト行なわれる毎に、１ライ
ン分のメモリでは１ビツトづれだ隣りのビットに２値論
理を格納していく。従って、１ライン分のメモリは、フ
レームメモリ１３０の水平方向の１０２４ビツトの情報
を１／２に圧縮して保持することになる。

さらに走査が進み、窓１４０がパターン１３２の左上の
角をとらえると、１ライン分のメモリ中の対応するビッ
トに角の存在を示す「１」が保持され、そのビットに続
く２ビツトに、検出回路１３５が出力するコードＣ，Ｃ
，、が保持される。そして、角の存在しないところは、
■ライン分のメモリの対応するビットに「０」が書き込
まれる。このように窓１４０が角の存在する部分を１走
査すると第１２図のように１ライン分の参照データが作
られる。

そこで、実際のパターンとして、第１１図に示すフレー
ムメモリ１３０中に設計データに基づいて２値画像化さ
れたビットパターン１３２が存在した場合、参照データ
メモリ１３７と、フラグメモリ１３８には、第１３図の
ような情報が保持される。ビットパターン１３２上で角
は４つあシ、それぞれの角のコードは、第４図の分類に
従って、検出回路１３５が出力する。同、フレームメモ
リ１３０中のビットパターンに角が存在するのは、２本
の水平ビット列上のみであるので、参照データメモリ１
３７には、２ライン分のメモリ”１　＋　Ｌ２のみに参
照データが保持される。一方、フラグメモリ１３８には
、１０２４ビツトのうち、フレームメモリ１３０の２本
の水平ビット列に対応した２つのビットに「１」を、他
のビットには全て「ｏ」を立てた１画面分のフラグデー
タが作成される。同、以上の説明で、参照データメモリ
１３７とフラグメモリ１３８は、１０２４Ｘ１０２４ビ
ツトの１画面に相当する領域のみを保持するが、実際に
はレチクルの欠陥を撮像装置２の映像信号の入力に基づ
いて検査する前に、レチクル上の１画面分毎に設計デー
タから、参照データとフラグデータが作成され、前述の
計算機１０の記憶装置に保持される。例えばレチクル全
面を１０×１０、すなわち１００画面に分けて、検査す
るとすれば、その記憶装置はフラグデータの記憶用とし
て、１０２４×１００ビツトの固定されたビット長のメ
モリ容量が必要となる。一方、参照データの記憶用とし
て、フラグメモリ１３８中の論理「１」のビット数だけ
５１２ビツトの１ライン分のメモリ容量が必要となる。

従って、例えばフラグメモリ１３８中の１０２・４．　
Ｘ　１００ビツトに「１」の数が１０００あれば、参照
データの記憶用として、５１２ビツトｘ　１ｏｏｏライ
ン分の容量（７７） が必要となる。

ところで、Ｉｌｏ　　回路１３６は、参照データメモリ
１３７とフラグメモリ１３８に検出回路１３５の出力１
３４に基づいて、上述のようにデータを格納する。まだ
、検査時には格納されたデータを、各々のメモリから順
番に参照情報１３９として出力するように制御する。参
照情報１３９は、フラグメモリ１３８のフラグが１０」
ならば、時系列の論理信号として、「０」を５１２ビツ
ト分出力し、フラグが「１」々らは、そのフラグに対応
した参照データメモリ１３７の１ライン分のデータを時
系列的に出力する。

次に、第１図で示しだ検査時に働く角切出回路１２と比
較回路８について第１４図により説明する。

角切出回路１２は、直列シフトレジスタ列から構成され
ている。直列シフトレジスタ列のうち、１０ビツトレジ
スタ１６０が９段並んだところを参照窓１５０とする。

各１ｏビ（２と） ットレジスタ１６０には、５１２ビツトのレジスタ１６
１が直列に接続されている。

Ｉｌｏ　回路１３６からの参照情報１３９は、１０ビツ
トのレジスタ１６０かも、制御回路５のクロックパルス
に同期して、１ビツトずつ直列シフトレジスタ列に転送
され、シフトされる。尚、シフトするタイミングは、実
際には、クロックパルスの２クロツクで１回シフトする
ようになっている。参照窓１５０の１０×９ビツトの９
０ビツト分の２値情報１５１は、そのまま比較回路８に
入力する。

ここで、Ｉｌｏ　回路１３６と角切出回路１２及び比較
回路８の動作について説明する。

制御回路５が、第２図で示した１水平走査線の初めの１
クロツクを出力する前に、Ｉ１０回路１３６は、フラグ
メモリ１３８中のその走査線に対応したビットのフラグ
が「ｏ」が「１」かを調べて、それが「１」ならば、参
照データメモリ１３７中のその１ライン分の参照データ
（５１２ビツト）を、２クロツクパルス毎に１ビツトず
つ参照情報１３９として出力する。もしフラグがｒＯＪ
ならば、その水平走査の期間中（１０２４クロツク）は
、参照情報１３９として５１２ビツト分の「ｏ」を２ク
ロツクパルス毎に出力する。それら出力は、直列シフト
レジスタ列によって、順次シフトされていく。捷た撮像
装置２の帰線時間中は、１０ビット分の「ｏ」を参照情
報１３９として発生し、直列シフトレジスタ列も１０回
シフトされる。このように、検査の開始に応答して、参
照データメモリ１３８の参照データは、順次、参照窓１
５０によって切出される。湖、検査の開始から、角検出
回路６、エツジ検出回路７も作動し、レチクル上のパタ
ーンの角情報を出力する。

第１５図（ａ）は、参照窓１５０に表われる角情報を示
した一例である。矩形状の参照窓１５０の１０×９ビツ
トのビット位置を（Ｘ。

ｙ）で表わすと、ｙ＝４とｙ＝ｓのＸ方向のビット列は
、参照データから取り込まれだ論理値であシ、他のｙ列
は、フラグ「０」により、論理値「０」が取り込まれて
いる。尚、これは図中「・」印で表わす。

前述のように、角切出回路１２の切出動作に同期して、
第２図で示した、レチクルのパターンを撮像した一画面
中の窓１０２も移動する。このとき、窓１０２が第１５
図（ｂ）のようなパターンの角をとらえると、角検出回
路６は、フラグＦを「１」にし、コードとしてｃ、Ｃ，
、＝ＯＯを出力する。

比較回路８はフラグＦの「１」を検出したとき、参照窓
１５０の２値情報１５１を（Ｘ、ｙ）−（１，１）から
（ｘ、ｙ）＝（１０，９）まで１ビツト毎に調べて、「
１」になっているビットを見つけたら、それに続く２ビ
ツトの論理値と、角検出回路６が出力するコードとを比
較する。もし、そのコードが参照窓１５０中に１つも存
在しなければ、比較回路８は欠・陥ありとする情報ＥＲ
Ｒを出力する。この比較は、レチクル上に設計データ通
シのパター（３／） ンの角が形成されているときに行なわれる。

ところが、パターンの角が不確実に形成されていて、角
検出回路６がフラグＦを出力しなければ、この比較は行
なわれないから、レチクル上の該当する位置に角自体が
存在しなかったものとみなされる。このような場合を考
慮して、第１５図（ａ）の参照窓１５０の中央のビット
、例えば（ｘ、ｙ）−（６，ｓ）のビットが「１」にな
ったとき、すなわち、設計データ上で角があるとき、エ
ツジ検出回路７が伺らかのエツジを検出して、その結果
が１１」であれば、比較回路８は欠陥なしとする情報Ｅ
ＲＲを出力する。同、この情報ＥＲＲは、欠陥の有無の
みではなく、その欠陥の位置に関する情報も含んでいる
。これは、制御回路５のクロックを計数すれば容易に得
られる。

１）１ 捷た、角検出回路６の４つの分類方法は、上述の比較の
方法に関連する。このことを第１６図により説明する。

図中、斜線部は参照（３２） 窓１５０の領域に応対したレチクル上のパターンを示し
、点線は、設計データ上の角Ｄ１を示す。レチクル上の
パターンの角は、欠陥として一部が欠落している。角検
出回路６によって、レチクル上のパターンの角Ｒ１、Ｒ
２’　、　Ｒ３を分類すると、コードは、Ｒｔ（Ｏｌ）
、Ｒ２（００）。

Ｒ８（０１）になる。一方、参照窓１５０中にはコード
としてり、（０１）のみが存在する。

上述の比較回路８の動作からパターンの角Ｒ２が検知さ
れたとき、参照窓１５０中には、同じコードが１つも存
在しないから、これは欠陥として検出される。

このように、レチクル上のパターンの角の一部が参照窓
１５０に対応した領域内で欠落または変形が生じた場合
、Ｒ１＋　Ｒ３のような角とＲ２のような角とを別の分
類、すなわち異々るコードにすることによって、少ない
コードでも欠陥が検出できる。

このように、比較回路８は角検知回路６がコードを出力
したとき、参照窓１５０中に存在するフラグやコードを
調べているので、撮像装置２が撮゛像する１画面が、あ
らかじめ設計データから定められた設計上の領域と微小
にずれだときでも、そのずれを何ら修正することなく検
査可能となる。

また、本発明の実施例において、角検出回路６中のマツ
チング回路は、１つの角パターンを検出するのに、例え
ば第５図のように１’６Ｘ１６ビツト中の■〜０の１３
ビツトから２値化号を取り出している。この図で示した
ように、１６Ｘ１’６ビツト中、ビットパターンのエツ
ジが通過する取り出しビット、例えばビット■と０１ビ
ツト■と■の間は、１ビツトの余裕がある。一般に、■
ＴＶ等によって、撮像され、２値化されたビットパター
ンは、直線が滑らかではなく凹凸が生じやすい。そこで
、この凹凸を許容して、角検出ができなくなるのを防ぐ
だめに、その余裕が設けられている。

以上の実゛施例の説明で不図示ではあるが、ステージ１
４０２次元的□な位置は、光波干渉計等によって常に座
標値として計測されている。このステージ１４の座標値
は、計算機１０へ入力されている。撮像装置として、例
えばＩＴＶ２がレチクル１を撮像して実際の検査を開始
するとき、計算機１０ば、駆動手段１３を、ステージ１
４の座標値に応じて制御する。

すなわち、ステー“ジ１４は、ＩＴＶ２がレチクル１の
１画面分の領域を撮像して、前述のよう々比較動作が完
了すると、隣りの１画面分の領域を撮像するように移動
する。このとき第１図に示したストロボ装置１５の発光
によって、■Ｔｖ２は１画面を入力する。このことにつ
いて、第１７図に基づいて説明する。

第１７図において、波形（４）はストロボ装置１５の発
光タイミングを、波形（Ｂ）は、前述したような、比較
検査の動作タイミングを、波形（Ｃ）は、計算機１０の
些憶装置から１画面分の参照データとフラグデータとを
記憶回路１１へ転送する動作タイミングを、及び■ＴＶ
２の（３ダ） 受光面に画像に応じて放電した電荷を充電する、いわゆ
る残像消去のタイミングを表わす。

今、レチクル１上の検査すべき１画面分の領域がＩＴＶ
２の直下に位置すると、すなわち計算機１０が、ステー
ジ１４の座標値を所定値と判断すると、時刻１．におい
て、ストロボ装置１５に発光開始信号を出力する。そし
て時刻ｔ２においてＩＴＶ２の受光面には、検査すべき
レチクル１上の領域のパターン像に応じて荷電が生じる
。時刻ｔ２から、■Ｔ■２は走査を開始すると共に、前
述のように、記憶回路１１の参照データ中のコードと、
角検知回路６が出力するコードとを比較回路８によって
比較し、検査を始める。そして、時刻ｔ３において、１
画面分の検査が完了する。時刻ｔ、以後に、計算機１０
の記憶装置に蓄積された、次の１画面分のデータ（参照
及びフラグ）が記憶回路１１の参照データメモリ１３７
、フラグメモリ１３８に転送される。時刻ｔ４で転送が
完了すると、計算機１０は、再び発光量（３６） 始信号をストロボ装置１５に出力する。時刻Ｌ３とｔ４
の間、いわゆる転送期間中に、ＩＴｖ２の残像消去が行
なわれる。ここで、レチクル１を動かすステージ１４は
、時刻ｔ２からｔ４の間に、次の１画面をＩＴＶ２が撮
像するように駆動手段１３によって移動される。

以上の動作は、レチクル１の全面に渡ってくり返し行な
われる。

・このように、ストロボ装置１５の閃光発光時にのみ、
工Ｔ■２が画像を入力しているので、実際には、ステー
ジ１４を歩進移動させるのではなく、連続的に速度制御
を行表い移動させておくことができる。そして、干渉計
によって計測されるステージ１４の座標値が、レチクル
１の次の１画面に対応する値のとき、計算機１０が発光
開始信号を出力するようにしてもよい。また、ステージ
１４を等速度で移動させ、その速度に応じて一定時間毎
にストロボ装置１５の閃光発光を行なうようにして、発
光間隔中に、上述の比較検査、転送及び残像消去の動作
を行なうこともできる。也のようにすれば、ステージ１
４を歩進移動するよりも高速に検査できる。

捷だ、前述の実施例で、ｒＴＶ２がレチクル１を撮像す
る１画面は、設計データに基づいて、あらかじめ１画面
分として用意された設計上の領域と一致をせる必要があ
る。このため、レチクル１．をステージ１４に載置する
際に、レチクルの回転ずれの補正やステージ１４の座標
の原点を設定する。このことについて第１８図により説
明する。

第１８図（ａ）は、レチクル１中のパターン描画領域２
０１　？、マトリックス状に細分した様子を示す図であ
る。同図中、マトリックスの１つの正方形は、ＩＴｖ２
が撮像する１画面の領域に対応する。レチクル１が、第
１図に示したステージ１４上に簡単な位置合わせによっ
て載置されると、ステージ１４の２次元的な移動、すな
わち座標の基準となる原点を設定する。この原点の設定
は、駆動手段１３中の不図示のカウンタを零にクリアす
ることによって行なわれる。このカウンタはステージ１
４の座標値を表わすようになっていて、ステージ１４の
移動に伴って、計数値が増減する。

との原点は、描画領域２０１１０角部分に位置した、例
えば３×３画面分の領域２０２から決められる。本来な
らば、左上角の１画面領域ａだけで原点を設定できるが
、領域ａに、パターンが形成されていないと、原点が定
まらないので、一応３×３画面の９つの領域ａ〜ｉを考
慮し、この９つの領域のうち、いずれか１つを選んで原
点設定に用いる。

今、この９つの領域のうち、１画面領域ｉに、何らかの
パターン２０６が形成されているとすると、１ｉｊ！ｉ
ｉ面領域ｉを原点として定める。第１８図（ｂ）に示し
だ実線は領域１、すなわち、ＩＴＶ２で撮像される１゛
画面を表わす。

そこで、１画面領域ｉに対応した針設データを、前述の
ように計算機１０から、読み出しく３？） て、第１１図に示しだ記憶回路１１中のフレームメモリ
１３０に、設計上存在すべきパターンをビットパターン
として展開する。そして、読出回路１３１が出力する時
系列の２値化号を、画像再生装置、す々わち、モニタテ
レビに入力して、１画面領域ｉに対応した設計上のパタ
ーンをテレビ画面に再生する。このテレビ画面の領域は
、第１８図（ｂ）に破線で示す設計領域２０５で表わす
。このテレビ画面にＩＴＶ２の画像信号を同時に再生す
ると、レチクル１上のパターン２０６と、設計上のパタ
ーン２０７との重ね合わせ状態が観察できる。

レチクル１」二のパターン２０６は、ステージ１４の移
動に伴って、テレビ画面中を移動するから、実際に原点
を定めるには、ステージ１４を動かして、テレビ画面中
の設計上のパターン２０７と重ね合わせたところで、前
述のカウンタをクリアすればよい。

次に、レチクル１の微小な回転誤差を補正（ｌＡＯ） する。これには、レチクル１上、カるべく周辺側に離れ
た２ケ所に位置する領域２０３と２０４中の１画面に対
応した領域を用いる。

ここで、レチクル１に、第１８図（ａ）に示した仮想的
なｘｙ座標を考えてみると、マトリックス状に細分され
た各１画面領域は、とのｘｙ座標に従っている。このｘ
ｙ座標の各軸を、ステージ１４０２次元的な移動方向と
一致させないと、ステージ１４の移動に伴って、ＩＴＷ
：取込む１画面が設計上の領域とずれてし１う。

そこで、第１８図（ｂ）で説明したのと同様にまず、領
域２０３中の、１画面領域ｊに、Ｘ軸と平行な特定のエ
ツジ（第１水平エツジとする。）を有するパターンをＩ
ＴＶ　によって見つける。このとき、設計データから、
エツジのｙ座標値も求めておく。水平エツジが見つかる
と、この１画面領域ｊを、前述のようにテレビ画面」二
に再生する。そして、領域２０４中の１画面領域ｍに対
応した設計データから、１画面領域ｊで見つけだ第１水
平ニジと同じｙ座標値の第２水平エツジを有する設計上
のパターンを見つける。伺、この操作は計算機１０によ
り行なわれる。そのパターンが見つかれば、ステージ１
４をＸ軸と平行に移動する。そして、１画面領域ｍをＩ
ＴＶで撮像し、テレビ画向上に再生して、第１水平エツ
ジと、第２水平エツジを重ね合わせる。

もし、同−ｙ座標値の第２水平エツジがなければ、領域
２０３中の１画面領域ｋについて第１水平エツジを見つ
けることから繰返される。伺、この重ね合わせは、ステ
ージ１４に設けられた不図示の微小回転機構によって、
レチクル１をステージ１４に対して微小回転して行なわ
れる。この際、その回転中心は、レチクル１の領域２０
３の近傍が望捷しい。

また、」二連したように、原点設定では、パターンが形
成されている１画面の領域を９つの領域ａ〜ｌから選ぶ
必要があるが、これは、非検査時に用意された各領域の
設計上の特徴情報、すなわち実施例における角情報を調
べれば、極めて簡単ｌ二できる。

（４３） 捷だ、第１１図の説明で述べたように、実際の検査時に
は、フレームメモリ１３０、ａ出回路１３１は動作しな
いが、第１９図のように接続することによって、撮像装
置２の受光面に同着したゴミや傷に対して比較回路８の
比較動作を禁止することができる。第１９図は、実際の
検査時の接続を示し、スイッチｓ、Ｈｂ側に切替えられ
ている。実際の比較検査の前に、撮像装置２は、パター
ンのない無地の画像、すなわち、受光面のゴミや傷のみ
の画像を走査する。このとき出力される２値画像信号を
、フレームメモリ１３０に入力して、ゴミや傷に対応し
た２値画像を生成する。

ゴミや傷が存在すると、フレームメモリ１３０の対応す
るビットには、例えば論理「１」が入力し、存在しなけ
れば、論理ｒＯＪが入力する。次に、撮像装置２がパタ
ーンの原画像を走査し始めると、この走査に同期して、
読出回路１３１はフレームメモリ１３０がら、走査して
いる１画素に対応したビットの論理　　　□（１１４≠
） 値を時系列に出力する。この時系列の２値信号を禁止信
号ＩＮＨとして、比較回路８に入力する。比較回路８は
、前述のように比較検査を行なうわけであるが、このと
き、禁止信号ＩＮＨが例えば論理「１」であれば、比較
動作を禁止するか、比較動作は行なっても欠陥ありとす
る欠陥情報ＥＲＲは出力しないようにする。

フレームメモリ１３０をこのように用いることによって
、受光面のゴミや傷によって、あたかも欠陥ありとして
検査されることを、実時間で防止することができる。ま
だ、ゴミや傷による禁止だけではなく、フレームメモリ
１３０に生成される２値画像を操作して、検査する１画
面中の任意の領域を比較禁止領域に設定することもでき
る。

伺、フレームメモリ１３０の受光面のゴミや傷の２値画
像は、１画面の検査毎に撮像装置２で撮像して生成する
必要はない。それはゴミや傷の受光面上の位置が短時間
に変化することかないからである。従って、フレームメ
モリ１３０のゴミや傷の２値画像のデータを、計算機１
０の記憶装置シニ入れておき、必要なときに、フレーム
メモリ１３０へ転送すればよい。ゴミは１時間と共に多
くなるからそのデータを時々更新してやればよい。

伺、以上の実施例は、ＩＣ製造用のレチクルやマスクを
検査する装置で説明したが、その他、本発明は例えば電
子部品を実装するプリント基板用のマスクの精密な欠陥
検査にもわずかな変更により応用できるものである。

この場合、設計データとしては、ＣＡＤ　（コンピュー
タ・エイデツド・デザイン）等によるパターン作成デー
タを入力できるようにデータのフォーマット（形式）変
換を行なえばよい。

また実施例においては、パターンの幾何学的な特徴とし
て、パターンの角を検知しているが、その他、円形、三
角形、方形の如き形状やその寸法に関する特徴やパター
ンの像をＩＴＶ等で走査したとき、一走査線上に現われ
るエツジ数に関する特徴などを検知する装置にも本発明
は同様に利用できる。さらに、ＩＴＶ等の撮像装置のか
わりに、レーザ光等のビームをラスクスキャンして使う
こともできる。この場合、ビームのパターンにおける透
過光や反射光のちがいを検出してパターンを画像化する
だめの時系列の画像信号を作り出すことになるので、被
検査物−Ｆのパターンの濃淡がはっきり・していなくて
も、パターンとして凹凸があれば十分に検査可能となる
。

以上、本発明の詳細な説明したが、要するに本発明は、
走査手段としての撮像装Ｍ２．２値化回路３によって被
検査物ヒのパターンの原画像を走査して、画素化した画
像２値信号を得るようにし、原画像の各画素に対応した
記憶単位を有し、２値画像全生成する記憶手段としての
フレームメモリ１３０を設ける。

この記憶手段は制御手段としての計算機１０によって２
つの状態に制御される。そして、第１状態のとき、設計
情報に基づいて原画像の設計上の２値画像を記憶手段に
生成し、その２値画像の２値信号を入力して、パターン
が設計上備えるべき所定の特徴を検知して、検知情報を
蓄積する蓄積手段としての切出回路４、検出回路１３５
．参照データメモリ１３７、フラグメモリ１３８、Ｉｌ
ｏ　　回路１３６とを設け、第２状態のとき、原画像中
で検査の禁止領域を定める情報【基づいて、記憶手段に
禁止２値画像を生成し、画像２値信号に基づいて検知さ
れるパターンの特徴と、蓄積手段の検知情報とを順次比
較して検査すると共に、記憶手段の禁止２値画像を参照
して検査を禁止する検査手段としての、角切出回路１２
、比較回路８、角検出回路６、エツジ検出回路Ｔとを設
けることである。

このよって本発明では、設計情報に基づいてパターンを
検査する際洗必要な２つの状態において、記憶手段を兼
用している。このため装置の□回路構成が簡単になると
共に、記憶手段の利用効率が向上する。一般に、記憶容
量が大きく高速にアクセスするメモリは消費電力も大き
くなるから、上記２つの状態で個別の記憶手段を用意し
て動作させるよりも電力消費は少なくなる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の一部、特に切出回路４をより詳細に示す図、 第３図は第１図の磁気テープ９に読み込まれる設計デー
タの一例としての矩形パターンをｘｙ座標を用いて示す
図、 第４図はパターンエツジの角の分類を示す図、 第５図は第２図に示す切出回路４によって切出される窓
に対応した１ｆｉＸ１６ピツト図、第６図は第４図に示
すＡの内金検出するアンド回路を示す図、 第７図は第６図の如きアンド回路で角を検出して２ビツ
トのコードを出方する角検出回路を示す図、 第８図はエツジ検出のために設定された９×９画素の矩
形領域を示す図、 第９図はエツジ検出回路の構成を示す回路図、 第１０図は９×９ビツト領域を示す図、第１１図は記憶
回路の詳細を示す図、 第１２図は記憶回路中のフレームメモリを示す図。 第１３図はフレームメモリ中に設計データに基づいて２
値画俊化されたビットパターン１３２が存在した場合、
参照データメモリ１３７とフラグメモリ１３８に保持さ
れる情報を示す図、 第１４図は検査時に働らく角切出回路１２と比較回路８
とについて説明するための図、第１５図（ａ）は参照窓
１５０に表われる角情報の一例を示す図、第１５図（ｂ
）は窓１０２がパターンの角をとらえた状態を示す図、
第１６図は参照窓１５０の領域に応対したレチクル上の
パターン（斜線部）と設計データ上の角（点線）を示す
図、 第１７図はストロボ装置の発光タイミング（波形（４）
）と比較検査の動作タイミング（波形（Ｂ））と、記憶
装置から１画面分の参照データとフラグデータとを記憶
回路へ転送する動作タイミング（波形（Ｃ））を示す図
、第１８図（ａ）はレチクル中のパターン描画領域をマ
トリックス状に細分した様子を示す図。 第１８図（ｂ）は第１８図（ａ）に示す１画面領域Ｉと
これに対応する設計データがテレビ画面に再生された状
態の図、 第１９図は撮像装置Ｖｔ２、フレームメモリ１３０、読
出回路１３１、比較回路８等の実際の検査時の接続を示
す図である。 〔主要部分の符号の説明〕 １・・・・・・被検査物 ２・・・・・・撮像装置 ３・・・・・・２値化回路 ４・・・・・・切出手段 ６・・・・・・角検出回路 ７・・・・・・エツジ検出回路 ８・・・・・・比較回路 ９・・・・・・磁気テープ １０・・・・・・計算機 １１・・・・・・記憶回路 １２・・・・・・角切出回路 １３５・・・・・・検出回路 １３６・・・・・・Ｉｌｏ　回路 １３７・・・・・・参照データメモリ １３８・・・・・・フラグメモリ く〔ＯＯ田ｕ−ｔｎｎ＋１１１−、ｌｊΣ２ｏＬ−８ ８９−

Claims (1)

1. 【特許請求の範囲】 設計情報だ基づいて被検査物上に形成された幾何学的な
   パターンが設計通り作成されているか否かを検査する装
   置において、 前記パターンの原画像を走査して、該原画像を画素化し
   た画像２値情報全発生する走査手段と；前記原画像の各
   画素に対応した記憶単位を有し、各記憶単位に２値情報
   を記憶して２値画像を生成する記憶手段と；該記憶手段
   に前記設計情報ｆ基づいて前記原画像が設計上備えるべ
   き設計２値画像を生成する第１状態と、前記原画像中で
   検査の禁止領域を定める２値情報に基づいて、前記記憶
   手段に禁止２値画像を生成する第２状態とに前記記憶手
   段を制御する制御手段と；前記記憶手段の設計２値画像
   から、予め定められた前記パターンの検査すべき特徴を
   検知し、その検知情報を蓄積する蓄積手段と；前記画像
   ２値情報と前記蓄積手段の検知情報とに基づいて前記パ
   ターンの欠陥を検査する際に、前記記憶手段の禁止２値
   画像を参照して該検査を禁止する検査手段とを備えるこ
   とを特徴とするパターン欠陥検査装置。