JPH0750257A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH0750257A JPH0750257A JP18191294A JP18191294A JPH0750257A JP H0750257 A JPH0750257 A JP H0750257A JP 18191294 A JP18191294 A JP 18191294A JP 18191294 A JP18191294 A JP 18191294A JP H0750257 A JPH0750257 A JP H0750257A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- manufacturing
- film transistor
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 水素を含有した非晶質半導体薄膜の多結晶化
する熱処理に際し、水素の放出を抑えた多結晶化を可能
にする。 【構成】 非晶質基板１上の水素を含有した非晶質半導
体薄膜４を多結晶化する熱処理において、非晶質半導体
薄膜４を波長１００ｎｍ〜４００ｎｍの短波長パルスレ
ーザ１０の照射により溶融加熱し、水素の放出を抑えつ
つ多結晶化を行うようにする。
する熱処理に際し、水素の放出を抑えた多結晶化を可能
にする。 【構成】 非晶質基板１上の水素を含有した非晶質半導
体薄膜４を多結晶化する熱処理において、非晶質半導体
薄膜４を波長１００ｎｍ〜４００ｎｍの短波長パルスレ
ーザ１０の照射により溶融加熱し、水素の放出を抑えつ
つ多結晶化を行うようにする。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）の製造等に適用される半導体装置の製法に関す
る。
ＦＴ）の製造等に適用される半導体装置の製法に関す
る。
【０００２】
【従来の技術】例えば透過型液晶ディスプレイにおいて
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図６は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは先ず図６Ａに示すよ
うにガラス基板１上にアルミニウム又は酸化インジウム
錫（以下ＩＴＯと略す）等によるゲート電極２を形成し
て後、ＳｉＯ2 膜３、水素を含有したアモルファスシリ
コン、即ちいわゆる水素化アモルファスシリコン（以下
ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタクト用
のｎ形ａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜５を連続
してプラズマＣＶＤ法で全面に堆積する。次でａ−Ｓ
ｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパターニング
して薄膜トランジスタを作るために必要な部分を島領域
化する。次に図６Ｂに示すようにソース及びドレイン部
上にＡｌ／Ｍｏ２層膜構造、モリブデン、チタン又はニ
クロム等によるソース電極６及びドレイン電極７を形成
する。次に図６Ｃに示すようにソース電極６及びドレイ
ン電極７間に臨むｎ+ −ａ−Ｓｉ：Ｈ膜５をプラズマエ
ッチング法等により除去し、ソース及びドレイン間のリ
ーク電流をなくす。然る後、図６Ｄに示すようにパッシ
ベーション用及び液晶配向用のＳｉＯ2 膜８を全面に形
成し、さらにチャネル部に対応する部分を覆うように遮
光層９を形成して薄膜トランジスタを形成する。
は、各絵素をオン，オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図６は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは先ず図６Ａに示すよ
うにガラス基板１上にアルミニウム又は酸化インジウム
錫（以下ＩＴＯと略す）等によるゲート電極２を形成し
て後、ＳｉＯ2 膜３、水素を含有したアモルファスシリ
コン、即ちいわゆる水素化アモルファスシリコン（以下
ａ−Ｓｉ：Ｈと略す）膜４及びオーミックコンタクト用
のｎ形ａ−Ｓｉ：Ｈ（ｎ+ −ａ−Ｓｉ：Ｈ）膜５を連続
してプラズマＣＶＤ法で全面に堆積する。次でａ−Ｓ
ｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパターニング
して薄膜トランジスタを作るために必要な部分を島領域
化する。次に図６Ｂに示すようにソース及びドレイン部
上にＡｌ／Ｍｏ２層膜構造、モリブデン、チタン又はニ
クロム等によるソース電極６及びドレイン電極７を形成
する。次に図６Ｃに示すようにソース電極６及びドレイ
ン電極７間に臨むｎ+ −ａ−Ｓｉ：Ｈ膜５をプラズマエ
ッチング法等により除去し、ソース及びドレイン間のリ
ーク電流をなくす。然る後、図６Ｄに示すようにパッシ
ベーション用及び液晶配向用のＳｉＯ2 膜８を全面に形
成し、さらにチャネル部に対応する部分を覆うように遮
光層９を形成して薄膜トランジスタを形成する。
【０００３】
【発明が解決しようとする課題】このようにして得られ
た薄膜トランジスタでは、ａ−Ｓｉ：Ｈ膜４が水素化さ
れているため、膜内に欠陥が少なく、通常オン／オフ比
１０6 が得られ、閾値電圧Ｖｔｈ＝５Ｖ程度のものが得
られる。しかし、非晶質であるために有効移動度は０．
１〜０．５ｃｍ2 ／Ｖ・Ｓと小さく、早いスイッチング
特性が得られない。
た薄膜トランジスタでは、ａ−Ｓｉ：Ｈ膜４が水素化さ
れているため、膜内に欠陥が少なく、通常オン／オフ比
１０6 が得られ、閾値電圧Ｖｔｈ＝５Ｖ程度のものが得
られる。しかし、非晶質であるために有効移動度は０．
１〜０．５ｃｍ2 ／Ｖ・Ｓと小さく、早いスイッチング
特性が得られない。
【０００４】また、この製法では、フォトリソグラフィ
ーに使用するマスクとして、ゲート電極２のパターン形
成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、ソース及びド
レイン電極６及び７のパターン形成用、更に遮光層９の
パターン形成用の４枚のマスクが最低必要となる。又、
ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程度ないとｎ+
−ａ−Ｓｉ：Ｈ膜５をエッチング除去する場合に充分な
厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ膜５のエッチ
ング工程でのむらやａ−Ｓｉ：Ｈ膜４の堆積のむらが加
わり広い面積に亘って一様な特性の多数の薄膜トランジ
スタが得にくい等の欠点があった。ａ−Ｓｉ：Ｈ膜４が
厚いとソース，ドレイン電極６，７の厚みが１μｍ程度
ないと段切れが生じ易い。
ーに使用するマスクとして、ゲート電極２のパターン形
成用、ａ−Ｓｉ：Ｈ膜４の島領域形成用、ソース及びド
レイン電極６及び７のパターン形成用、更に遮光層９の
パターン形成用の４枚のマスクが最低必要となる。又、
ａ−Ｓｉ：Ｈ膜４の膜厚は約０．５μｍ程度ないとｎ+
−ａ−Ｓｉ：Ｈ膜５をエッチング除去する場合に充分な
厚みを残せないこと、ｎ+ −ａ−Ｓｉ：Ｈ膜５のエッチ
ング工程でのむらやａ−Ｓｉ：Ｈ膜４の堆積のむらが加
わり広い面積に亘って一様な特性の多数の薄膜トランジ
スタが得にくい等の欠点があった。ａ−Ｓｉ：Ｈ膜４が
厚いとソース，ドレイン電極６，７の厚みが１μｍ程度
ないと段切れが生じ易い。
【０００５】そして、この様な厚いａ−Ｓｉ：Ｈ膜４で
はａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮蔽す
るための遮光層９が必要となり製造工程を一層複雑にし
ている。
はａ−Ｓｉ：Ｈの光伝導度が大きいために、光を遮蔽す
るための遮光層９が必要となり製造工程を一層複雑にし
ている。
【０００６】本発明は、上述の点に鑑み、製造を容易に
し、且つ水素含有の非晶質半導体薄膜の多結晶化を可能
にし、性能の向上が図れる薄膜トランジスタ等の半導体
装置の製法を提供するものである。
し、且つ水素含有の非晶質半導体薄膜の多結晶化を可能
にし、性能の向上が図れる薄膜トランジスタ等の半導体
装置の製法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、非晶質基板１
上の水素を含有した非晶質半導体薄膜４を多結晶化する
熱処理において、非晶質半導体薄膜４を波長１００ｎｍ
〜４００ｎｍの短波長パルスレーザ１０の照射により溶
融加熱し、水素の放出を抑えつつ多結晶を行うようにす
る。
上の水素を含有した非晶質半導体薄膜４を多結晶化する
熱処理において、非晶質半導体薄膜４を波長１００ｎｍ
〜４００ｎｍの短波長パルスレーザ１０の照射により溶
融加熱し、水素の放出を抑えつつ多結晶を行うようにす
る。
【０００８】
【作用】本発明においては、水素を含有した非晶質半導
体薄膜４に対して、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ１０を照射することにより、瞬間的に高
温になり、水素を放出せずに水素を含有した非晶質半導
体薄膜４が多結晶化される。
体薄膜４に対して、波長１００ｎｍ〜４００ｎｍの短波
長パルスレーザ１０を照射することにより、瞬間的に高
温になり、水素を放出せずに水素を含有した非晶質半導
体薄膜４が多結晶化される。
【０００９】水素が放出されないので、結晶化後も結晶
粒界のダングリングボンドをなくす働きが行われ、欠陥
の少ない薄膜が得られる。同時に薄膜４が多結晶化され
るので、膜のキャリア移動度が増大し、光伝導度が低減
する。また、基板全体板を高温にすることなく低温（室
温）にて非晶質半導体薄膜の結晶化が行える。
粒界のダングリングボンドをなくす働きが行われ、欠陥
の少ない薄膜が得られる。同時に薄膜４が多結晶化され
るので、膜のキャリア移動度が増大し、光伝導度が低減
する。また、基板全体板を高温にすることなく低温（室
温）にて非晶質半導体薄膜の結晶化が行える。
【００１０】
【実施例】本発明では、結晶化しようとする半導体薄膜
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して例えば薄膜トラン
ジスタ等の半導体装置を製造するものである。
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して例えば薄膜トラン
ジスタ等の半導体装置を製造するものである。
【００１１】例えば半導体薄膜としてａ−Ｓｉ：Ｈ膜を
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜のキャリア
移動度が著しく増大し、また光伝導度が低減する。また
イオン注入された膜はその不純物が活性化される。
用い、これに波長３０８ｎｍのＸｅＣｌエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は１０
6 ｃｍ-1に達するので、極表面（１００Å程度）で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにａ−Ｓｉ：Ｈ膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜のキャリア
移動度が著しく増大し、また光伝導度が低減する。また
イオン注入された膜はその不純物が活性化される。
【００１２】この様な短波長の高エネルギーパルスレー
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
ザ光を照射するときは、ａ−Ｓｉ：Ｈ膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
【００１３】本発明が用いる短波長パルスレーザ光とし
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スのエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０
ｍＪ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好ま
しくは１００ｍＪ／ｃｍ2 とする。このような短波長パ
ルスレーザ光を用いれば局部的な加熱が可能となる。
ては、そのレーザ波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以下
で好ましくは１０〜５０ｎｓｅｃ就中２０ｎｓｅｃであ
る。またパルスのピーク強度は１０6 Ｗ／ｃｍ2 以上〜
１０8 Ｗ／ｃｍ2 以下とし、フルーエンス（１回のパル
スのエネルギー）は１Ｊ／ｃｍ2 以下、好ましくは５０
ｍＪ／ｃｍ2 以上〜５００ｍＪ／ｃｍ2 以下、より好ま
しくは１００ｍＪ／ｃｍ2 とする。このような短波長パ
ルスレーザ光を用いれば局部的な加熱が可能となる。
【００１４】次に、図面を参照して本発明の実施例を説
明する。なお、各例は図１と同様の薄膜トランジスタの
製造に適用した場合である。
明する。なお、各例は図１と同様の薄膜トランジスタの
製造に適用した場合である。
【００１５】図１は本発明の一実施例である。本例にお
いては、先ず図１Ａに示すようにガラス基板１上にアル
ミニウム又はＩＴＯ等によるゲート電極２を形成して
後、ＳｉＯ2 膜３、ａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓ
ｉ：Ｈ膜５を順次プラズマＣＶＤ法で全面に堆積する。
次でａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパ
ターニングして薄膜トランジスタを作る部分を島領域化
する。
いては、先ず図１Ａに示すようにガラス基板１上にアル
ミニウム又はＩＴＯ等によるゲート電極２を形成して
後、ＳｉＯ2 膜３、ａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓ
ｉ：Ｈ膜５を順次プラズマＣＶＤ法で全面に堆積する。
次でａ−Ｓｉ：Ｈ膜４及びｎ+ −ａ−Ｓｉ：Ｈ膜５をパ
ターニングして薄膜トランジスタを作る部分を島領域化
する。
【００１６】次に、図１Ｂに示すように、例えばモリブ
デン、チタン又はニクロム等によるソース電極６及びド
レイン電極７を形成し、両電極６及び７をマスクにチャ
ネル部に対応する部分上のｎ+ −ａ−Ｓｉ：Ｈ膜５をプ
ラズマエッチング法等によって選択除去する（図１
Ｃ）。ここまでの工程は図６Ａ〜６Ｃの工程と同じであ
る。
デン、チタン又はニクロム等によるソース電極６及びド
レイン電極７を形成し、両電極６及び７をマスクにチャ
ネル部に対応する部分上のｎ+ −ａ−Ｓｉ：Ｈ膜５をプ
ラズマエッチング法等によって選択除去する（図１
Ｃ）。ここまでの工程は図６Ａ〜６Ｃの工程と同じであ
る。
【００１７】次に、図１Ｄに示すように、全面にＳｉＯ
2 膜８を被着形成した後、表面側から短波長パルスレー
ザ光即ちＵＶ（紫外線）パルスレーザ光１０を照射して
ａ−Ｓｉ：Ｈ膜４のチャネル部４Ｃを多結晶化し、目的
の薄膜トランジスタを得る。
2 膜８を被着形成した後、表面側から短波長パルスレー
ザ光即ちＵＶ（紫外線）パルスレーザ光１０を照射して
ａ−Ｓｉ：Ｈ膜４のチャネル部４Ｃを多結晶化し、目的
の薄膜トランジスタを得る。
【００１８】この製法ではチャネル部４Ｃのａ−Ｓｉ：
Ｈ膜を水素を出さずに結晶化できることにより、薄膜ト
ランジスタのキャリア移動度を大きくすることができ
る。又、ａ−Ｓｉ：Ｈ膜の結晶化により光伝導度がなく
なり、光が当たってもリーク電流が生じない。従って従
来のチャネル部上を覆う遮光層９及びその為のマスク工
程が省略できる。ＵＶパルスレーザ光１０はＳｉＯ2 膜
８を透過し、電極６，７で反射するため温度は上がら
ず、電極６，７を損なうことなくチャネル部を処理でき
る。因みにアルゴンレーザ、ＹＡＧレーザのように長波
長レーザではａ−Ｓｉ：Ｈ膜全体の温度が上がり、Ｓｉ
Ｏ2 膜８、電極６，７等が損傷を受ける。
Ｈ膜を水素を出さずに結晶化できることにより、薄膜ト
ランジスタのキャリア移動度を大きくすることができ
る。又、ａ−Ｓｉ：Ｈ膜の結晶化により光伝導度がなく
なり、光が当たってもリーク電流が生じない。従って従
来のチャネル部上を覆う遮光層９及びその為のマスク工
程が省略できる。ＵＶパルスレーザ光１０はＳｉＯ2 膜
８を透過し、電極６，７で反射するため温度は上がら
ず、電極６，７を損なうことなくチャネル部を処理でき
る。因みにアルゴンレーザ、ＹＡＧレーザのように長波
長レーザではａ−Ｓｉ：Ｈ膜全体の温度が上がり、Ｓｉ
Ｏ2 膜８、電極６，７等が損傷を受ける。
【００１９】このように電極６，７をマスクにして（所
謂セルファラインメントにより）レーザ照射を行い局部
的な結晶化を行うことにより、ａ−Ｓｉ：Ｈ膜４の堆
積、電極６，７の形成の後でも照射部以外を非常に高い
温度にすることなく室温にてこの結晶化が可能である。
依って薄膜トランジスタの構造及び製造工程を簡単化で
きる。
謂セルファラインメントにより）レーザ照射を行い局部
的な結晶化を行うことにより、ａ−Ｓｉ：Ｈ膜４の堆
積、電極６，７の形成の後でも照射部以外を非常に高い
温度にすることなく室温にてこの結晶化が可能である。
依って薄膜トランジスタの構造及び製造工程を簡単化で
きる。
【００２０】図２は、プレーナー型の薄膜トランジスタ
の製法に適用した他の実施例である。これは、図２Ａに
示すようにガラス基板１上にａ−Ｓｉ：Ｈ膜４及びＳｉ
Ｏ2膜３を順次被着形成し、パターンニングして島領域
化する。次でチャネル部４Ｃに対応するＳｉＯ2 膜３上
に例えばチタン、モリブデン又はニクロム等よりなるゲ
ート電極２を形成し、このゲート電極２をマスクにして
ａ−Ｓｉ：Ｈ膜４のソース部４Ｓ及びドレイン部４Ｄに
リン又はボロン等の所要の不純物をイオン注入する。
の製法に適用した他の実施例である。これは、図２Ａに
示すようにガラス基板１上にａ−Ｓｉ：Ｈ膜４及びＳｉ
Ｏ2膜３を順次被着形成し、パターンニングして島領域
化する。次でチャネル部４Ｃに対応するＳｉＯ2 膜３上
に例えばチタン、モリブデン又はニクロム等よりなるゲ
ート電極２を形成し、このゲート電極２をマスクにして
ａ−Ｓｉ：Ｈ膜４のソース部４Ｓ及びドレイン部４Ｄに
リン又はボロン等の所要の不純物をイオン注入する。
【００２１】次に、図２Ｂに示すようにソース及びドレ
イン部４Ｓ及び４Ｄに一部接続する如く例えばモリブデ
ン、チタン、ニクロム又はＩＴＯ等によるソース電極６
及びドレイン電極７を被着形成し、さらにＳｉＯ2 膜８
を被着形成する。その後、ガラス基板１側よりＵＶパル
スレーザ光１０を照射する。これによってソース及びド
レイン部４Ｓ及び４Ｄは活性化し、チャネル部４Ｃは結
晶化する。
イン部４Ｓ及び４Ｄに一部接続する如く例えばモリブデ
ン、チタン、ニクロム又はＩＴＯ等によるソース電極６
及びドレイン電極７を被着形成し、さらにＳｉＯ2 膜８
を被着形成する。その後、ガラス基板１側よりＵＶパル
スレーザ光１０を照射する。これによってソース及びド
レイン部４Ｓ及び４Ｄは活性化し、チャネル部４Ｃは結
晶化する。
【００２２】この場合、ガラス基板１に石英ガラス、パ
イレックスガラスを用いれば例えば波長３０８ｎｍのレ
ーザ光は透過するのでａ−Ｓｉ：Ｈ膜４とガラス基板１
の界面で光は熱に変わり、ａ−Ｓｉ：Ｈ膜４は熱処理さ
れる。斯くして目的の薄膜トランジスタを得る。
イレックスガラスを用いれば例えば波長３０８ｎｍのレ
ーザ光は透過するのでａ−Ｓｉ：Ｈ膜４とガラス基板１
の界面で光は熱に変わり、ａ−Ｓｉ：Ｈ膜４は熱処理さ
れる。斯くして目的の薄膜トランジスタを得る。
【００２３】この実施例ではソース、ドレイン部４Ｓ，
４Ｄのａ−Ｓｉ：Ｈ膜も水素を出さずに結晶化されるの
でオーミックコンタクトを完全にし、かつ不純物の活性
化も充分行われ、チャネル部との界面特性を向上させる
ことができる。またＵＶパルスレーザ光を用いているの
で、ａ−Ｓｉ：Ｈ膜のみが短時間加熱後、急冷されるの
で、ソース、ドレイン部の不純物原子は活性化されるが
長波長パルス（又は連続）レーザ光を用いた時のように
横方向への不純物拡散はない。又、ａ−Ｓｉ：Ｈ膜４を
充分薄くでき、例えば膜厚１００Å〜１０００Åの範囲
が可能であるため、ａ−Ｓｉ：Ｈ膜の結晶化に加えて膜
厚が薄いことにより、更に光伝導度をなくすことができ
リーク電流の発生をなくすことができる。更にａ−Ｓ
ｉ：Ｈ膜４が薄くできるので、ソース、ドレイン電極の
段切れが生じない。
４Ｄのａ−Ｓｉ：Ｈ膜も水素を出さずに結晶化されるの
でオーミックコンタクトを完全にし、かつ不純物の活性
化も充分行われ、チャネル部との界面特性を向上させる
ことができる。またＵＶパルスレーザ光を用いているの
で、ａ−Ｓｉ：Ｈ膜のみが短時間加熱後、急冷されるの
で、ソース、ドレイン部の不純物原子は活性化されるが
長波長パルス（又は連続）レーザ光を用いた時のように
横方向への不純物拡散はない。又、ａ−Ｓｉ：Ｈ膜４を
充分薄くでき、例えば膜厚１００Å〜１０００Åの範囲
が可能であるため、ａ−Ｓｉ：Ｈ膜の結晶化に加えて膜
厚が薄いことにより、更に光伝導度をなくすことができ
リーク電流の発生をなくすことができる。更にａ−Ｓ
ｉ：Ｈ膜４が薄くできるので、ソース、ドレイン電極の
段切れが生じない。
【００２４】図３はスタガート型の薄膜トランジスタの
製法に適用した他の実施例である。これは、図３Ａに示
すようにガラス基板１上に例えばモリブデン、チタン、
ニクロム又はＩＴＯによるソース電極６及びドレイン電
極７を形成して後、ａ−Ｓｉ：Ｈ膜４、ＳｉＯ2 膜３を
形成する。さらに例えばアルミニウム又はＩＴＯによる
ゲート電極２を形成し、島領域化した表面全体にＳｉＯ
2 膜８を被着形成する。そしてソース及びドレイン部４
Ｓ及び４Ｄに対応するａ−Ｓｉ：Ｈ膜にリン又はボロン
等の所要の不純物をイオン注入する。
製法に適用した他の実施例である。これは、図３Ａに示
すようにガラス基板１上に例えばモリブデン、チタン、
ニクロム又はＩＴＯによるソース電極６及びドレイン電
極７を形成して後、ａ−Ｓｉ：Ｈ膜４、ＳｉＯ2 膜３を
形成する。さらに例えばアルミニウム又はＩＴＯによる
ゲート電極２を形成し、島領域化した表面全体にＳｉＯ
2 膜８を被着形成する。そしてソース及びドレイン部４
Ｓ及び４Ｄに対応するａ−Ｓｉ：Ｈ膜にリン又はボロン
等の所要の不純物をイオン注入する。
【００２５】次に、図３Ｂに示すように表面とガラス基
板１側の２方向からＵＶパルスレーザ光１０を照射し、
チャネル部４Ｃを結晶化させ、またソース及びドレイン
部４Ｓ及び４Ｄを結晶化と共に不純物の活性化を行う。
この場合、ソース及びドレイン部４Ｓ及び４Ｄとチャネ
ル部４Ｃのレーザ光の照射条件を変えて、それぞれの適
性条件を選ぶ。
板１側の２方向からＵＶパルスレーザ光１０を照射し、
チャネル部４Ｃを結晶化させ、またソース及びドレイン
部４Ｓ及び４Ｄを結晶化と共に不純物の活性化を行う。
この場合、ソース及びドレイン部４Ｓ及び４Ｄとチャネ
ル部４Ｃのレーザ光の照射条件を変えて、それぞれの適
性条件を選ぶ。
【００２６】この実施例ではチャネル部４Ｃとソース、
ドレイン部４Ｓ，４Ｄに対するレーザ光の照射条件を夫
々最適条件に選び得るのでより特性の向上が図れる。
又、ａ−Ｓｉ：Ｈ膜４の膜厚も充分薄くできる。
ドレイン部４Ｓ，４Ｄに対するレーザ光の照射条件を夫
々最適条件に選び得るのでより特性の向上が図れる。
又、ａ−Ｓｉ：Ｈ膜４の膜厚も充分薄くできる。
【００２７】図４及び図５はイオン注入工程を省略した
更に他の実施例である。共に不純物ドープのないａ−Ｓ
ｉ：Ｈ膜４に対してオーミック特性のよい金属例えばニ
クロムをソース電極６及びドレイン電極７に用い、表裏
２方向よりＵＶパルスレーザ光１０を照射してチャネル
部４Ｃ及びソース部４Ｓ、ドレイン部４Ｄの結晶化を行
う。
更に他の実施例である。共に不純物ドープのないａ−Ｓ
ｉ：Ｈ膜４に対してオーミック特性のよい金属例えばニ
クロムをソース電極６及びドレイン電極７に用い、表裏
２方向よりＵＶパルスレーザ光１０を照射してチャネル
部４Ｃ及びソース部４Ｓ、ドレイン部４Ｄの結晶化を行
う。
【００２８】この場合、ＵＶパルスレーザ光１０をソー
ス、ドレイン部４Ｓ，４Ｄに照射するとき電極界面が充
分オーミックになるようにＵＶ照射条件（強さ、時間）
を選ぶ。また場合によっては、例えばｎ+ 形に対してリ
ン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等の５価
元素を、Ｐ+ 形に対してボロン（Ｂ）、アルミニウム
（Ａｌ）、ガリウム（Ｇａ）等の３価元素を含むソー
ス、ドレイン電極６，７を用いるのも良い。ソース、ド
レイン電極６，７としてはニクロムの他ＩＴＯ、モリブ
デン又はチタン等を用いることができる。
ス、ドレイン部４Ｓ，４Ｄに照射するとき電極界面が充
分オーミックになるようにＵＶ照射条件（強さ、時間）
を選ぶ。また場合によっては、例えばｎ+ 形に対してリ
ン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等の５価
元素を、Ｐ+ 形に対してボロン（Ｂ）、アルミニウム
（Ａｌ）、ガリウム（Ｇａ）等の３価元素を含むソー
ス、ドレイン電極６，７を用いるのも良い。ソース、ド
レイン電極６，７としてはニクロムの他ＩＴＯ、モリブ
デン又はチタン等を用いることができる。
【００２９】この製法では特に不純物のイオン注入工程
が省略されるので、製造工程がより簡単化される。図４
の構成は、図１の実施例においてｎ+ −ａ−Ｓｉ：Ｈ膜
５を省略したものであり、従って、図１に比してａ−Ｓ
ｉ：Ｈ膜４を充分薄くでき、例えば２００Å程度とする
ことができ、その分、光伝導度が減り特性がより向上す
る。
が省略されるので、製造工程がより簡単化される。図４
の構成は、図１の実施例においてｎ+ −ａ−Ｓｉ：Ｈ膜
５を省略したものであり、従って、図１に比してａ−Ｓ
ｉ：Ｈ膜４を充分薄くでき、例えば２００Å程度とする
ことができ、その分、光伝導度が減り特性がより向上す
る。
【００３０】尚、図１〜図５の実施例を液晶ディスプレ
イ等に応用する場合には全体をＳｉＯ2 等の配向用絶縁
層を被着する必要がある。この層を３００℃程度の高温
で作る場合はソース、ドレイン電極はＡｌを用いること
ができないが、蒸着等の低温プロセスを用いればプラズ
マによるＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて低
温（室温）プロセスで高性能の薄膜トランジスタアレイ
を作ることが可能である。
イ等に応用する場合には全体をＳｉＯ2 等の配向用絶縁
層を被着する必要がある。この層を３００℃程度の高温
で作る場合はソース、ドレイン電極はＡｌを用いること
ができないが、蒸着等の低温プロセスを用いればプラズ
マによるＳｉＯ2 、ａ−Ｓｉ：Ｈの堆積以外はすべて低
温（室温）プロセスで高性能の薄膜トランジスタアレイ
を作ることが可能である。
【００３１】上述の実施例によれば、基体全体を高温に
することなく、所謂室温でチャネル部のａ−Ｓｉ：Ｈ膜
を水素を出さずに結晶化できることにより、薄膜トラン
ジスタの移動度を大きくすることができ、早いスイッチ
ング特性が得られる。又、ａ−Ｓｉ：Ｈ膜を結晶化する
ことにより、又充分薄くできることにより、光伝導度を
小さく光が照射されてもリーク電流が流れないようにな
る。このため遮光層が省略される。
することなく、所謂室温でチャネル部のａ−Ｓｉ：Ｈ膜
を水素を出さずに結晶化できることにより、薄膜トラン
ジスタの移動度を大きくすることができ、早いスイッチ
ング特性が得られる。又、ａ−Ｓｉ：Ｈ膜を結晶化する
ことにより、又充分薄くできることにより、光伝導度を
小さく光が照射されてもリーク電流が流れないようにな
る。このため遮光層が省略される。
【００３２】又、高エネルギー、短時間の短波長パルス
レーザ光を用いることにより、室温でａ−Ｓｉ：Ｈ膜の
結晶化ができ、従って電極形成、パッシベーション膜の
形成後に結晶化工程を行うことが可能となる。従って、
薄膜トランジスタの構成及び製造工程が簡単になり、ま
た生産の歩留りも向上するものである。又、薄膜トラン
ジスタアレイの製造に適用した場合には、各トランジス
タ共に均一な特性が得られる。
レーザ光を用いることにより、室温でａ−Ｓｉ：Ｈ膜の
結晶化ができ、従って電極形成、パッシベーション膜の
形成後に結晶化工程を行うことが可能となる。従って、
薄膜トランジスタの構成及び製造工程が簡単になり、ま
た生産の歩留りも向上するものである。又、薄膜トラン
ジスタアレイの製造に適用した場合には、各トランジス
タ共に均一な特性が得られる。
【００３３】また、短波長パルスレーザを用いることに
より、室温雰囲気で再結晶化できることから、このガラ
ス基板１などの低耐熱性基板上に高性能の薄膜トランジ
スタの形成が可能となる。
より、室温雰囲気で再結晶化できることから、このガラ
ス基板１などの低耐熱性基板上に高性能の薄膜トランジ
スタの形成が可能となる。
【００３４】特に、膜厚１００Å〜１０００Åの非晶質
半導体薄膜に対し波長１００ｎｍ〜４００ｎｍの短波長
パルスレーザ光を照射するときは、レーザ光は薄膜内部
でほぼ１００％吸収され、基板側にもれないので、基板
としてガラス基板のような低耐熱状基板を用いることが
でき、この低耐熱性基板上に形成した非晶質半導体薄膜
の溶融結晶化が可能となる。そして、結晶化と共に、膜
厚が１００Å〜１０００Åと薄い場合、より光伝導度が
低減し、リーク電流の発生をなくすことができる等、特
性のよい薄膜半導体デバイスが得られる。
半導体薄膜に対し波長１００ｎｍ〜４００ｎｍの短波長
パルスレーザ光を照射するときは、レーザ光は薄膜内部
でほぼ１００％吸収され、基板側にもれないので、基板
としてガラス基板のような低耐熱状基板を用いることが
でき、この低耐熱性基板上に形成した非晶質半導体薄膜
の溶融結晶化が可能となる。そして、結晶化と共に、膜
厚が１００Å〜１０００Åと薄い場合、より光伝導度が
低減し、リーク電流の発生をなくすことができる等、特
性のよい薄膜半導体デバイスが得られる。
【００３５】尚、上例では薄膜トランジスタ（ＴＦＴ）
の製造に適用したが、その他の半導体薄膜を用いた半導
体装置の製造にも適用できる。
の製造に適用したが、その他の半導体薄膜を用いた半導
体装置の製造にも適用できる。
【００３６】
【発明の効果】本発明によれば、非晶質基板上の水素を
含有する非晶質半導体薄膜に対して波長１００ｎｍ〜４
００ｎｍの短波長パルスレーザ光を用いて熱処理するこ
とにより、水素の放出を抑えて多結晶化することがで
き、キャリア移動度の大きい薄膜に変えることができ
る。同時に膜内の欠陥も少なく、且つ光伝導度の低減し
た薄膜が得られる。
含有する非晶質半導体薄膜に対して波長１００ｎｍ〜４
００ｎｍの短波長パルスレーザ光を用いて熱処理するこ
とにより、水素の放出を抑えて多結晶化することがで
き、キャリア移動度の大きい薄膜に変えることができ
る。同時に膜内の欠陥も少なく、且つ光伝導度の低減し
た薄膜が得られる。
【００３７】しかも、この再結晶化、活性化は基板全体
を高温にすることなく、所謂室温で行えるので、電極形
成、パッシベーション膜の形成後に結晶化、活性化を行
うことができる。従って、例えば薄膜トランジスタに適
用した場合、その性能を向上し、且つ製造を容易にする
ものである。
を高温にすることなく、所謂室温で行えるので、電極形
成、パッシベーション膜の形成後に結晶化、活性化を行
うことができる。従って、例えば薄膜トランジスタに適
用した場合、その性能を向上し、且つ製造を容易にする
ものである。
【００３８】更に、短波長パルスレーザ光を用いること
で、基板全体を高温にすることなく低温（室温）雰囲気
で再結晶化できるので、基板としてガラス基板のような
低耐熱性基板を用いることができ、低耐熱性基板上に例
えば上記高性能の薄膜トランジスタを形成することが可
能となる。
で、基板全体を高温にすることなく低温（室温）雰囲気
で再結晶化できるので、基板としてガラス基板のような
低耐熱性基板を用いることができ、低耐熱性基板上に例
えば上記高性能の薄膜トランジスタを形成することが可
能となる。
【図１】Ａ 本発明による薄膜トランジスタの製法の一
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｃ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｄ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｃ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。 Ｄ 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
【図２】Ａ 本発明による薄膜トランジスタの製法の他
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
【図３】Ａ 本発明による薄膜トランジスタの製法の他
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
の実施例を示す工程図である。 Ｂ 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
【図４】本発明による薄膜トランジスタの製法の他の実
施例を示す工程図である。
施例を示す工程図である。
【図５】本発明による薄膜トランジスタの製法の他の実
施例を示す工程図である。
施例を示す工程図である。
【図６】Ａ 従来の薄膜トランジスタの製法の一例を示
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
す工程図である。 Ｂ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｃ 従来の薄膜トランジスタの製法の一例を示す工程図
である。 Ｄ 従来の薄膜トランジスタの製法の一例を示す工程図
である。
１ ガラス基板 ２ ゲート電極 ３ ＳｉＯ2 膜 ４ ａ−Ｓｉ：Ｈ膜 ５ ｎ+ −ａ−Ｓｉ：Ｈ膜 ６ ソース電極 ７ ドレイン電極 ８ ＳｉＯ2 膜 １０ 短波長パルスレーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336
Claims (1)
- 【請求項１】 非晶質基板上の水素を含有した非晶質半
導体薄膜を多結晶化する熱処理において、 上記非晶質半導体薄膜を波長１００ｎｍ〜４００ｎｍの
短波長パルスレーザの照射により溶融加熱し、水素の放
出を抑えつつ多結晶化を行うことを特徴とする半導体装
置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191294A JPH0750257A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18191294A JPH0750257A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59100180A Division JPH07118443B2 (ja) | 1984-05-18 | 1984-05-18 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750257A true JPH0750257A (ja) | 1995-02-21 |
Family
ID=16109079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18191294A Pending JPH0750257A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750257A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104217A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Surface heat treatment |
| JPS57138129A (en) * | 1981-02-19 | 1982-08-26 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous thin-film |
| JPS58197717A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 半導体装置の製造方法 |
-
1994
- 1994-07-11 JP JP18191294A patent/JPH0750257A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104217A (en) * | 1980-12-22 | 1982-06-29 | Toshiba Corp | Surface heat treatment |
| JPS57138129A (en) * | 1981-02-19 | 1982-08-26 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous thin-film |
| JPS58197717A (ja) * | 1982-05-13 | 1983-11-17 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| US5696011A (en) | Method for forming an insulated gate field effect transistor | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH0794757A (ja) | 半導体装置の作製方法 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| JPH11233790A (ja) | 薄膜トランジスタの製造方法 | |
| KR19990006866A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0822581B1 (en) | A method of manufacturing a thin film transistor | |
| JP3411408B2 (ja) | 半導体装置の作製方法 | |
| KR100615502B1 (ko) | 반도체 장치 제조 방법 | |
| JP3409576B2 (ja) | 半導体装置の製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP2648980B2 (ja) | 薄膜トランジスタ作製方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
| JP2531383B2 (ja) | 薄膜トランジスタの製法 | |
| JPH0750257A (ja) | 半導体装置の製法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP3380527B2 (ja) | 半導体装置の作製方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 |