JPH0750736Y2 - ストレージキャパシタ付きｔｆｔパネル - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、基板上に多数の画素電極とこの画素電極を選
択駆動する多数の薄膜トランジスタ（TFT）とを配列形
成するとともに、前記画素電極の下に、ストレージキャ
パシタ用絶縁膜を介して前記画素電極と対向するストレ
ージキャパシタ用電極を設けたストレージキャパシタ付
きTFTパネルに関するものである。

〔従来の技術〕

薄膜トランジスタによって画素電極を選択駆動するアク
ティブマトリックス型液晶表示装置に使用されるTFTパ
ネルは、ガラス等からなる透明基板の上に、多数の透明
画素電極とこの画素電極を選択駆動する多数の薄膜トラ
ンジスタとを配列形成したもので、各薄膜トランジスタ
のゲート電極およびドレイン電極は画素電極の列間に配
線されたゲートラインおよびデータラインにつながって
おり、ソース電極は画素電極に接続されている。

ところで、最近上記TFTパネルとして、液晶表示装置の
表示画質を向上させるため、画素電極の下に、透明なス
トレージキャパシタ用絶縁膜を介して前記画素電極と対
向する透明なストレージキャパシタ用電極を設け、この
ストレージキャパシタ用電極と画素電極との間にストレ
ージキャパシタを形成して、画素電極の非選択時（選択
された画素電極が次に選択されるまでの１フレーム周期
間）にも上記ストレージキャパシタから画素電極に電圧
を印加するようにした、ストレージキャパシタ付きTFT
パネルが提案されている。

このストレージキャパシタ付きTFTパネルとしては、従
来、第６図に示すような構成のものと、第７図および第
８図に示すような構成のものとが知られている。

第６図に示したストレージキャパシタ付きTFTパネル
は、ガラス等からなる透明基板１の上にその全面にわた
ってITOからなる透明なストレージキャパシタ用電極２
を設け、その上にSiNからなる透明なストレージキャパ
シタ用絶縁膜３を形成して、このストレージキャパシタ
用絶縁膜３の上に、ITOからなる多数の透明画素電極４
と、この画素電極４を選択駆動する多数の薄膜トランジ
スタ５とを配列形成したもので、上記薄膜トランジスタ
５は一般に逆スタガー型のものとされている。この逆ス
タガー型の薄膜トランジスタ５は、上記ストレージキャ
パシタ用絶縁膜３の上に形成されたゲート電極６と、こ
のゲート電極６の上に上記ストレージキャパシタ用絶縁
膜３の全面にわたって形成されたSiNからなる透明なゲ
ート絶縁膜７と、このゲート絶縁膜７の上に形成された
i-a-Si半導体層８と、このi-a-Si半導体層８の上にn⁺‐
a-Si層９を介して形成されたソース電極10およびドレイ
ン電極11とからなっており、ゲート電極６は上記ストレ
ージキャパシタ用絶縁膜３の上に配線したゲートライン
（図示せず）につながり、ドレイン電極11は上記ゲート
絶縁膜７の上に配線したデータライン（図示せず）につ
ながっている。また、画素電極４は上記ゲート絶縁膜７
の上に形成されており、この画素電極４はその一側縁部
を上記薄膜トランジスタのソース電極10の上に重ねて形
成することにより上記ソース電極10と接続されている。
そして、この画素電極４は、ストレージキャパシタ用絶
縁膜３およびゲート絶縁膜７を介してストレージキャパ
シタ用電極２と対向しており、このストレージキャパシ
タ用電極２と画素電極４との間に、ストレージキャパシ
タC_Sが形成されている。

また、第７図および第８図に示したストレージキャパシ
タ付きTFTパネルは、透明基板１上に設けるストレージ
キャパシタ用電極（ITO）２を、薄膜トランジスタ５お
よびゲートライン6aの形成領域に対応する部分を上記薄
膜トランジスタ５およびゲートライン6aの幅より広く除
去したパターンとし、このストレージキャパシタ用電極
２と、薄膜トランジスタ５のゲート電極６およびゲート
ライン6aを上記透明基板１上に形成するとともに、その
上に基板１の全面にわたってストレージキャパシタ用絶
縁膜を兼ねる透明なゲート絶縁膜（SiN膜）７を設け、
このゲート絶縁膜７の上に上記ゲート電極６と対向させ
てi-a-Si半導体層８とn⁺‐a-Si層９およびソース，ドレ
イン電極10,11を形成した逆スタガー型の薄膜トランジ
スタ５を構成するとともに、上記ゲート絶縁膜７のスト
レージキャパシタ用絶縁膜となる部分の上に透明画素電
極４を設けて、この画素電極４と前記ストレージキャパ
シタ用電極２との間にストレージキャパシタC_Sを形成し
たもので、上記画素電極４は薄膜トランジスタ５のソー
ス電極10に接続されている。なお、11aは薄膜トランジ
スタ５のドレイン電極11につながるデータラインであ
り、このデータライン11aは上記ゲート絶縁膜７の上に
配線されている。

上記ストレージキャパシタ付きTFTパネルは、いずれ
も、その各画素電極４と対向する透明な対向電極を形成
した図示しないもう１枚の透明基板と液晶層をはさんで
対向配置されて液晶表示装置を構成するもので、ストレ
ージキャパシタ用電極２は上記対向電極に接続される。
そして、上記ストレージキャパシタ付きTFTパネルを使
用する液晶表示装置によれば、薄膜トランジスタ５を介
して画素電極４を選択駆動したときに電荷がストレージ
キャパシタC_Sに充電され、画素電極４が非選択状態とな
った後もストレージキャパシタC_Sから画素電極４に電圧
が印加されるから、画素電極４の非選択時、つまり選択
された画素電極４が次に選択されるまでの１フレーム周
期間にも液晶を電界印加状態に保持して、液晶表示装置
の表示画質を向上されることができる。

〔考案が解決しようとする課題〕

しかしながら、上記第６図に示した従来のストレージキ
ャパシタ付きTFTパネルは、透明基板１上に設けるスト
レージキャパシタ用電極２を基板全面にわたる“全面電
極”としているため、このストレージキャパシタ用電極
２が薄膜トランジスタ５のゲート電極６およびゲートラ
インともストレージキャパシタ用絶縁膜３を介して対向
しており、そのために、ゲート電極６およびゲートライ
ンとストレージキャパシタ用電極２との間にもキャパシ
タ（以下ゲート容量という）C_Gが形成されるという問題
をもっている。そして、このように薄膜トランジスタ５
のゲート電極６およびゲートラインとストレージキャパ
シタ用電極２との間にゲート容量C_Gが形成されると、ゲ
ートラインを介して薄膜トランジスタ５のゲート電極６
に印加されるゲート電圧がゲート容量C_Gを介して対向電
極側に逃げ、そのためゲート電極６に印加される有効電
圧が下がって薄膜トランジスタ５から画素電極４に出力
される波形が鈍ってしまうから、液晶表示装置の応答性
が悪くなる。しかも、このストレージキャパシタ付きTF
Tパネルでは、ストレージキャパシタ用電極２と画素電
極４との間の絶縁膜がストレージキャパシタ用絶縁膜３
とゲート絶縁膜７とからなる二層の厚膜であるためにス
トレージキャパシタC_Sの容量を大きくとることができな
いから、ストレージキャパシタC_Sから画素電極４への電
圧の印加時間を十分に確保することができないという問
題もあった。

一方、第７図および第８図に示したストレージキャパシ
タ付きTFTパネルは、ストレージキャパシタ用電極２
を、薄膜トランジスタ５およびゲートライン6aの形成領
域に対応する部分を上記薄膜トランジスタ５およびゲー
トライン6aの幅より広く除去したパターンとしているた
め、薄膜トランジスタ５のゲート電極６およびゲートラ
イン6aとストレージキャパシタ用電極２との間に前述し
たゲート容量C_Gが形成されることはないが、このストレ
ージキャパシタ付きTFTパネルでは、ストレージキャパ
シタ用電極２と、ゲート電極６およびゲートライン6aが
同一面（基板１面）にあるため、ストレージキャパシタ
用電極２とゲート電極６およびゲートライン6aとの間隔
d₁,d₂を十分大きくとっておかないと、ストレージキャ
パシタ用電極２とゲート電極６およびゲートライン6aと
が短絡してしまうことがある。これは、ストレージキャ
パシタ用電極２は、基板１上にITOを膜付けし、このITO
膜をフォトエッチング法によりパターニングする方法で
形成され、またゲート電極６およびゲートライン6aも、
基板１上にC_r等の導電性金属を膜付けし、この金属膜を
フォトエッチング法によりパターニングする方法で形成
されるため、上記ITO膜または金属膜のエッチング不良
等により、ストレージキャパシタ用電極２またはゲート
電極６およびゲートライン6aの形状に誤差ができること
がある（特に、ITOはエッチングしにくいものであり、
またその物性も不安定であるため、ITO膜上に形成する
レジストマスクのパターン精度は高くても、ITO膜はレ
ジストマスクパターン通りににはエッチングされない）
からであり、そのためにストレージキャパシタ用電極２
とゲート電極６およびゲートライン6aとの間隔d₁,d₂が
小さいと、ストレージキャパシタ用電極２とゲート電極
６およびゲートライン6aとが、その側縁において互いに
接触して短絡してしまうことがある。このため従来は、
上記間隔d₁,d₂を十分大きくとって、ストレージキャパ
シタ用電極２とゲート電極６およびゲートライン6aとの
短絡を防ぐようにしているが、これでは上記間隔d₁,d₂
を確保する分だけストレージキャパシタ用電極２の面積
を小さくしなければならず、したがって、ストレージキ
ャパシタ用電極２と画素電極４との間の絶縁膜７が一層
の薄膜であっても、ストレージキャパシタC_Sの面積が小
さくてその容量を大きくとることができないから、スト
レージキャパシタC_Sから画素電極４への電圧の印加時間
を十分に確保することができないという問題をもってい
た。

本考案は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、薄膜トランジスタの
ゲート電極およびゲートラインとストレージキャパシタ
用電極との間にゲート容量が形成されることがなく、し
かも上記ゲート電極およびゲートラインとストレージキ
ャパシタ用電極との短絡も確実に防止するとともに、上
記ストレージキャパシタ用電極の面積を十分大きくしか
つこのストレージキャパシタ用電極と画素電極との間の
絶縁膜も一層として、ストレージキャパシタ用電極と画
素電極との間に大容量のストレージキャパシタを形成す
ることができるストレージキャパシタ付きTFTパネルを
提供することにある。

〔課題を解決するための手段〕

本考案は上記目的を達成するために、基板上に多数の画
素電極とこの画素電極を選択駆動する多数の薄膜トラン
ジスタとを配列形成するとともに、前記画素電極の下
に、ストレージキャパシタ用絶縁膜を介して前記画素電
極と対向するストレージキャパシタ用電極を設けたスト
レージキャパシタ付きTFTパネルにおいて、前記基板上
にその全面にわたってSOG（スピンオンガラス）膜を設
け、このSOG膜の上に、前記薄膜トランジスタのゲート
電極およびゲートラインと、このゲート電極およびゲー
トラインをその幅よりも広く覆うゲート絶縁膜を形成
し、このゲート絶縁膜の上に前記薄膜トランジスタの半
導体層およびソース，ドレイン電極を形成するととも
に、前記SOG膜の上記ゲート絶縁膜で覆われていない部
分の表面を、導電性金属の拡散により導電性をもたせた
ストレージキャパシタ用電極とし、このストレージキャ
パシタ用電極の上に、ストレージキャパシタ用絶縁膜を
介して画素電極を形成したものである。

〔作用〕

すなわち、本考案のストレージキャパシタ付きTFTパネ
ルは、基板上に設けたSOG膜の表面に、その上に形成し
たゲート電極およびゲートラインをその幅よりも広く覆
うゲートゲート絶縁膜をマスクとして導電性金属を拡散
させることにより、このSOG膜の上記ゲート絶縁膜で覆
われていない部分の表面を導電性金属の拡散により導電
性をもたせたストレージキャパシタ用電極とするととも
に、このストレージキャパシタ用電極の上に、ストレー
ジキャパシタ用絶縁膜を介して画素電極を設けて、スト
レージキャパシタ用電極と画素電極との間にストレージ
キャパシタを形成したものであり、このストレージキャ
パシタ付きTFTパネルによれば、前記SOG膜の表面に金属
拡散により形成されるストレージキャパシタ用電極は、
ゲート電極およびゲートラインをその幅よりも広く覆う
ゲート絶縁膜で覆われていない部分にだけ形成されるか
ら、薄膜トランジスタのゲート電極およびゲートライン
とストレージキャパシタ用電極との間にゲート容量が形
成されることはない。しかも、このストレージキャパシ
タ付きTFTパネルによれば、ストレージキャパシタ用電
極が、SOG膜のゲート絶縁膜で覆われていない部分の表
面にだけ形成されるから、ゲート電極およびゲートライ
ンを覆うゲート絶縁膜の幅を、ゲート電極およびゲート
ラインの幅よりも広くしさえすれば、このゲート絶縁膜
の幅とゲート電極およびゲートラインの幅との差をかな
り小さくしても、ゲート電極およびゲートラインとスト
レージキャパシタ用電極との短絡を確実に防止すること
ができる。また、このストレージキャパシタ付きTFTパ
ネルによれば、上記のようにゲート絶縁膜の幅とゲート
電極およびゲートラインの幅との差を小さくすることが
できるから、SOG膜の表面に形成するストレージキャパ
シタ用電極の面積を十分大きくすることができるし、ま
たストレージキャパシタ用電極と画素電極との間の絶縁
膜はストレージキャパシタ用絶縁膜だけの一層の膜であ
るから、ストレージキャパシタ用電極と画素電極との間
に大容量のストレージキャパシタを形成して、ストレー
ジキャパシタから画素電極への電圧の印加時間を十分に
確保することができる。

〔実施例〕

以下、本考案の一実施例を第１図〜第５図を参照して説
明する。

第１図は本実施例のTFTパネルの一部分の断面を示し、
第２図はその平面を示している。第１図および第２図に
おいて、21はガラス等からなる透明基板であり、この基
板21上にはその全面にわたって透明なSOG膜22が約2000
Åの厚さに形成されている。23は上記SOG膜22の上に配
列形成された画素電極駆動用薄膜トランジスタである。
この薄膜トランジスタ23は逆スタガー型のもので、この
逆スタガー型薄膜トランジスタ23は、上記SOG膜22の上
に形成したゲート電極24と、このゲート電極24の上に形
成されたSiNからなるゲート絶縁膜25と、このゲート絶
縁膜25の上に形成されたi-a-Si半導体層26と、このi-a-
Si半導体層26の上にn⁺‐a-Si層27を介して形成されたソ
ース電極28およびドレイン電極29とからなっており、そ
のゲート電極24は上記SOG膜22上に配線したゲートライ
ン24aにつながっている。また、上記薄膜トランジスタ2
3のゲート絶縁膜25は、上記SOG膜22上に形成したゲート
電極24およびゲートライン24aの上だけに、これらをそ
の幅よりも広く覆う幅に形成されており、i-a-Si半導体
層26およびn⁺‐a-Si層27とソース，ドレイン電極28,29
は、その外側縁がゲート絶縁膜25の外側縁に一致する形
状に形成されている。

そして、上記基板21上に形成されたSOG膜22のうちゲー
ト絶縁膜25で覆われていない部分には、例えばITO等の
導電性金属がSOG膜表面から100Å程度の深さに拡散され
ており、このSOG膜22の表面の金属拡散層は、金属拡散
により導電性をもたせた透明なストレージキャパシタ用
電極22aとされている。なお、ここで“拡散”とは、SOG
膜22の分子間に金属分子が入り込むことを指している。

また、前記SOG膜22と薄膜トランジスタ23の上には、基
板21のほぼ全面にわたってSiNからなる透明なストレー
ジキャパシタ用絶縁膜30が約3000Åの厚さに形成されて
おり、このストレージキャパシタ用絶縁膜30の上には、
その画素電極形成領域に、透明な上部SOG膜31が約1000
Åの厚さに形成されている。そしてこの上部SOG膜31の
表面には、その全面にわたってITO等の導電性金属が100
Å程度の深さに拡散されており、この上部SOG膜31の表
面の金属拡散層は、金属拡散により導電性をもたせた透
明画素電極31aとされ、この画素電極31aと前記ストレー
ジキャパシタ用電極22aとの間に、ストレージキャパシ
タC_Sが形成されている。

また、前記ストレージキャパシタ用絶縁膜30の薄膜トラ
ンジスタ23を覆う部分には、この薄膜トランジスタ23の
ソース電極28およびドレイン電極29にそれぞれ対応させ
てコンタクト孔30a,30bが設けられており、上記画素電
極31aは、この画素電極31aの端縁部の上に端部を重ねて
形成され上記コンタクト孔30aにおいてソース電極28に
接するコンタクト電極28aによって薄膜トランジスタの
ソース電極28に接続されている。また、29aは前記スト
レージキャパシタ用絶縁膜30の上に配線されたデータラ
インであり、このデータライン29aは、上記コンタクト
孔30bにおいて薄膜トランジスタのドレイン電極29に接
続されている。

第３図は上記TFTパネルの製造工程を示したもので、こ
のTFTパネルは次のようにして製造される。

まず、第３図（ａ）に示すように、透明基板21面にシラ
ノール樹脂をスピンコート法等により塗布してこれを焼
成することにより基板21上にその全面にわたって厚さ約
2000ÅのSOG膜（SiO₂膜）22を形成し、次いでこのSOG膜
22の上に、Cr等の金属を膜付けしてこの金属膜をパター
ニングする方法で薄膜トランジスタ23のゲート電極24お
よびゲートライン24aを形成した後、その上に、前記SOG
膜22のほぼ全面にわたって、SiNからなるゲート絶縁膜2
5と、i-a-Si半導体層26と、n⁺‐a-Si層と、ソース，ド
レイン電極28,29となるCr,Ti等の金属膜32を順次膜付け
する。

次に、第３図（ｂ）に示すように、上記金属膜32と、n⁺
‐a-Si層27およびi-a-Si半導体層26を、形成する薄膜ト
ランジスタ23の外形に合せてパターニングする。

次に、第３図（ｃ）および第４図に示すように、上記ゲ
ート絶縁膜25を、CF₄等を使用するドライエッチングに
より、前記ゲート電極24およびゲートライン24aの上を
覆う部分を残してSOG膜22の表面を完全に露出させるま
で除去し、このゲート絶縁膜25を、ゲート電極24および
ゲートライン24aの上だけをその幅より広く覆う形状に
パターニングする。なお、このとき、上記ゲート絶縁膜
25のうちゲートライン24aの端子部（図示せず）を覆う
部分も同時に除去してゲートライン24aの端子部露出さ
せる。

そして、上記ゲート絶縁膜25をパターニングした後は、
基板21全体を300℃程度の温度に加熱しながら、その上
面全体に、第３図（ｃ）に鎖線で示すようにITO等の導
電性金属33をスパッタリング法等によって500Å程度の
厚さに堆積させる。このように基板21全体を加熱しなが
ら導電性金属33を堆積させると、SOG膜22の露出部分
（ゲート絶縁膜25で覆われていない部分）の上に堆積し
た金属33の分子が熱拡散によりSOG膜22の分子間に入り
込み、SOG膜22の露出部分の表面に、金属拡散層からな
る透明なストレージキャパシタ用電極22aが第３図
（ｃ）および第４図に示すように形成される。なお、こ
の場合、SOG膜22への金属の拡散深さが十分でないとき
は、導電性金属33を堆積させた後に約300℃程度に基板2
1を再度加熱してやればよく、この熱処理を行なえば、S
OG膜22への金属拡散深さをさらに深くして、十分な層厚
（100Å程度）のストレージキャパシタ用電極22aを形成
することができる。また、この後は、上記導電性金属33
の堆積膜を除去する。この堆積膜の除去は、例えば堆積
膜厚が500ÅのITO膜の場合、HCl:HNO₃：H₂O＝1:0.08:1
のエッチング液を用いるウエットエッチングにより行な
えばよく、エッチング液温を35℃として約２分のエッチ
ングを行なえば、堆積させたITO膜を完全に除去するこ
とができる。なお、SOG膜22の表面に拡散形成されたス
トレージキャパシタ用電極22aは、ほとんどエッチング
されることなく残される。

次に、第３図（ｄ）に示すように、上記ソース，ドレイ
ン電極28,29となる金属膜32のチャンネル部領域をその
下のn⁺‐a-Si層27とともにエッチング除去して上記金属
膜32をソース，ドレイン電極28,29に分離し、この後そ
の上に基板全体にわたって、SiNからなる透明なストレ
ージキャパシタ用絶縁膜30を約3000Åの厚さに膜付け
し、さらにその上に透明な上部SOG膜31を約1000Åの厚
さに膜付けする。

次に、第３図（ｅ）に示すように、基板21全体を300℃
程度の温度に加熱しながら、前記上部SOG膜31の上面全
体に図に鎖線で示すようにITO等の導電性金属34を500Å
程度の厚さに堆積させる。このように基板21全体を加熱
しながら上部SOG膜31の上に導電性金属34を堆積させる
と、この導電性金属34が上部SOG膜31に熱拡散され、上
部SOG膜31の表面全体に、導電性をもつ透明な金属拡散
層（画素電極）31aが形成される。なお、この場合も、
上部SOG膜31への金属の拡散深さが十分でないときは基
板21を再度加熱してやればよい。

この後は、第３図（ｆ）に示すように、CF₄等を使用す
るドライエッチングにより前記上部SOG膜31を画素電極
形成部分を残して除去し、残された上部SOG膜31の表面
の金属拡散層を透明画素電極31aとするとともに、前記
ストレージキャパシタ用絶縁膜30の薄膜トランジスタ23
を覆う部分に、薄膜トランジスタ23のソース電極28およ
びドレイン電極29にそれぞれ対応させてコンタクト孔30
a,30bを形成する。

この後は、Al等の金属を膜付けしてこの金属膜をパター
ニングし、画素電極31aと薄膜トランジスタ23のソース
電極28とを接続するコンタクト電極28aと、薄膜トラン
ジスタのドレイン電極29につながるデータライン29aと
を形成して、第１図および第２図に示したTFTパネルを
完成する。

すなわち、上記実施例のストレージキャパシタ付きTFT
パネルは、透明基板21上に設けたSOG膜22の表面に、そ
の上に形成したゲート電極24およびゲートライン24aを
その幅よりも広く覆うゲート絶縁膜25をマスクとして導
電性金属を拡散させることにより、このSOG膜22の上記
ゲート絶縁膜25で覆われていない部分の表面を導電性金
属の拡散により導電性をもたせたストレージキャパシタ
用電極22aとするとともに、このストレージキャパシタ
用電極22aの上に、ストレージキャパシタ用絶縁膜30を
介して、上部SOG膜31に導電性金属を拡散させて形成し
た画素電極31aを設け、上記ストレージキャパシタ用電
極22aと画素電極31aとの間にストレージキャパシタC_Sを
形成したものである。

したがって、このストレージキャパシタ付きTFTパネル
によれば、前記SOG膜22の表面に金属拡散により形成さ
れるストレージキャパシタ用電極22aは、第４図に示し
たようにゲート電極24およびゲートライン24aをその幅
よりも広く覆うゲート絶縁膜25で覆われていない部分に
だけ形成されるから、薄膜トランジスタ23のゲート電極
24およびゲートライン24aとストレージキャパシタ用電
極22aとの間にゲート容量が形成されることはない。し
かも、このストレージキャパシタ付きTFTパネルでは、
ストレージキャパシタ用電極22aが、SOG膜22のゲート絶
縁膜25で覆われていない部分の表面にだけ形成されるか
ら、ゲート電極24およびゲートライン24aを覆うゲート
絶縁膜25の幅を、ゲート電極24およびゲートライン24a
の幅よりも広くしさえすれば、このゲート絶縁膜25の幅
とゲート電極24およびゲートライン24aの幅との差をか
なり小さくしても、ゲート電極24およびゲートライン24
aとストレージキャパシタ用電極22aとの短絡を確実に防
止することができる。また、このストレージキャパシタ
付きTFTパネルによれば、上記のようにゲート絶縁膜25
の幅とゲート電極24およびゲートライン24aの幅との差
を小さくすることができるから、SOG膜22の表面に形成
するストレージキャパシタ用電極22aの面積を十分大き
くすることができるし、またストレージキャパシタ用電
極22aと画素電極31aとの間の絶縁膜はストレージキャパ
シタ用絶縁膜30だけの一層の膜であるから、ストレージ
キャパシタ用電極22aと画素電極31aとの間に大容量のス
トレージキャパシタC_Sを形成して、ストレージキャパシ
タC_Sから画素電極31aへの電圧の印加時間を十分に確保
することができる。

また、上記実施例のストレージキャパシタ付きTFTパネ
ルでは、その画素電極31aを、ストレージキャパシタ用
絶縁膜30の上に形成した上部SOG膜31に導電性金属を拡
散させて形成しているから、ストレージキャパシタ用絶
縁膜30にピンホール等の欠陥があっても、画素電極31a
が上記欠陥部においてストレージキャパシタ用電極22a
と短絡することはない。すなわち、ストレージキャパシ
タ用絶縁膜30の上に直接ITO膜を形成して画素電極とす
る場合は、ストレージキャパシタ用絶縁膜30にピンホー
ル等の欠陥があると、この欠陥部にITOが入り込んでス
トレージキャパシタ用電極22aと短絡する心配がある
が、上記実施例のようにストレージキャパシタ用絶縁膜
30の上に上部SOG膜31を形成し、この上部SOG膜31に導電
性金属を拡散させて画素電極31aを形成すれば、ストレ
ージキャパシタ用絶縁膜30の上に上部SOG膜31を堆積さ
せる際にストレージキャパシタ用絶縁膜30のピンホール
等の欠陥ａが第５図に示すようにSOGで埋められるか
ら、上部SOG膜31の表面に導電性金属を拡散させて形成
された画素電極31aとストレージキャパシタ用電極22aと
の短絡を確実に防ぐことができる。

なお、上記実施例では、画素電極31aを上部SOG膜31に導
電性金属を拡散させて形成しているが、ストレージキャ
パシタ用絶縁膜30にピンホール等の欠陥がない場合は、
ストレージキャパシタ用絶縁膜30の上に直接ITO等から
なる画素電極を形成してもよい。また上記実施例では、
薄膜トランジスタ23を逆スタガー型のものとしている
が、この薄膜トランジスタは逆コプラナー型でもよい。

〔考案の効果〕

本考案のストレージキャパシタ付きTFTパネルは、基板
上にその全面にわたってSOG膜を設け、このSOG膜の上
に、薄膜トランジスタのゲート電極およびゲートライン
と、このゲート電極およびゲートラインをその幅よりも
広く覆うゲート絶縁膜を形成し、このゲート絶縁膜の上
に前記薄膜トランジスタの半導体層およびソース，ドレ
イン電極を形成するとともに、前記SOG膜の上記ゲート
絶縁膜で覆われていない部分の表面を、導電性金属の拡
散により導電性をもたせたストレージキャパシタ用電極
とし、このストレージキャパシタ用電極の上に、ストレ
ージキャパシタ用絶縁膜を介して画素電極を形成したも
のであるから、薄膜トランジスタのゲート電極およびゲ
ートラインとストレージキャパシタ用電極との間にゲー
ト容量が形成されることがなく、しかも上記ゲート電極
およびゲートラインとストレージキャパシタ用電極との
短絡も確実に防止するとともに、上記ストレージキャパ
シタ用電極の面積を十分大きくしかつこのストレージキ
ャパシタ用電極と画素電極との間の絶縁膜も一層とし
て、ストレージキャパシタ用電極と画素電極との間に大
容量のストレージキャパシタを形成することができる。

【図面の簡単な説明】

第１図〜第５図は本考案の一実施例を示したもので、第
１図および第２図はストレージキャパシタ付きTFTパネ
ルの一部分の断面図および平面図、第３図はストレージ
キャパシタ付きTFTパネルの製造工程図、第４図は第３
図（ｃ）の平面図、第５図は第３図（ｆ）のＡ部分の拡
大図である。第６図は従来のストレージキャパシタ付き
TFTパネルの一部分の断面図、第７図および第８図は従
来の他のストレージキャパシタ付きTFTパネルの一部分
の断面図および平面図である。 21……基板、22……SOG膜、22a……ストレージキャパシ
タ用電極（金属拡散層）、23……薄膜トランジスタ、24
……ゲート電極、24a……ゲートライン、25……ゲート
絶縁膜、26……i-a-Si半導体層、27……n⁺‐a-Si層、28
……ソース電極、28a……コンタクト電極、29……ドレ
イン電極、29a……データライン、30……ストレージキ
ャパシタ用絶縁膜、31……上部SOG膜、31a……画素電極
（金属拡散層）。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】基板上に多数の画素電極とこの画素電極を
   選択駆動する多数の薄膜トランジスタとを配列形成する
   とともに、前記画素電極の下に、ストレージキャパシタ
   用絶縁膜を介して前記画素電極と対向するストレージキ
   ャパシタ用電極を設けたストレージキャパシタ付きTFT
   パネルにおいて、前記基板上にその全面にわたってSOG
   （スピンオンガラス）膜を設け、このSOG膜の上に、前
   記薄膜トランジスタのゲート電極およびゲートライン
   と、このゲート電極およびゲートラインをその幅よりも
   広く覆うゲート絶縁膜を形成し、このゲート絶縁膜の上
   に前記薄膜トランジスタの半導体層およびソース，ドレ
   イン電極を形成するとともに、前記SOG膜の上記ゲート
   絶縁膜で覆われていない部分の表面を、導電性金属の拡
   散により導電性をもたせたストレージキャパシタ用電極
   とし、このストレージキャパシタ用電極の上に、ストレ
   ージキャパシタ用絶縁膜を介して画素電極を形成したこ
   とを特徴とするストレージキャパシタ付きTFTパネル。