JPH07508363A - 外部から更新可能なｒｏｍ（ｅｕｒｏｍ） - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 外部から更新可能なＲＯＭ　（ＥＵＲＯＭ）発明の分野 本発明は、電子的にプログラム可能な読取り専用メモリーに関し、より特定すれ ば組み込まれているシステムから取り外すことなく、独立してメモリー内容を変 更することができるような内蔵型制御回路を備えたメモリーに関する。

従来技術の説明 マイクロプロセッサに基づいたシステムおよびその下位システムは、少なくとも 幾つかのオペレーティング・システムのルーチンを格納するために読取り専用メ モリー（ＲＯＭ）を用いるのが一般的である。近年、新型の電子的にプログラム 可能な読取り専用メモリー（ＥＰＲＯＭ）が開発され、商業的に使用されるよう になってきた。これらのメモリーは各種のデバイス技術を含んでいる。主な用途 は、単に、ＥＥＦＲＯＭ、フラッシュメモリー、電池バックアップ付きＳＲＡＭ １またはＦＲＡＭなどの不揮発性メモリーである。

このような新しいメモリー技術はメモリー内に格納しであるプログラムをシステ ム内で変更できる可能性を提供するものである。しかし、この可能性を利用する のに必要とされるシステムのオーバーヘッドが大きいため、いまだ商業的には十 分に実現されていない。

発明の要約 本発明の目的は、電子的にプログラム可能なメモリーモジュールであって、該モ ジュールが組み込まれたシステムから取り外すことなく、該システムとは独立し て該メモリーの内容を変更することができるような内蔵型制御回路を備えたモジ ュールを提供することである。

要するに、本発明はプログラム／データを更新するための内蔵型マイクロコシト ローラ（即ち、コントローラ、プロセッサ、または制御論理回路）を有する電子 的にプログラム可能な読取り専用メモリーモジュールの提供を意図している。

電源投入時に、該モジュールは従来技術のＲＯＭとして機能する。待機モードに おける内蔵マイクロコントローラは、モジュールの外部ボートよりアクセス可能 なダウンロード通信インタフェースから受信されるデータに応答する。外部ボー トとダウンロード通信インタフェースは、モジュールが作動部材を成すシステム とは独立している。ダウンロード通信インタフェースからコマンドを受信すると 、マイクロコントローラはマイクロコントローラ入力に応答するようにメモリー 装置を切換えて更新セツションを開始する。マイクロコントローラはダウンロー ド通信インタフェースからのダウンロードデータを受信してこれをメモリー装置 に書き込む。ダウンロード処理が終了すると、マイクロコントローラはメモリー 装置を再度システム側インタフェースへ切換える。

メモリー装置は、いずれの標準的メモリ一部材でもよい。実際には、ＥＥＰＲＯ Ｍ、フラッシュメモリー、電池バックアップ付きＳＲＡＭ、磁性鉄ＲＡＭ、また はデータの不揮発性格納を目的とした他の何らかの不揮発性メモリー技術または 実装技術などの不揮発性メモリーとすべきである。

切換え論理回路はどのチャネルがメモリーにアクセスするかを指定する。通常の システム動作では、メモリーは標準的メモリーインタフェースからアクセスされ る。モジュールがメモリー更新状態に入ると、メモリー装置は内蔵マイクロコン トローラによってアクセスされる。

内蔵ダウンロード通信インタフェースは、外部世界との適切なインタフェースで あればどのようなものでも良い。付加されるピン、またはモジュールパッケージ 内に内蔵されたコネクタを必要とする有線インタフェースとすることができる。

またＲＦチャネル、赤外線チャネル、または光通信チャネル等の無線インタフェ ースとすることもできる。

モジュールの１つの実施例においては、モジュールの上部に別のメモリー装置の 挿入を可能とするピンソケットが設けである。付加されるメモリー装置はメモリ ーと復号論理回路を備え、さらに別のメモリー装置の挿入を可能にするピンソケ ットを含むことができる。

アドオンメモリーが挿入されたモジュールをプログラムするための論理回路はモ ジュールを挿入していないモジュールの場合と同一である。そのため、更新は基 本モジュールまたは別のメモリー更新装置上に積み重ねであるメモリー装置にの み適用される。更新可能な特徴により、異なる種類のメモリー技術を組み合わせ ることが可能となる（例えば、ＣＭＯ３，ＲＡＭ、およびフラッシュメモリーモ ジュールを組み合わせることができる）。

図面の簡単な説明 前述の及びその池の目的、態様、および利点は、添付の図面を参照しつつ本発明 の好適実施例の詳細な説明を読み進むことでよりよ（理解できよう。図面におい て、同様な部材は同し参照番号を付与しである。

図１は、本発明の教示に従う内蔵コントローラを備えたプログラム可能なメモリ ーの１つの実施例のブロック図である。

図２は、本発明の実施に好適な内蔵マイクロコントローラの１つの実施例のブロ ック図である。

図３は、本発明の実施に好適な内蔵型ＲＦ通信インタフェースの１つの実施例の ブロック図である。

図４は、メモリーの更新可能な特徴を示す本発明の実施例のブロック斜視図であ る。

図５は、図４に示した本発明の実施例を示すブロック図である。

本発明の好適な実施例の詳細な説明 図１を参昭すると、同図に示した本発明の好適な実施例において、プログラム可 能なメモリー装置１２は、点線で示される四角形により図示された単一の半導体 チップ１４内に形成されている。チップ１４には、各種部材との適切な相互接続 が行なわれたダウンロード通信インタフェース１６ならびにマイクロコントロー ラ］８を内部に一体形成されている。チップ１４にはさらに状態切換え論理回路 ２０も形成されている。メモリー装置１１２の内容を変更するためのプログラム データはデータ入力ボート２Ｇと結合され、通常の動作においてメモリー１２は システム３０（メモリーモジュールはその部材を成す）へシステム入出力ボート ２８を介して接続されている。周知の半導体製造処理工程例えば超大規模集積回 路（ＶＬＳＩ）の製造に用いられる技術を用いれば、図１に示したメモリーモジ ュールを容易に製造できることは当業者には理解されよう。例えば、該モジュー ルは、プラスチック、セラミック、Ｄ　Ｉ　Ｐ、Ｓ　Ｉ　Ｐ、５ＯＰＳＴＳＯＰ 、ＴＡＢ形状で、また何らかの規格または規格外のピン配列でパッケージ化した ハイブリッド大規模シリコン集積のような技術により実装可能であるが、これら に限定されるものではない。

メモリーモジュール１４は、システム設計者が通常のメモリ一部材として取り扱 うことができる。同一の外部ピン配列（図示していない）、同一の物理的形状寸 法、および同一の電気的インタフェース特性を有することも可能である。

ｔｕｆｔ没入時に、該モジュールは従来技術のＲＯＭとして機能する。内蔵マイ クロコントローラ１８は待機モードに入るが、ボート２６に接続したダウンロー ド通信インタフェース１６から受信される何らかのデータには応答する。外部ボ ート２６はモジュールが作動部材を成すシステム３０から独立している。ダウン ロード通信インタフェース１６からコマンドを受けすると、マイクロコントロー ラ１８は状態切換え論理回路２０を作動させて、マイクロコントローラ入力に応 答するようにメモリー装置を切換え、更新セツションを開始する。マイクロコン トローラ１８はダウンロード通信インタフェース１６からのダウンロードデータ を受信し、これをメモリー装置１２に書き込む。ダウンロード処理が終了すると 、マイクロコントローラはメモリー装置をシステムインタフェースボート２８に 再度切換える。

図２を参照すると、内蔵マイクロコントローラ１８は、何らかの好適な設計によ るもので、独自に格納しであるオペレーティング・システム・プログラムメモリ ー３５と、データメモリー３７と、Ｉ１０バッファおよび論理回路部分３９を有 するマイクロプロセッサ３３を含んでいる。マイクロコントローラは、外部ボー ト２６へのインタフェースを制御し、入力回線を監視し、状態切換え論理回路２ ０を制御して外部ボート２６から受信されるデータに従ってメモリー１２をプロ グラムする。

メモリー装置１２はどのような標準メモリ一部材でも良い。実際には、ＥＥＰＲ ＯＭ、フラッシュメモリー、電池バックアップ付きＳＲＡＭ、磁性鉄ＲＡＭ１ま たはその他の何らかの不揮発性メモリー技術などの不揮発性メモリーとすべきで ある。メモリー装Ｎ１１２は標準的メモリー装置としてシステム３ｏよりアクセ スできる。またどのアドレスをアクセスしているかを特定するアドレス線と、書 込みアクセス中にメモリー内へ書き込むべきデータとメモリーサイクルから読取 り中に読取られたデータとを含むデータ線とを有する。さらに、アクセスの際に 装置を選択するための制御線と、アクセスの種類、即ち読取りまたは書込みを指 定するための制御線を有し、書込みサイクル中に該メモリ一部材に使用する一般 に５■、場合によっては１２ｖ１またはメモリー技術の必要とするその他のいが なる電圧の電力線をも含んでいる。

状膨切換え論理回路２０はどのチャネルがメモリーにアクセスするかを指定する 。通常のシステム動作において、メモリーは標準メモリーインタフェースポート ２８からアクセスされる。モジュールがメモリー更新状態にあるとき、メモリー 装置１２は内蔵マイクロコントローラ１８によってアクセスされ、状態切換え論 理回路２０もマイクロコントローラが制御する。ここで注意すべきことは、所望 ならメモリー更新セツションの間に、３状態またはデータ線上の何らかのデータ 値として標準メモリーインタフェース２８からのメモリーアクセスに応答するよ うに切換え論理回路をプログラムできることである。

内蔵ダウンロード通信インタフェース１６は外部世界との適切なインタフェース であればどのようなものでも良い。通信インタフェースは電話回線のような通信 回線に接続するためのモデムを含むことができる。追加の若しくは多重化された ビン、またはモジュールパッケージ内に組み込まれたコネクタを必要とするよう な有線インタフェースであっても良い。典型的な有線インタフェースはＲ３−２ ３２インタフエースなどのシリアルインタフェースである。標準メモリー装置の パンケージ寸法を延長するか、またはパッケージのいずれかの面即ち上部、底部 、または４つのパッケージ側面の１つにビンを追加するかのいずれかにより、さ らなるピノを配置して、通信回線として供する配線でモジュールから「外部世界 」への通信を行なうことができるようにすることができる。通信インタフニー又 は、ＲＦチャネルまたは光通信チャネルなどの無線インタフェースであっても良 い。

無線ダウンロードインタフェースでは「外部世界」への配線なしにモジュールへ のインタフェースができる。無線ダウンロードインタフェースを備えたモジュー ルは既存のメモリ一部材を直接置き換えて使用でき、システム設計者が設計を変 更する必要がない。

典型的なＲＦダウンロード通信インタフェースを図３に示す。これはデータを受 信するためのアンテナ４０と、ＲＦから送信ＲＦ信号に適した従来技術で公知の 適切な設計のマイクロコントローラへのインタフェースを含んでいる。

一般に、ダウンロードプロトコルはどのようなインタフェースプロトコルであっ ても良い。これは単方向、双方向、全二重、または半二重プロトコルのいずれテ モ良イ。該プロトコルトシテハ、ＸＭＯＤＥＭ、ＫＥＲＭＩＴ１ＸＯＮ／Ｘ０Ｆ Ｆ、５Ｃ３Ｉのような何らかの標準的なプロトコルが有り得る。またそのモジュ ール用に特別に設計した専用プロトコルとすることもできる。

図４及び図５を参照すると、図示した本発明の実施例はビンソケット５ｏを含み 、その上部にモジュール５０のビン５１を介してさらなる追加メモリー装置Ｉ５ ２を挿入できるようになっている。追加メモリー装置は、メモリーと復号論理回 路５４を備え、それ自体にもさらなるメモリーモジュールを挿入できるようにビ ンソケット５０を含むことが可能である。

メモリー５２が挿入されたモジュール１４をプログラムするための論理回路は追 加メモリーなしの場合の論理回路と同一である。そのため、更新は基本モジュー ル上または別のメモリー更新モジュール／モジュール群上に積み重ねたメモリー モジュールにのみ作用する。更新可能な特徴により、異なる種類のメモリー（例 えばＣＭＯ３，ＲＡＭ、およびフラッシュメモリーモジュール）の組み合わせが 可能である。

本発明について単一の好適実施例をもって説明したが、添付の請求の範囲の趣旨 と範囲内で本発明の変化を実現し得ることは当業者には理解されよう。

ＦＩＧ、１ フロントページの続き （７２）発明者　フリートマン、アミールアメリカ合衆国・ニューヨーク州 １１７４６・ディックスヒルズ・ウェイマウスストリート　３０６

Claims (13)

【特許請求の範囲】
1. １．電子的に更新可能なメモリー装置と、前記メモリー装置が部材を成すデジタ ルシステムへ前記メモリー装置を結合するための第１のデータチャネルと、 前記デジタルシステムとは独立してアクセス可能なデータ入力ポートへ前記メモ リー装置を結合するための第２のデータチャネルとを組み合わせて成り、前記第 ２のデータチャネルが通信インタフェースと、コントローラと、前記コントロー ラにより制御される状態切換えスイッチとを含むこと、前記通信インタフェース が前記データ入力ポートからのデータを前記コントローラへ結合すること、 前記コントローラが前記データ入力ポートヘのデータ入力に応答じて前記状態切 換えスイッチを第１の状態に切換え、前記データ入力ポートヘのデータ入力がな い場合には第２の状態に切換えること、前記状態切換えスイッチが前記第１の状 態では前記メモリー装置を前記コントローラへ結合し、前記第２の状態では前記 メモリー装置を前記第１のデータチャネルへ結合すること、 前記コントローラが前記デジタルシステムとは独立して前記通信インタフェース から受信されたデータを前記メモリー装置内に格納することを特徴とする電子的 にプログラム可能なメモリーモジュール。
2. ２．半導体基板と、 前記半導体基板に形成された電子的に更新可能なメモリー装置と、前記メモリー 装置が部材を成すデジタルシステムへ前記メモリー装置を結合するための第１の データチャネルと、 前記デジタルシステムとは独立してアクセス可能なデータ入力ポートへ前記メモ リー装置を結合するため前記半導体基板に形成した第２のデータチャネルとを組 み合わせて成り、 前記第２のデータチャネルが通信インタフェースと、コントローラと、前記コン トローラにより制御される状態切換えスイッチとを含むこと、前記通信インタフ ェースが前記データ入力ポートからのデータを前記コントローラへ結合すること 、 前記コントローラが前記データ入力ポートでデータ入力に応答して前記状態切換 えスイッチを第１の状態に切換え、前記データ入力ポートでデータ入力がない場 合には第２の状態に切換えること、前記状態切換えスイッチが前記第１の状態で は前記メモリー装置を前記コントローラへ結合し、前記第２の状態では前記メモ リー装置を前記第１のデータチャネルへ結合すること、 前記コントローラが前記デジタルシステムとは独立して前記通信インタフェース から受信したデータを前記メモリー装置内に格納することを特徴とする電子的に プログラム可能なメモリーモジュール。
3. ３．前記コントローラは、マイクロプロセッサと、プログラム可能なデータ格納 手段と、入出力論理装置とを含むことを特徴とする請求の範囲第１項に記載の電 子的にプログラム可能なメモリーモジュール。
4. ４．前記通信インタフェースが、無線通信インタフェースを含むことを特徴とす る請求の範囲第１項に記載の電子的にプログラム可能なメモリーモジュール。
5. ５．前記通信インタフェースが、無線通信インタフェースを含むことを特徴とす る請求の範囲第３項に記載の電子的にプログラム可能なメモリーモジュール。
6. ６．前記モジュールにさらなるメモリー装置を接続するための前記モジュール上 の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第１ のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１つ を前記コントローラに結合するための手段とをさらに含むことを特徴とする請求 の範囲第１項に記載の電子的にプログラム可能なメモリーモジュール。
7. ７．前記モジュールにさらなるメモリー装置を接続するための前記モジュール上 の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第１ のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１つ を前記コントローラに結合するための手段とをさらに含むことを特徴とする請求 の範囲第３項に記載の電子的にプログラム可能なメモリーモジュール。
8. ８．前記モジュールにさらなるメモリー装置を接続するための前記モジュール上 の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第１ のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１つ を前記コントローラに結合するための手段とをさらに含むことを特徴とする請求 の範囲第４項に記載の電子的にプログラム可能なメモリーモジュール。
9. ９．前記モジュールにさらなるメモリー装置を接続するための前記モジュール上 の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第１ のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１つ を前記コントローラに結合するための手段とをさらに含むことを特徴とする請求 の範囲第５項に記載の電子的にプログラム可能なメモリーモジュール。
10. １０．前記コントローラはマイクロプロセッサと、プログラム可能なデータ格納 手段と、入出力論理装置とを含むことを特徴とする請求の範囲第２項に記載の電 子的にプログラム可能なメモリーモジュール。
11. １１．前記通信インタフェースが無線通信インタフェースを含むことを特徴とす る請求の範囲第２項に記載の電子的にプログラム可能なメモリーモジュール。
12. １２．前記モジュールにさらなるメモリー装置を接続するための前記モジュール 上の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第 １のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１ つを前記コントローラに結合するための手段とをさらに含むことを特徴とする請 求の範囲第２項に記載の電子的にプログラム可能なメモリーモジュール。
13. １３．前記モジュールにさらなるメモリー装置を接続するための前記モジュール 上の複数のピンソケットと、前記複数のピンソケットの少なくとも１つを前記第 １のチャネルに結合するための手段と、前記複数のピンソケットの少なくとも１ つを前記コントローラに結合するための手段とをさらに含むことを特徴とする請 求の範囲第１０項に記載の電子的にプログラム可能なメモリーモジュール。