JPH0752327B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0752327B2 JPH0752327B2 JP63101114A JP10111488A JPH0752327B2 JP H0752327 B2 JPH0752327 B2 JP H0752327B2 JP 63101114 A JP63101114 A JP 63101114A JP 10111488 A JP10111488 A JP 10111488A JP H0752327 B2 JPH0752327 B2 JP H0752327B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- display
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像表示装置に関し、特に表示画面の解像度
が固定されている、液晶表示パネルあるいはプラズマ表
示パネル等の表示媒体を用いたものに関するものであ
る。
が固定されている、液晶表示パネルあるいはプラズマ表
示パネル等の表示媒体を用いたものに関するものであ
る。
近年、液晶表示パネルあるいはプラズマ表示パネル等の
表示パネルにおいても技術革新が進み、コンピュータに
おいてもこれらの表示パネルを用いた小型軽量のものが
普及してきている。
表示パネルにおいても技術革新が進み、コンピュータに
おいてもこれらの表示パネルを用いた小型軽量のものが
普及してきている。
第３図はこの種のパーソナルコンピュータにおける従来
の画像表示装置を示す。同図において、１は入力源回路
であり、マイクロプロセッサ等で構成され、リフレッシ
ュメモリ８へ画素データを入力するものである。２は複
数のクロック源（クロック源CL1,…，クロック源CLN）
を含むクロック発生回路で、クロック発生回路２からの
Ｎ個のクロック出力はクロック選択回路３に入力され入
力源回路１からの指示に従って選択されたクロック（ク
ロック源CL1からクロック源CLNのうちの１個）が同期信
号発生回路４及び表示タイミング発生回路５に供給され
る。６はメモリアドレス発生回路であり、表示画面の同
期信号発生回路４及び表示タイミング発生回路５より信
号を受け、表示すべき画素データが保存されるリフレッ
シュメモリ８のアドレスを出力する。
の画像表示装置を示す。同図において、１は入力源回路
であり、マイクロプロセッサ等で構成され、リフレッシ
ュメモリ８へ画素データを入力するものである。２は複
数のクロック源（クロック源CL1,…，クロック源CLN）
を含むクロック発生回路で、クロック発生回路２からの
Ｎ個のクロック出力はクロック選択回路３に入力され入
力源回路１からの指示に従って選択されたクロック（ク
ロック源CL1からクロック源CLNのうちの１個）が同期信
号発生回路４及び表示タイミング発生回路５に供給され
る。６はメモリアドレス発生回路であり、表示画面の同
期信号発生回路４及び表示タイミング発生回路５より信
号を受け、表示すべき画素データが保存されるリフレッ
シュメモリ８のアドレスを出力する。
７はアドレスセレクタで、リフレッシュメモリ８の画素
データを入力源回路１が読書きする場合には入力源回路
１のアドレスを選択し、表示のためにリフレッシュメモ
リ８の画素データを読出す場合にはメモリアドレス発生
回路６の出力アドレスを選択する。８はリフレッシュメ
モリで、メモリアドレス発生回路６の出力アドレスに従
って読出された画素データは表示データ処理回路９に入
力され、同期信号に同期させて表示パネル（表示媒体）
10の入力形式に合った信号に変換され出力される。
データを入力源回路１が読書きする場合には入力源回路
１のアドレスを選択し、表示のためにリフレッシュメモ
リ８の画素データを読出す場合にはメモリアドレス発生
回路６の出力アドレスを選択する。８はリフレッシュメ
モリで、メモリアドレス発生回路６の出力アドレスに従
って読出された画素データは表示データ処理回路９に入
力され、同期信号に同期させて表示パネル（表示媒体）
10の入力形式に合った信号に変換され出力される。
パーソナルコンピュータ上で走る応用ソフトウェアは過
去開発されたものを含めて多数流通しているが、CRT表
示画面の解像度は年々高くなってきており、その結果パ
ーソナルコンピュータは種々の解像度の表示画面をもつ
応用ソフトウェアに対応できなければならなくなってい
る。そのため第３図のクロック発生回路２のようにＮ個
の異なるクロック源をもち走らせる応用ソフトウェアが
要求する表示画面の解像度に合わせて入力源回路１より
クロック選択回路３に指令が送られ適当なクロック周波
数が選択されるようになっている。
去開発されたものを含めて多数流通しているが、CRT表
示画面の解像度は年々高くなってきており、その結果パ
ーソナルコンピュータは種々の解像度の表示画面をもつ
応用ソフトウェアに対応できなければならなくなってい
る。そのため第３図のクロック発生回路２のようにＮ個
の異なるクロック源をもち走らせる応用ソフトウェアが
要求する表示画面の解像度に合わせて入力源回路１より
クロック選択回路３に指令が送られ適当なクロック周波
数が選択されるようになっている。
通常パーソナルコンピュータでは、第３図の回路を入力
源回路１内のマイクロプロセッサが制御する場合のプロ
グラムは回路構成に合わせた各パーソナルコンピュータ
ごとに独自のもので、BIOS（基本プログラムBasic Inpu
t/Output System）と呼ばれている。応用ソフトウェア
は普通直接第３図の回路を制御することはなく、上記BI
OS内の適当なプログラムを呼び出して間接的に制御す
る。即ち応用ソフトウェアが表示画面の解像度に合わせ
たクロック源を選択する場合は上記BIOS内のプログラム
を介して行う。ところが、応用ソフトウェアの中には上
記のようにBIOSを介して第３図の回路を制御するのでは
なく、直接第３図の回路を制御してしまうものもある。
源回路１内のマイクロプロセッサが制御する場合のプロ
グラムは回路構成に合わせた各パーソナルコンピュータ
ごとに独自のもので、BIOS（基本プログラムBasic Inpu
t/Output System）と呼ばれている。応用ソフトウェア
は普通直接第３図の回路を制御することはなく、上記BI
OS内の適当なプログラムを呼び出して間接的に制御す
る。即ち応用ソフトウェアが表示画面の解像度に合わせ
たクロック源を選択する場合は上記BIOS内のプログラム
を介して行う。ところが、応用ソフトウェアの中には上
記のようにBIOSを介して第３図の回路を制御するのでは
なく、直接第３図の回路を制御してしまうものもある。
一方、表示媒体として表示パネルを用いる第３図のもの
では、表示パネルの解像度が固定のため、例えば表示パ
ネルの解像度が640ドット×480ドットであれば、走らせ
る応用ソフトウェアの表示画面の解像度が320ドット×2
00ドットあるいは640ドット×350ドットであっても常に
640ドット×480ドットに対応するクロック源が選択され
なければならない。
では、表示パネルの解像度が固定のため、例えば表示パ
ネルの解像度が640ドット×480ドットであれば、走らせ
る応用ソフトウェアの表示画面の解像度が320ドット×2
00ドットあるいは640ドット×350ドットであっても常に
640ドット×480ドットに対応するクロック源が選択され
なければならない。
従来の画像表示装置は以上のように構成されており、第
３図の画像表示部をもつパーソナルコンピュータにおい
て直接クロック源の切替えを制御する応用ソフトウェア
を知らせた場合、例えば表示パネルが640ドット×480ド
ットの解像度をもつ液晶表示パネルの時、応用ソフトウ
ェアが自分のもつ640ドット×350ドットの表示画面に合
わせてクロック選択回路３を切替えてしまい、表示パネ
ルには正常な画面が表示されない、あるいは表示パネル
を破壊してしまうことになる。
３図の画像表示部をもつパーソナルコンピュータにおい
て直接クロック源の切替えを制御する応用ソフトウェア
を知らせた場合、例えば表示パネルが640ドット×480ド
ットの解像度をもつ液晶表示パネルの時、応用ソフトウ
ェアが自分のもつ640ドット×350ドットの表示画面に合
わせてクロック選択回路３を切替えてしまい、表示パネ
ルには正常な画面が表示されない、あるいは表示パネル
を破壊してしまうことになる。
本発明は上記のような従来のものの問題点を解決するた
めになされたもので、表示画像の解像度に合わせたクロ
ック源をBIOSを介さずに直接選択してくる応用ソフトウ
ェアを走らせても表示パネルの解像度に対応するクロッ
ク源以外のクロック源が選択されることがないようにし
た画像表示装置を提供することを目的とする。
めになされたもので、表示画像の解像度に合わせたクロ
ック源をBIOSを介さずに直接選択してくる応用ソフトウ
ェアを走らせても表示パネルの解像度に対応するクロッ
ク源以外のクロック源が選択されることがないようにし
た画像表示装置を提供することを目的とする。
本発明に係る画像表示装置は、複数のクロック源から１
個のクロック源を選択するクロック選択回路のクロック
切替えを禁止あるいは許可する機能を付加するようにし
たものである。
個のクロック源を選択するクロック選択回路のクロック
切替えを禁止あるいは許可する機能を付加するようにし
たものである。
この発明においては、上述のように装置を構成すること
により、応用ソフトウェアが直接クロック源の切替えを
行おうとしてもこれを禁止してクロック源を固定するこ
とができるようにしたので、BIOSを介さない応用ソフト
ウェアを走らせても、正常画面が引張されなかったり、
表示パネルを破壊してしまうことはなくなる。
により、応用ソフトウェアが直接クロック源の切替えを
行おうとしてもこれを禁止してクロック源を固定するこ
とができるようにしたので、BIOSを介さない応用ソフト
ウェアを走らせても、正常画面が引張されなかったり、
表示パネルを破壊してしまうことはなくなる。
以下、この発明の実施例を図について説明する。第１図
は本発明の一実施例による画像表示装置を示すブロック
構成図である。第１図において、第３図と同一符号は同
一のものを示す。11は入力源回路１がクロック選択回路
３を制御することを禁止あるいは許可するクロックプロ
テクト回路（クロック選択制御手段）である。
は本発明の一実施例による画像表示装置を示すブロック
構成図である。第１図において、第３図と同一符号は同
一のものを示す。11は入力源回路１がクロック選択回路
３を制御することを禁止あるいは許可するクロックプロ
テクト回路（クロック選択制御手段）である。
クロックプトテクト回路11の動作を説明するために、第
２図に第１図におけるクロック発生回路2,クロック選択
回路３及びクロックプロテクト回路11の具体例を示す。
第２図において、クロックの数は３個としており、従っ
て、クロック発生回路２は３個のクロック源、即ちクロ
ック源32,クロック源33,クロック源34から構成されてい
る。また、クロック選択回路３はアドレスデコーダ20,D
ラッチ22〜24,3入力アンド回路21,2入力アンド回路25〜
27,3入力オア回路28から構成されている。更にクロック
プロテクト回路11はアドレスデコーダ29,Dラッチ31,2入
力アンド回路30から構成されている。
２図に第１図におけるクロック発生回路2,クロック選択
回路３及びクロックプロテクト回路11の具体例を示す。
第２図において、クロックの数は３個としており、従っ
て、クロック発生回路２は３個のクロック源、即ちクロ
ック源32,クロック源33,クロック源34から構成されてい
る。また、クロック選択回路３はアドレスデコーダ20,D
ラッチ22〜24,3入力アンド回路21,2入力アンド回路25〜
27,3入力オア回路28から構成されている。更にクロック
プロテクト回路11はアドレスデコーダ29,Dラッチ31,2入
力アンド回路30から構成されている。
このように構成されたクロックプロテクト回路11におい
て、アドレスデコーダ29へは入力源回路１のアドレス10
0が入力される。アドレスデコーダ29は入力されるアド
レス100が自分に割当てられているアドレス値と一致し
た時のみその出力を“H"レベルとし、その他の時は“L"
レベルを出力する。アンド回路30の入力の１つはアドレ
スデコーダ29の出力であり、もう一方は入力源回路１よ
り出力される書込み信号101である。従って、書込み信
号101はクロックプロテクト回路11に割当てられたアド
レスが出力されている時だけ有効になり、Ｄラッチ31は
Ｄ入力に入力される入力源回路１からのデータ105、即
ちD3をラッチする。
て、アドレスデコーダ29へは入力源回路１のアドレス10
0が入力される。アドレスデコーダ29は入力されるアド
レス100が自分に割当てられているアドレス値と一致し
た時のみその出力を“H"レベルとし、その他の時は“L"
レベルを出力する。アンド回路30の入力の１つはアドレ
スデコーダ29の出力であり、もう一方は入力源回路１よ
り出力される書込み信号101である。従って、書込み信
号101はクロックプロテクト回路11に割当てられたアド
レスが出力されている時だけ有効になり、Ｄラッチ31は
Ｄ入力に入力される入力源回路１からのデータ105、即
ちD3をラッチする。
クロック選択回路３においても同様にアドレスデコーダ
20の出力はアンド回路21に入力される。また、書込み信
号101及びＤラッチ31の出力がアンド回路21に入力され
る。従って、Ｄラッチ31の出力が“H"レベルの場合、入
力源回路１がクロック選択回路３に書込みを行うと書込
み信号101はアンド回路21を通過してＤラッチ22〜24の
クロック入力に印加され、データ入力102〜104、即ちD0
〜D2のデータがＤラッチ22〜24に書込まれる。
20の出力はアンド回路21に入力される。また、書込み信
号101及びＤラッチ31の出力がアンド回路21に入力され
る。従って、Ｄラッチ31の出力が“H"レベルの場合、入
力源回路１がクロック選択回路３に書込みを行うと書込
み信号101はアンド回路21を通過してＤラッチ22〜24の
クロック入力に印加され、データ入力102〜104、即ちD0
〜D2のデータがＤラッチ22〜24に書込まれる。
例えばD0＝0,D1＝1,D2＝０とすると、Ｄラッチ22〜24の
出力106,107,108はそれぞれ“L",“H",“L"レベルとな
る。アンド回路25にはＤラッチの出力106及びクロック3
2が入力され、出力106＝“L"レベルなので、アンド回路
25の出力は常に“L"レベルである。アンド回路26にはＤ
ラッチの出力107及びクロック33が入力され、出力107＝
“H"レベルなので、アンド回路26の出力にはクロック33
が出力される。アンド回路27にはＤラッチの出力108及
びクロック34が入力され、出力108＝“L"レベルなの
で、アンド回路27の出力は常に“L"レベルである。従っ
て、オア回路の出力109にはクロック33が出力される。
出力106,107,108はそれぞれ“L",“H",“L"レベルとな
る。アンド回路25にはＤラッチの出力106及びクロック3
2が入力され、出力106＝“L"レベルなので、アンド回路
25の出力は常に“L"レベルである。アンド回路26にはＤ
ラッチの出力107及びクロック33が入力され、出力107＝
“H"レベルなので、アンド回路26の出力にはクロック33
が出力される。アンド回路27にはＤラッチの出力108及
びクロック34が入力され、出力108＝“L"レベルなの
で、アンド回路27の出力は常に“L"レベルである。従っ
て、オア回路の出力109にはクロック33が出力される。
ところで、アンド回路21にはクロックプロテクト回路11
内のＤラッチ31の出力が入力されているので、Ｄラッチ
31の出力が“H"レベルの時にはクロック選択回路３への
データの書込みは可能であるが、Ｄラッチ31の出力が
“L"レベルの時にはクロック選択回路３へのデータの書
込みは禁止され無効となる。
内のＤラッチ31の出力が入力されているので、Ｄラッチ
31の出力が“H"レベルの時にはクロック選択回路３への
データの書込みは可能であるが、Ｄラッチ31の出力が
“L"レベルの時にはクロック選択回路３へのデータの書
込みは禁止され無効となる。
従って、本画像表示装置においてシステムの動作開始時
に初期設定としてBIOSプログラムを用いて、まず表示パ
ネルの解像度に合わせたクロック源を選択すべくクロッ
ク選択回路３へデータを書込み、引続きクロックプロテ
クト回路11へ“0"のデータを書込みＤラッチ31の出力を
“L"レベルにする。このような状態で応用ソフトウェア
を走らせると、たとえ応用ソフトウェアがBIOSを経由せ
ずに直接クロック選択回路３へデータの書込みにきても
一旦選択されたクロック源は変化せず常に正常な表示画
面が得られる。
に初期設定としてBIOSプログラムを用いて、まず表示パ
ネルの解像度に合わせたクロック源を選択すべくクロッ
ク選択回路３へデータを書込み、引続きクロックプロテ
クト回路11へ“0"のデータを書込みＤラッチ31の出力を
“L"レベルにする。このような状態で応用ソフトウェア
を走らせると、たとえ応用ソフトウェアがBIOSを経由せ
ずに直接クロック選択回路３へデータの書込みにきても
一旦選択されたクロック源は変化せず常に正常な表示画
面が得られる。
以上のように、この発明に係る画像表示装置によれば、
クロック選択回路に対し入力源回路からのデータの書込
みを許可あるいは禁止を制御できる回路を付加すること
により、応用ソフトウェアが直接クロック選択回路に書
込みにくることを禁止できるようにしたので、解像度が
固定の表示パネルを用いた画像表示装置においてどのよ
うな応用ソフトウェアを走らせても、常に正常な画面表
示を行なうことを可能にした。
クロック選択回路に対し入力源回路からのデータの書込
みを許可あるいは禁止を制御できる回路を付加すること
により、応用ソフトウェアが直接クロック選択回路に書
込みにくることを禁止できるようにしたので、解像度が
固定の表示パネルを用いた画像表示装置においてどのよ
うな応用ソフトウェアを走らせても、常に正常な画面表
示を行なうことを可能にした。
第１図は本発明の一実施例による画像表示装置のシステ
ム・ブロック図、第２図は本発明におけるクロック発生
回路，クロック選択回路，クロックプロテクト回路の一
構成例を示す図、第３図は従来装置のシステム・ブロッ
ク図である。 図において、１は入力源回路、２はクロック発生回路、
３はクロック選択回路、４は同期信号発生回路、５は表
示タイミング発生回路、６はメモリアドレス発生回路、
７はアドレスセレクタ、８はリフレッシュメモリ、９は
表示データ処理回路、10は表示パネル（表示媒体）、11
はクロックプロテクト回路（クロック選択制御手段）、
20,29はアドレスデコーダ、21,25,26,27,30はアンド回
路、22,23,24,31はＤラッチ、28はオア回路、32,33,34
はクロック発生回路、100は入力源回路１のアドレス出
力、101は入力源回路１の書込み信号、102は入力源回路
１のデータD0、103は入力源回路１のデータD1、104は入
力源回路１のデータD2、105は入力源回路１のデータ
D3、109はクロック選択回路３のクロック出力である。
ム・ブロック図、第２図は本発明におけるクロック発生
回路，クロック選択回路，クロックプロテクト回路の一
構成例を示す図、第３図は従来装置のシステム・ブロッ
ク図である。 図において、１は入力源回路、２はクロック発生回路、
３はクロック選択回路、４は同期信号発生回路、５は表
示タイミング発生回路、６はメモリアドレス発生回路、
７はアドレスセレクタ、８はリフレッシュメモリ、９は
表示データ処理回路、10は表示パネル（表示媒体）、11
はクロックプロテクト回路（クロック選択制御手段）、
20,29はアドレスデコーダ、21,25,26,27,30はアンド回
路、22,23,24,31はＤラッチ、28はオア回路、32,33,34
はクロック発生回路、100は入力源回路１のアドレス出
力、101は入力源回路１の書込み信号、102は入力源回路
１のデータD0、103は入力源回路１のデータD1、104は入
力源回路１のデータD2、105は入力源回路１のデータ
D3、109はクロック選択回路３のクロック出力である。
Claims (1)
- 【請求項１】複数のクロック源のクロック出力が入力さ
れ任意のクロックを選択するためのクロック選択回路
と、 該クロック選択回路により選択されたクロックが入力さ
れ表示画面に対応した同期信号を生成する同期信号発生
回路と、 表示データの処理を行なうための種々のタイミング信号
を発生する表示タイミング発生回路と、 表示画面の画素データを保存するリフレッシュメモリ
と、 該リフレッシュメモリから表示画面に対応して読出され
た画素データを上記タイミング信号に合致するように変
換する表示データ処理回路と、 該表示データ処理回路及び上記同期信号発生回路の出力
を受けて画面表示を行なう、表示解像度が固定の表示媒
体とを備えた画像表示装置において、 上記クロック選択回路のクロック選択を許可あるいは禁
止するためのクロック選択制御手段を備えたことを特徴
とする画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101114A JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
| US07/336,940 US5047759A (en) | 1988-04-22 | 1989-04-11 | Image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101114A JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01271795A JPH01271795A (ja) | 1989-10-30 |
| JPH0752327B2 true JPH0752327B2 (ja) | 1995-06-05 |
Family
ID=14292046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101114A Expired - Lifetime JPH0752327B2 (ja) | 1988-04-22 | 1988-04-22 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5047759A (ja) |
| JP (1) | JPH0752327B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724053B2 (ja) * | 1991-03-29 | 1998-03-09 | 沖電気工業株式会社 | Ｌｃｄ駆動回路 |
| JPH08110764A (ja) * | 1994-10-12 | 1996-04-30 | Canon Inc | 表示制御方法及び装置 |
| US5757365A (en) * | 1995-06-07 | 1998-05-26 | Seiko Epson Corporation | Power down mode for computer system |
| US6046738A (en) * | 1997-08-12 | 2000-04-04 | Genesis Microchip Corp. | Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479119A (en) * | 1980-07-16 | 1984-10-23 | Ricoh Company, Ltd. | CRT Display device |
| JPS58144890A (ja) * | 1982-02-23 | 1983-08-29 | ミノルタ株式会社 | 文字発生装置における文字表示領域制御方式 |
| JPH0744641B2 (ja) * | 1983-06-06 | 1995-05-15 | キヤノン株式会社 | 画像変倍処理装置 |
| JPS60158482A (ja) * | 1984-01-27 | 1985-08-19 | シャープ株式会社 | Ｃｒｔ表示装置の制御方式 |
-
1988
- 1988-04-22 JP JP63101114A patent/JPH0752327B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-11 US US07/336,940 patent/US5047759A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01271795A (ja) | 1989-10-30 |
| US5047759A (en) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710570A (en) | Information processing unit having display functions | |
| JPH07160249A (ja) | データプロセッサ及びデータ処理システム | |
| KR950005225B1 (ko) | 데이타 처리장치, 전원 콘트롤러 및 디스플레이 장치 | |
| US5047759A (en) | Image display system | |
| JPH03225393A (ja) | テキスト表示装置 | |
| JPH0293725A (ja) | 表示エミユレーシヨン装置 | |
| JPS6236312B2 (ja) | ||
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP3610029B2 (ja) | データ処理システム | |
| JPS6327712B2 (ja) | ||
| JPH0213317B2 (ja) | ||
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JP2954980B2 (ja) | 情報表示装置 | |
| JPH07281634A (ja) | 液晶ディスプレイ | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JP2595007B2 (ja) | ビデオインターフェイス装置 | |
| JPS60101587A (ja) | 表示メモリアクセス装置 | |
| JPH04330490A (ja) | 画像表示装置 | |
| KR790001245B1 (ko) | 한글 모아쓰기 및 영문겸용 CRT(Cathode Ray Tube) 단말장치의 문자정보 합성방식 | |
| JP3464241B2 (ja) | キャラクタ発生装置 | |
| JPH04141724A (ja) | 表示信号変換装置 | |
| JPH0272393A (ja) | 表示装置 | |
| JPH01314321A (ja) | タッチパネル入力装置 | |
| JPH02136891A (ja) | 表示制御装置 |