JPH0752809B2 - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPH0752809B2 JPH0752809B2 JP59257574A JP25757484A JPH0752809B2 JP H0752809 B2 JPH0752809 B2 JP H0752809B2 JP 59257574 A JP59257574 A JP 59257574A JP 25757484 A JP25757484 A JP 25757484A JP H0752809 B2 JPH0752809 B2 JP H0752809B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- outputs
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、FM変調信号を復調するFM復調回路の構成に係
り、特に衛星放送等の弱電界での復調に好適な位相ロッ
クループ（Phase Locked Loop;以下PLLと略称）FM復調
回路に関するものである。
り、特に衛星放送等の弱電界での復調に好適な位相ロッ
クループ（Phase Locked Loop;以下PLLと略称）FM復調
回路に関するものである。
従来PLL・FM復調回路のスレッショルドレベルを改善す
る方法しとて、例えば特開昭57−171808号公報に示され
るように、中高電界時には最適な回路定数により広帯域
な検波特性を確保し、雑音の問題となる弱電界時にはPL
Lのアンプゲインを制御することにより、復調帯域を狭
帯域化するものが知られている。ここに示された例はFM
ラジオ放送の受信機に関するものであるが衛星放送用受
信機においても同様である。しかし、よりスレッショル
ドレベルを改善するには復調帯域の狭帯域化前のスレッ
ショルドレベルを向上させ合わせて狭帯域化の手段を用
いる必要があった。また、衛星放送用受信機では映像の
S/NがFM復調回路に入力される信号の電界レベルではな
くアンテナで受信したマイクロ波信号のC/Nでほぼ決定
されるため、例に示されている復調帯域の狭帯域化切換
へを信号の電界レベルによる方法ではなく信号のC/Nに
よって動作させる問題があった。
る方法しとて、例えば特開昭57−171808号公報に示され
るように、中高電界時には最適な回路定数により広帯域
な検波特性を確保し、雑音の問題となる弱電界時にはPL
Lのアンプゲインを制御することにより、復調帯域を狭
帯域化するものが知られている。ここに示された例はFM
ラジオ放送の受信機に関するものであるが衛星放送用受
信機においても同様である。しかし、よりスレッショル
ドレベルを改善するには復調帯域の狭帯域化前のスレッ
ショルドレベルを向上させ合わせて狭帯域化の手段を用
いる必要があった。また、衛星放送用受信機では映像の
S/NがFM復調回路に入力される信号の電界レベルではな
くアンテナで受信したマイクロ波信号のC/Nでほぼ決定
されるため、例に示されている復調帯域の狭帯域化切換
へを信号の電界レベルによる方法ではなく信号のC/Nに
よって動作させる問題があった。
本発明の目的は、上記したPLL・FM復調回路の欠点を解
消し、簡単な構成で弱電界時のスレッショルドレベルの
改善が得られるFM復調回路を提供することにある。
消し、簡単な構成で弱電界時のスレッショルドレベルの
改善が得られるFM復調回路を提供することにある。
〔発明の概要〕 本発明では、復調回路内で復調信号を帰還させ復調帯域
でのPLLのループ利得を増加させることでスレッショル
ドレベルの向上を図り、さらに雑音の問題になる弱電界
時には入力C/Nに対応して上記帰還を制御することでPLL
のループ利得を制御しスレッショルドレベルの改善を行
なう。
でのPLLのループ利得を増加させることでスレッショル
ドレベルの向上を図り、さらに雑音の問題になる弱電界
時には入力C/Nに対応して上記帰還を制御することでPLL
のループ利得を制御しスレッショルドレベルの改善を行
なう。
以下、本発明の一実施例を第１図により説明する。入力
端子１からFM中間周波信号を入力し位相検波器2,差動増
幅器3,ループフィルタ４と電圧制御発振器５の閉ループ
によりPLL・FM復調回路を形成し、差動増幅器３の他方
の出力を増幅器６を介して差動増幅器３の定電流源に帰
還し、ループフィルタ４の出力を分岐してループ利得制
御回路７に接続し、ループ利得制御回路７の出力を増幅
器６に印加し、ループフィルタ４の出力のもう一方の分
岐から出力端子８より復調されたテレビ信号を取り出す
構成である。位相検波器２の出力は差動増幅器３と増幅
器６から成る帰還増幅器により増幅器６のもつ周波数特
性で帯域整形を受け増幅される。また、ループフィルタ
４の出力、すなわち復調出力よりループ利得制御回路７
を通して得られる受信信号のC/Nに対応したコントロー
ル電圧を増幅器６に入力して、PLL・FM復調回路の復調
帯域幅を制御する。
端子１からFM中間周波信号を入力し位相検波器2,差動増
幅器3,ループフィルタ４と電圧制御発振器５の閉ループ
によりPLL・FM復調回路を形成し、差動増幅器３の他方
の出力を増幅器６を介して差動増幅器３の定電流源に帰
還し、ループフィルタ４の出力を分岐してループ利得制
御回路７に接続し、ループ利得制御回路７の出力を増幅
器６に印加し、ループフィルタ４の出力のもう一方の分
岐から出力端子８より復調されたテレビ信号を取り出す
構成である。位相検波器２の出力は差動増幅器３と増幅
器６から成る帰還増幅器により増幅器６のもつ周波数特
性で帯域整形を受け増幅される。また、ループフィルタ
４の出力、すなわち復調出力よりループ利得制御回路７
を通して得られる受信信号のC/Nに対応したコントロー
ル電圧を増幅器６に入力して、PLL・FM復調回路の復調
帯域幅を制御する。
第２図は第１図のブロック図における差動増幅器３と増
幅器６から成る帰還増幅器の一回路例を示すもので、差
動増幅器３はトランジスタQ3の定電流源をもつトランジ
スタQ1とQ2の差動増幅回路とトランジスタQ6のエミッタ
・ホロワから構成され、トランジスタQ1のベース９に位
相検波器２の出力を接続し、トランジスタQ2のベースを
接地し、トランジスタQ1のコレクタからトランジスタQ6
のエミッタ・ホロワを介して信号を出力しこの出力端子
10をループフィルタ４へ接続し、トランジスタQ2のコレ
クタを増幅器６の入力に接続する。増幅器６はトランジ
スタQ4とQ5からなる増幅回路で構成され、差動増幅器３
の出力はフィルタ11を通してトランジスタQ4のベースに
接続され、トランジスタQ4のコレクタはトランジスタQ5
のベースに接続され、トランジスタQ5のコレクタ出力す
なわち増幅器６の出力は差動増幅器３のトランジスタQ3
のベースに接続される。また、トランジスタQ4のコレク
タはコンデンサ12とダイオード13で接地し、コンデンサ
12とダイオード13の接続点にはループ利得制御回路７の
出力が端子14より短絡制御回路15を介して印加される。
この回路においてはトランジスタQ2のコレクタ電圧が増
幅器６を介してトランジスタQ3のベースに印加されるこ
とからトランジスタQ3のベース電圧はトランジスタQ2の
コレクタ電圧に比例して変動し、従ってトランジスタQ3
のコレクタ電流も同様に変動し、トランジスタQ2のコレ
クタ電圧に対してはその変動を抑圧する方向へ、トラン
ジスタQ1のコレクタ電圧すなわち差動増幅器３の出力は
変動が増加する方向へ、換言すると利得が増大する動作
を行なう。利得の増大する割合は増幅器６の利得が十分
大きいとすると、増幅器６による帰還をかけないものに
比較し約２倍の利得が得られる。この帰還動作によって
フィルタ11と後段のループフィルタ４と合わせて急峻な
帯域特性が得られる。
幅器６から成る帰還増幅器の一回路例を示すもので、差
動増幅器３はトランジスタQ3の定電流源をもつトランジ
スタQ1とQ2の差動増幅回路とトランジスタQ6のエミッタ
・ホロワから構成され、トランジスタQ1のベース９に位
相検波器２の出力を接続し、トランジスタQ2のベースを
接地し、トランジスタQ1のコレクタからトランジスタQ6
のエミッタ・ホロワを介して信号を出力しこの出力端子
10をループフィルタ４へ接続し、トランジスタQ2のコレ
クタを増幅器６の入力に接続する。増幅器６はトランジ
スタQ4とQ5からなる増幅回路で構成され、差動増幅器３
の出力はフィルタ11を通してトランジスタQ4のベースに
接続され、トランジスタQ4のコレクタはトランジスタQ5
のベースに接続され、トランジスタQ5のコレクタ出力す
なわち増幅器６の出力は差動増幅器３のトランジスタQ3
のベースに接続される。また、トランジスタQ4のコレク
タはコンデンサ12とダイオード13で接地し、コンデンサ
12とダイオード13の接続点にはループ利得制御回路７の
出力が端子14より短絡制御回路15を介して印加される。
この回路においてはトランジスタQ2のコレクタ電圧が増
幅器６を介してトランジスタQ3のベースに印加されるこ
とからトランジスタQ3のベース電圧はトランジスタQ2の
コレクタ電圧に比例して変動し、従ってトランジスタQ3
のコレクタ電流も同様に変動し、トランジスタQ2のコレ
クタ電圧に対してはその変動を抑圧する方向へ、トラン
ジスタQ1のコレクタ電圧すなわち差動増幅器３の出力は
変動が増加する方向へ、換言すると利得が増大する動作
を行なう。利得の増大する割合は増幅器６の利得が十分
大きいとすると、増幅器６による帰還をかけないものに
比較し約２倍の利得が得られる。この帰還動作によって
フィルタ11と後段のループフィルタ４と合わせて急峻な
帯域特性が得られる。
第３図は、PLLの開ループ特性を示した図で、縦軸にPLL
の開ループ利得を横軸に周波数を示し、増幅器６による
帰還をかけない特性15とかけた特性16である。増幅器６
による帰還をかけた場合閉ループ利得が増大しても帯域
のスカート特性が広がらず雑音帯域幅を狭まくでき、通
常の受信電界では広帯域な復調特性を得ると共にスレッ
ショルドレベルの向上も図られる。ここで雑音が問題に
なるスレッショルド付近の弱電界時には、増幅器６によ
る帰還を止めることでPLLの閉ループ利得は特性15の低
利得となり、復調範囲を狭帯域にしてさらにスレッショ
ルドレベルの改善を行なうことができる。本実施例にお
いて増幅器６の帰還を止めるには、ループ利得制御回路
７からの信号のC/Nに対応して発生する制御電圧が適当
な閾値を越えると短絡制御回路15により直流電圧がダイ
オード13に印加されダイオード13を導通させ信号をコン
デンサ12で接地することにより簡単に行なえ、コンデン
サ12の容量は復調信号に対して十分接地できる容量、例
えば1000PF以上あればよい。なお、ダイオード13とコン
デンサ12の配置はトランジスタQ4のベースあるいはトラ
ンジスタQ5のコレクタ等のほか、増幅器６で信号が検出
される部分に配置しても同様な効果が得られる。また、
フィルタ11の配置もトランジスタQ5のベースあるいはト
ランジスタQ5のコレクタに配置しても効果は同じであ
る。
の開ループ利得を横軸に周波数を示し、増幅器６による
帰還をかけない特性15とかけた特性16である。増幅器６
による帰還をかけた場合閉ループ利得が増大しても帯域
のスカート特性が広がらず雑音帯域幅を狭まくでき、通
常の受信電界では広帯域な復調特性を得ると共にスレッ
ショルドレベルの向上も図られる。ここで雑音が問題に
なるスレッショルド付近の弱電界時には、増幅器６によ
る帰還を止めることでPLLの閉ループ利得は特性15の低
利得となり、復調範囲を狭帯域にしてさらにスレッショ
ルドレベルの改善を行なうことができる。本実施例にお
いて増幅器６の帰還を止めるには、ループ利得制御回路
７からの信号のC/Nに対応して発生する制御電圧が適当
な閾値を越えると短絡制御回路15により直流電圧がダイ
オード13に印加されダイオード13を導通させ信号をコン
デンサ12で接地することにより簡単に行なえ、コンデン
サ12の容量は復調信号に対して十分接地できる容量、例
えば1000PF以上あればよい。なお、ダイオード13とコン
デンサ12の配置はトランジスタQ4のベースあるいはトラ
ンジスタQ5のコレクタ等のほか、増幅器６で信号が検出
される部分に配置しても同様な効果が得られる。また、
フィルタ11の配置もトランジスタQ5のベースあるいはト
ランジスタQ5のコレクタに配置しても効果は同じであ
る。
第４図は、ループ利得制御回路７の一具体例を示すもの
で端子17に入力された復調信号は分岐され、一方は同期
パルス発生回路18に入力されその出力ともう一方の復調
信号とはサンプリング回路19に入力され、増幅回路20を
通して、検波回路21によりコントロール電圧を発生し増
幅器６を制御する。
で端子17に入力された復調信号は分岐され、一方は同期
パルス発生回路18に入力されその出力ともう一方の復調
信号とはサンプリング回路19に入力され、増幅回路20を
通して、検波回路21によりコントロール電圧を発生し増
幅器６を制御する。
第５図は、第４図のループ利得回路７の動作原理図で、
雑音を含んだ復調信号ａより同期パルス発生回路18で同
期信号に一致したパルス信号ｂを発生し、パルス信号ｂ
によってサンプリング回路19で復調信号ａより同期信号
に重畳された雑音成分22を抜取り、増幅回路20で雑音成
分22を増幅し、検波回路21で増幅された雑音成分を検波
し受信信号のC/Nに対応した直流電圧を発生する。本実
施例では、水平同期信号を用いたが、垂直同期信号も同
様に用いることができることは明らかである。
雑音を含んだ復調信号ａより同期パルス発生回路18で同
期信号に一致したパルス信号ｂを発生し、パルス信号ｂ
によってサンプリング回路19で復調信号ａより同期信号
に重畳された雑音成分22を抜取り、増幅回路20で雑音成
分22を増幅し、検波回路21で増幅された雑音成分を検波
し受信信号のC/Nに対応した直流電圧を発生する。本実
施例では、水平同期信号を用いたが、垂直同期信号も同
様に用いることができることは明らかである。
第６図は、差動増幅器３と増幅器６から成る帰還増幅回
路の別の具体例で、第２図と同一符号は同一または相当
部分を示し、トランジスタQ4のコレクタをコンデンサ12
と可変容量ダイオード23で接地し、コンデンサ12と可変
容量ダイオード23との接続点にループ利得制御回路７か
ら受信信号のC/Nに対応した直流電圧を印加する。可変
容量ダイオード23の容量を変化させることで接地容量を
変え、第３図に示したPLLの開ループ利得の特性16から
特性15への変化が連続に行なわれ画質の急激な変化を防
止することができる。なお、コンデンサ12と可変容量ダ
イオード23の配置はトランジスタQ4のベースあるいはト
ランジスタQ5のコレクタ等のほか、増幅器６で信号が検
出される部分に配置しても同様な効果が得られる。
路の別の具体例で、第２図と同一符号は同一または相当
部分を示し、トランジスタQ4のコレクタをコンデンサ12
と可変容量ダイオード23で接地し、コンデンサ12と可変
容量ダイオード23との接続点にループ利得制御回路７か
ら受信信号のC/Nに対応した直流電圧を印加する。可変
容量ダイオード23の容量を変化させることで接地容量を
変え、第３図に示したPLLの開ループ利得の特性16から
特性15への変化が連続に行なわれ画質の急激な変化を防
止することができる。なお、コンデンサ12と可変容量ダ
イオード23の配置はトランジスタQ4のベースあるいはト
ランジスタQ5のコレクタ等のほか、増幅器６で信号が検
出される部分に配置しても同様な効果が得られる。
本発明によれば、復調回路内で復調信号を帰還させるこ
とで復調帯域でのPLLのループ利得を増加させスレッシ
ョルドレベルの向上を図り、雑音の問題になる弱電界時
には入力C/Nに対応して上記帰還を制御することでPLLの
ループ利得を制御しスレッショルドレベルの改善を行な
い良好な画質が得られる効果がある。
とで復調帯域でのPLLのループ利得を増加させスレッシ
ョルドレベルの向上を図り、雑音の問題になる弱電界時
には入力C/Nに対応して上記帰還を制御することでPLLの
ループ利得を制御しスレッショルドレベルの改善を行な
い良好な画質が得られる効果がある。
第１図は本発明によるFM復調回路の一実施例を示すブロ
ック図、第２図は帰還増幅器の一例を示す回路図、第３
図はPLLの開ループ利得を示す特性図、第４図はループ
利得制御回路の一例を示すブロック図、第５図はループ
利得制御回路の動作原理図、第６図は帰還増幅器の別の
例を示す回路図である。 ２……位相検波器 ３……差動増幅回路 ４……ループフィルタ ５……電圧制御発振器 ６……増幅回路 ７……ループ利得制御回路
ック図、第２図は帰還増幅器の一例を示す回路図、第３
図はPLLの開ループ利得を示す特性図、第４図はループ
利得制御回路の一例を示すブロック図、第５図はループ
利得制御回路の動作原理図、第６図は帰還増幅器の別の
例を示す回路図である。 ２……位相検波器 ３……差動増幅回路 ４……ループフィルタ ５……電圧制御発振器 ６……増幅回路 ７……ループ利得制御回路
Claims (3)
- 【請求項１】電圧制御発振器と、復調すべきFM信号と前
記電圧制御発振器からの発振信号とを入力し、両信号の
位相を比較し、その差に応じた信号を出力する位相検波
器と、該検波器の出力を取込み増幅して出力する差動増
幅器と、該差動増幅器からの差動出力の一方を取込みフ
ィルタ処理して前記電圧制御発振器の発振周波数制御電
圧として該電圧制御発振器へ供給するループフィルタ
と、を備え、前記ループフィルタ出力から復調された信
号を取り出すフエースロックドループ方式のFM復調回路
において、 前記差動増幅器からの差動出力の他方を取込みフィルタ
処理して出力するフィルタ回路と、該フィルタ回路の出
力を取込み増幅して出力する増幅回路と、該増幅回路か
らの増幅出力を、前記差動増幅器を構成する定電流源
へ、帰還して復調の帯域特性を制御する帰還回路と、 前記ループフィルタの出力を分岐して取込み、復調すべ
き前記FM信号のC/Nを検出し、該C/Nに対応した制御電圧
を出力するループ利得制御回路と、該ループ利得制御回
路からの制御電圧が或る閾値を越えるとそのことを検出
して前記帰還回路を交流的に短絡する短絡回路と、 を具備したことを特徴とするFM復調回路。 - 【請求項２】電圧制御発振器と、復調すべきFM信号と前
記電圧制御発振器からの発振信号とを入力し、両信号の
位相を比較し、その差に応じた信号を出力する位相検波
器と、該検波器の出力を取込み増幅して出力する差動増
幅器と、該差動増幅器からの差動出力の一方を取込みフ
ィルタ処理して前記電圧制御発振器の発振周波数制御電
圧として該電圧制御発振器へ供給するループフィルタ
と、を備え、前記ループフィルタ出力から復調された信
号を取り出すフエースロックドループ方式のFM復調回路
において、 前記差動増幅器からの差動出力の他方を取込みフィルタ
処理して出力するフィルタ回路と、該フィルタ回路の出
力を取込み増幅して出力する増幅回路と、該増幅回路か
らの増幅出力を、前記差動増幅器を構成する定電流源
へ、帰還して復調の帯域特性を制御する帰還回路と、 前記ループフィルタの出力を分岐して取込み、復調すべ
き前記FM信号のC/Nを検出し、該C/Nに対応した制御電圧
を出力するループ利得制御回路と、 前記帰還回路を交流的に短絡するための短絡用接地容量
であって、前記ループ利得制御回路からの制御電圧を印
加され、その印加電圧値に依存してその容量値が連続的
に可変する前記短絡用接地容量と、 を具備したことを特徴とするFM復調回路。 - 【請求項３】特許請求の範囲第１項又は第２項に記載の
FM復調回路において、前記ループ利得制御回路が、当該
FM復調回路で復調されたビデオ信号における水平同期信
号又は垂直同期信号に重畳されている雑音成分を取り出
し検波して、その雑音レベルに対応した電圧を、制御電
圧として出力する回路から成ることを特徴とするFM復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257574A JPH0752809B2 (ja) | 1984-12-07 | 1984-12-07 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257574A JPH0752809B2 (ja) | 1984-12-07 | 1984-12-07 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61136308A JPS61136308A (ja) | 1986-06-24 |
| JPH0752809B2 true JPH0752809B2 (ja) | 1995-06-05 |
Family
ID=17308159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257574A Expired - Lifetime JPH0752809B2 (ja) | 1984-12-07 | 1984-12-07 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752809B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681314B2 (ja) * | 1985-01-28 | 1994-10-12 | ソニー株式会社 | Ｐｌｌ復調回路 |
| JPH06216655A (ja) * | 1993-01-13 | 1994-08-05 | Nec Corp | 復調回路 |
| JP4543511B2 (ja) * | 2000-07-10 | 2010-09-15 | パナソニック株式会社 | 水平ｐｌｌ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524763A (en) * | 1975-06-30 | 1977-01-14 | Mitsubishi Electric Corp | Phase modulation receiving device |
| JPS6027480B2 (ja) * | 1976-11-29 | 1985-06-28 | 日本ビクター株式会社 | 多チヤンネル円盤レコ−ドから再生された角度変調波信号の復調回路における入力角度変調波信号の処理回路 |
-
1984
- 1984-12-07 JP JP59257574A patent/JPH0752809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61136308A (ja) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002046B1 (ko) | 수신장치 | |
| KR940000703B1 (ko) | 위성방송 수신기 | |
| US4356350A (en) | FM Receiver | |
| US5440586A (en) | Receiver having reduced influence of oscillator radiation and parasitic crosstalk effects on gain control | |
| JPS626389B2 (ja) | ||
| US4360929A (en) | Automatic gain control circuit | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| JP2884572B2 (ja) | 映像中間周波信号処理回路 | |
| US3946148A (en) | Television receiver operable in exact or extended range tuning modes | |
| JPS5945273B2 (ja) | テレビジヨン受像機 | |
| JPS61136308A (ja) | Ｆｍ復調回路 | |
| EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
| US4605908A (en) | Disable circuit for a phase locked loop discriminator circuit | |
| US2988592A (en) | Automatic-chrominance-control system | |
| JP2846311B2 (ja) | テレビジョン信号復調器 | |
| US4984080A (en) | Video IF signal detector | |
| JPH0846433A (ja) | ビデオ信号復調回路 | |
| JPH0255988B2 (ja) | ||
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| JP3074293B2 (ja) | 受信機 | |
| JPS6329340Y2 (ja) | ||
| JP2001145034A (ja) | 中間周波数ビデオ信号を復調する回路装置 | |
| JPH048962B2 (ja) | ||
| JP2000505962A (ja) | 電圧制御クリスタル発振器およびループフィルタ | |
| KR960013306B1 (ko) | 텔레비젼 시스템의 음성신호 처리회로 및 방법 |