JPH0754818B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特
に、半導体集積回路装置のエージングに適用して有効な
技術に関するものである。

〔従来の技術〕

LSI等の半導体集積回路装置の製造工程においては、通
常、半導体集積回路装置の組み立て後にエージング（加
速寿命試験）を行い、これにより初期不良を生ずる半導
体集積回路装置を不良品として除外する。半導体集積回
路装置の信頼性に関する試験については、例えば、日経
マグロウヒル社発行「日経エレクトロニクス」1984年７
月16日号、p221〜228に記載されている。

本発明者は、このエージングについて検討した。以下は
公知とされた技術ではないが、本発明者によって検討さ
れた技術であり、その概要は次のとおりである。

すなわち、まずウエハー上の多数のペレットのそれぞれ
に半導体集積回路装置を同時に作り込み、その配線工程
まで終了後、ウエハーの状態でプローブ検査を行うこと
により良品ペレットの選別を行う。次にウエハーをダイ
シングしてペレットに切断した後、良品ペレットを用い
て組み立てを行う。次にこの組み立てた半導体集積回路
装置の全数の電気特性を検査することにより一次選別を
行う。次にこの一次選別で残された良品の半導体集積回
路装置のエージングを行い、これにより劣化を生じた不
良の半導体集積回路装置を除外する。この後、最終選別
を行うことにより、最終的に良品の半導体集積回路装置
を得る。

〔発明が解決しようとする問題点〕

しかしながら、上述のように半導体集積回路装置の組み
立て後にエージングを行う場合には、エージングにより
劣化を生じてしまう不良の半導体集積回路装置も組み立
てなければならず、このため半導体集積回路装置の製造
原価が高くなるという問題がある。また、半導体集積回
路装置を組み立てた状態でエージングを行うので、エー
ジング装置が大型化したり、エージングの処理能力に限
界があるという問題がある。

本発明の目的は、半導体集積回路装置の製造原価の低減
が可能な技術を提供することにある。

本発明の他の目的は、エージング装置を小型化すること
が可能な技術を提供することにある。

本発明の他の目的は、エージングの処理能力を大幅に向
上させることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本発明者は、エージングにより劣化が生ずる原因の大部
分が半導体集積回路装置の組み立て工程よりも前の製造
工程にあることに着眼し、本発明を案出するに到った。

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、ウエハー状態において少なくとも良品ペレッ
トの電源パッド間を相互に接続し、前記電源パッドに電
源を供給しながら前記ウエハー状態においてエージング
を行うようにしている。

〔作 用〕

上記した手段によれば、ウエハー状態でエージングを行
うことができるので、このエージングにより劣化が生じ
なかった半導体集積回路装置だけを組み立てればよくな
り、このため半導体集積回路装置の製造原価を大幅に低
減することができる。また、エージング装置を小型化す
ることができると共に、エージングの処理能力を大幅に
向上させることができる。

〔実施例〕

以下、本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

なお、全図において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省力する。

第１図に示すように、例えばシリコンウエハーのような
半導体ウエハー１の各ペレット1aに半導体集積回路装置
を同時に作り込み、その配線（図示せず）及び一対の電
源パッド2a、2bその他のボンディングパッド（図示せ
ず）を各ペレット1aに形成した後、全面にパッシベーシ
ョン膜３を形成する。なお、例えば前記電源パッド2aに
は電源電圧Vccが印加され、前記電源パッド2bは接地電
位となる。次にこのパッシベーション膜３の所定部分を
エッチング除去して、前記電源パッド2a、2bその他のボ
ンディングパッドを露出させる。

次にこの状態で半導体ウエハー１の各ペレット1a毎にプ
ローブ検査を行って良品ペレットを選別する。なお本実
施例においては、第１図の×印を付けたペレット1aが不
良ペレットであるとする。次に前記パッシベーション膜
３の全面に例えばAl膜を形成した後、このAl膜の上にレ
ジストを塗布する。次に、良品ペレット1aの半導体ウエ
ハー１上でのアドレスデータを例えば電子線直接描画装
置に入力し、このデータに基づいて電子線により前記レ
ジストを所定形状にパターニングする。次にこのパター
ニングされたレジストをマスクとして前記Al膜をエッチ
ングすることにより、良品ペレット1aの電源パッド2a、
2b間を相互に接続する配線パターン４を形成する。な
お、通常各ペレット1aの周囲には多数の電源パッド2a、
2bが設けられているので、これらの電源パッド2a、2bの
うち最適な位置にあるものを用いる。また符号4a、4b
は、配線パターン４を通じて外部から前記電源パッド2
a、2bに電源を供給するための電極であり、例えば電極4
aには電源電圧Vccが印加され、電極4bは接地電位とな
る。

次にこの状態で半導体ウエハー１を第２図に示すように
エージング基板５に立て、これをエージング装置に入れ
て所定のエージングを行う。このエージングの際には、
前記電極4a、4bを所定の電源に接続し、前記配線パター
ン４を通じて全ての良品ペレット1aの前記電源パッド2
a、2bに電源を供給しながら、半導体集積回路装置の通
常の使用温度よりも高い所定温度に保持する。このエー
ジング終了後、再度プローブ検査を行うことにより、前
記エージングにより特性の劣化が生じなかった良品ペレ
ット1aを選別する。この場合、半導体ウエハー１の状態
でエージングを行うことができるので、エージング装置
を小型にすることができると共に、エージングの処理能
力を大幅に向上させることができる。

次に前記半導体ウエハー１をスクライブ線1bに沿ってダ
イシングして各ペレット1aに切断した後、良品ペレット
1aを用いて組み立てを行う。これによって、エージング
により劣化した不良品ペレット1aを組み立てる必要がな
くなるので、半導体集積回路装置の製造原価を大幅に低
減することが可能である。なお前記ダイシングの際に前
記配線パターン４も切断されるので、この配線パターン
４により後に支障が生ずることがない。

次に良品ペレット1aを用いて組み立てを行った後に半導
体集積回路装置の選別を行い、最終的に良品の半導体集
積回路装置を得る。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変更し得ることは勿論である。

例えば、上述の実施例においては、最初のプローブ検査
により選別された良品ペレット1aの電源パッド2a、2b間
のみを配線パターン４により相互に接続しているが、必
要に応じて不良品ペレットを含む全てのペレット1aの電
源パッド2a、2b間を配線パターン４により相互に接続し
てもよい。また、本発明は、各種の半導体集積回路装置
の製造に適用することが可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、半導体集積回路装置の製造原価を大幅に低減
することができる。また、エージング装置を小型化する
ことができると共に、エージングの処理能力を大幅に向
上させることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例による半導体集積回路装置
の製造方法を説明するための平面図、 第２図は、半導体ウエハーの状態でエージングを行う方
法を説明するための断面図である。 図中、１……半導体ウエハー、1a……ペレット、2a、2b
……電源パッド、３……パッシベーション膜、４……配
線パターン、５……エージング基板である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体集積回路装置のエージングを行なう
   ようにした半導体集積回路装置の製造方法であって、ウ
   ェハー状態において少なくとも良品ペレットの前記ウェ
   ハー上でのアドレスデータに応じて前記良品ペレットの
   前記電源パッド間を相互に接続するとともに、前記ウェ
   ハーの全てのペレットの前記電源パッド間を相互に接続
   し、前記電源パッドに電源を供給しながら前記ウェハー
   状態において前記エージングを行なうようにしたことを
   特徴とする半導体集積回路装置の製造方法。