JPH0754838B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0754838B2 JPH0754838B2 JP62002314A JP231487A JPH0754838B2 JP H0754838 B2 JPH0754838 B2 JP H0754838B2 JP 62002314 A JP62002314 A JP 62002314A JP 231487 A JP231487 A JP 231487A JP H0754838 B2 JPH0754838 B2 JP H0754838B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- face
- type semiconductor
- ceramic substrate
- down type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 セラミック基板上に、フェースダウン型半導体素子が実
装されたモノリシック集積回路、或いは混成集積回路
を、キャップで封止した半導体装置において、セラミッ
ク基板の表面に蝋付け実装されるフェースダウン型半導
体素子は、裏面にアース電極を有し、天井板部の内面が
フェースダウン型半導体素子の裏面に直接，或いは台座
を介して密着して低融点蝋材で接着され、且つ周縁部が
セラミック基板の周縁部近傍に形成したほぼ環状のアー
スパターンに低融点蝋材で固着される熱伝導性・導電性
に優れたキャップで、フェースダウン型半導体素子を封
止する構造とすることにより、フェースダウン型半導体
素子の接地特性、及び放熱性の向上をはかる。
装されたモノリシック集積回路、或いは混成集積回路
を、キャップで封止した半導体装置において、セラミッ
ク基板の表面に蝋付け実装されるフェースダウン型半導
体素子は、裏面にアース電極を有し、天井板部の内面が
フェースダウン型半導体素子の裏面に直接，或いは台座
を介して密着して低融点蝋材で接着され、且つ周縁部が
セラミック基板の周縁部近傍に形成したほぼ環状のアー
スパターンに低融点蝋材で固着される熱伝導性・導電性
に優れたキャップで、フェースダウン型半導体素子を封
止する構造とすることにより、フェースダウン型半導体
素子の接地特性、及び放熱性の向上をはかる。
〔産業上の利用分野〕 本発明は、フェースダウン型半導体素子が実装されたモ
ノリシック集積回路、或いは混成集積回路を、金属キャ
ップで封止した半導体装置の改良に関する。
ノリシック集積回路、或いは混成集積回路を、金属キャ
ップで封止した半導体装置の改良に関する。
近年は、半導体ウエハの回路形成面の所望の個所に、電
極ダンプを突出して設け、この電極ダンプをセラミック
基板の表面に形成したパターンに蝋付け固着する構造の
半導体素子、所謂フェースダウン型半導体素子を有する
モノリシック集積回路、或いは混成集積回路よりなる半
導体装置が、電子装置に広く使用されている。
極ダンプを突出して設け、この電極ダンプをセラミック
基板の表面に形成したパターンに蝋付け固着する構造の
半導体素子、所謂フェースダウン型半導体素子を有する
モノリシック集積回路、或いは混成集積回路よりなる半
導体装置が、電子装置に広く使用されている。
第３図は従来の半導体装置の側断面図であって、モノリ
シック集積回路を構成するフェースダウン型半導体素子
１の回路形成面1aの端部に、所望数の電極ダンプ２を設
け、フェースダウン型半導体素子１を逆さにして、電極
ダンプ２をセラミック基板３の表面に形成したパターン
４に、半田７で半田付けして実装してある。
シック集積回路を構成するフェースダウン型半導体素子
１の回路形成面1aの端部に、所望数の電極ダンプ２を設
け、フェースダウン型半導体素子１を逆さにして、電極
ダンプ２をセラミック基板３の表面に形成したパターン
４に、半田７で半田付けして実装してある。
そして、それぞれのパターン４の端末は、セラミック基
板３を貫通するリード端子５の頭部に、それぞれ半田付
け接続してある。
板３を貫通するリード端子５の頭部に、それぞれ半田付
け接続してある。
そして、深さが、フェースダウン型半導体素子１の実装
高さよりも充分に深い皿形の金属キャップ６を、セラミ
ック基板３に冠着させ、縁部をセラミック基板３の周縁
の上面に、半田８で固着することにより、フェースダウ
ン型半導体素子１を気密に封止し、保護している。
高さよりも充分に深い皿形の金属キャップ６を、セラミ
ック基板３に冠着させ、縁部をセラミック基板３の周縁
の上面に、半田８で固着することにより、フェースダウ
ン型半導体素子１を気密に封止し、保護している。
しかしながら上記従来例の半導体装置は、フェースダウ
ン型半導体素子１の接地部分が電極ダンプ２だけである
ので、接地特性が低いという問題点がある。
ン型半導体素子１の接地部分が電極ダンプ２だけである
ので、接地特性が低いという問題点がある。
また、フェースダウン型半導体素子１の熱が、電極ダン
プ２を介してセラミック基板３に伝達され、セラミック
基板３の裏面より放熱される構造であって、熱伝達抵抗
が大きくて、冷却性が劣るという問題点がある。
プ２を介してセラミック基板３に伝達され、セラミック
基板３の裏面より放熱される構造であって、熱伝達抵抗
が大きくて、冷却性が劣るという問題点がある。
本発明はこのような点にかんがみて創作されたもので、
放熱性が良好で、且つ接地特性が高い、半導体装置を提
供することを目的としている。
放熱性が良好で、且つ接地特性が高い、半導体装置を提
供することを目的としている。
上記従来の問題点を解決するため本発明は、第１図に例
示したように、セラミック基板３の表面に蝋付け実装さ
れる、裏面1bにアース電極を有するフェースダウン型半
導体素子１と、天井板部の内面がフェースダウン型半導
体素子１の裏面1bに直接，或いは台座20を介して密着し
て低融点蝋材11で接着され、且つ周縁部がセラミック基
板３の周縁部近傍に形成したほぼ環状のアースパターン
に、低融点蝋材11で固着される熱伝導性・導電性に優れ
たキャップ16とを備えた構造とする。
示したように、セラミック基板３の表面に蝋付け実装さ
れる、裏面1bにアース電極を有するフェースダウン型半
導体素子１と、天井板部の内面がフェースダウン型半導
体素子１の裏面1bに直接，或いは台座20を介して密着し
て低融点蝋材11で接着され、且つ周縁部がセラミック基
板３の周縁部近傍に形成したほぼ環状のアースパターン
に、低融点蝋材11で固着される熱伝導性・導電性に優れ
たキャップ16とを備えた構造とする。
さらに冷却能力を高めるために、キャップ16の天井板部
の外面に、放熱フィン15を低融点蝋材12で固着したもの
である。
の外面に、放熱フィン15を低融点蝋材12で固着したもの
である。
また、第２図に例示したように、フェースダウン型半導
体素子１を含んだ混成集積回路の場合には、高融点蝋材
21でフェースダウン型半導体素子１の裏面1bに密着させ
た、熱伝導性・導電性に優れた台座20を介して、キャッ
プ16の天井板部の内面とフェースダウン型半導体素子１
の裏面1bとを、密着させるようにしたものである。
体素子１を含んだ混成集積回路の場合には、高融点蝋材
21でフェースダウン型半導体素子１の裏面1bに密着させ
た、熱伝導性・導電性に優れた台座20を介して、キャッ
プ16の天井板部の内面とフェースダウン型半導体素子１
の裏面1bとを、密着させるようにしたものである。
上記本発明の手段によれば、フェースダウン型半導体素
子１の裏面1bにアース電極を設けることにより、直接或
いは金属台座20を介して、熱伝導性・導電性に優れたキ
ャップ16に接地することができ、接地抵抗が極めて小さ
くなる。
子１の裏面1bにアース電極を設けることにより、直接或
いは金属台座20を介して、熱伝導性・導電性に優れたキ
ャップ16に接地することができ、接地抵抗が極めて小さ
くなる。
また、フェースダウン型半導体素子１の熱が、熱伝達面
積の大きいフェースダウン型半導体素子１の裏面1bから
直接に、又は金属台座20を介してキャップ16に伝達さ
れ、放熱面積を大きいキャップ16の表面から放熱される
ので、放熱性が向上する。
積の大きいフェースダウン型半導体素子１の裏面1bから
直接に、又は金属台座20を介してキャップ16に伝達さ
れ、放熱面積を大きいキャップ16の表面から放熱される
ので、放熱性が向上する。
さらにまた、キャップ16の天井板部の外面に、放熱フィ
ン15を固着することにより、冷却能力がさらに高くな
る。
ン15を固着することにより、冷却能力がさらに高くな
る。
なお、フェースダウン型半導体素子１の裏面1bとキャッ
プ16、及びキャップ16とセラミック基板３とは、電極ダ
ンプ２とパターン４とを接着する蝋材10よりも、融点が
低い低融点蝋材11で蝋付けする構造であるので、キャッ
プ16の蝋付け作業が容易で、半導体装置の製造コストが
低い。
プ16、及びキャップ16とセラミック基板３とは、電極ダ
ンプ２とパターン４とを接着する蝋材10よりも、融点が
低い低融点蝋材11で蝋付けする構造であるので、キャッ
プ16の蝋付け作業が容易で、半導体装置の製造コストが
低い。
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の一実施例の側断面図、第２図は本発明
の他の実施例の側断面図である。
の他の実施例の側断面図である。
第１図において、モノリシック集積回路を構成するフェ
ースダウン型半導体素子１の回路形成面1aの端部に、所
望に電極ダンプ２を設け、さらに、裏面1bにアース電極
を設けてある。
ースダウン型半導体素子１の回路形成面1aの端部に、所
望に電極ダンプ２を設け、さらに、裏面1bにアース電極
を設けてある。
このようなフェースダウン型半導体素子１を逆さにし
て、電極ダンプ２をセラミック基板３の表面に形成した
パターン４のパット部分に、Sn−Pb系の蝋材10（融点18
3℃）で蝋付けし実装してある。
て、電極ダンプ２をセラミック基板３の表面に形成した
パターン４のパット部分に、Sn−Pb系の蝋材10（融点18
3℃）で蝋付けし実装してある。
そして、それぞれのパターン４の端末は、セラミック基
板３を貫通するリード端子５の頭部に、それぞれ蝋付け
して接続してある。
板３を貫通するリード端子５の頭部に、それぞれ蝋付け
して接続してある。
キャップ16は熱伝導性・導電性に優れ、熱膨張係数がセ
ラミック基板３の熱膨張係数に近い材料、例えばFe−Ni
合金（42−アロイ）よりなり、皿形に形成してある。
ラミック基板３の熱膨張係数に近い材料、例えばFe−Ni
合金（42−アロイ）よりなり、皿形に形成してある。
このキャップ16の深さはフェースダウン型半導体素子１
の実装高さよりもわずかに大きいものとする。
の実装高さよりもわずかに大きいものとする。
上述のような、キャップ16を、セラミック基板３に冠着
させ、フェースダウン型半導体素子１の裏面1bとキャッ
プ16の天井板部の内面、及びキャップ16の縁とセラミッ
ク基板３の周縁部近傍に形成したほぼ環状のアースパタ
ーンとを、例えばビスマス半田よりなる低融点蝋材11
（融点150℃）で蝋付けし、フェースダウン型半導体素
子１を気密に封止してある。
させ、フェースダウン型半導体素子１の裏面1bとキャッ
プ16の天井板部の内面、及びキャップ16の縁とセラミッ
ク基板３の周縁部近傍に形成したほぼ環状のアースパタ
ーンとを、例えばビスマス半田よりなる低融点蝋材11
（融点150℃）で蝋付けし、フェースダウン型半導体素
子１を気密に封止してある。
なお、上述の蝋付けは、低融点蝋材11のシートをフェー
スダウン型半導体素子１の裏面1bと、セラミック基板３
の周縁の上面とに載せた後に、キャップ16をセラミック
基板３に冠着し、キャップ16の天井板部の外側に、ヒー
ターを押し当て、160℃〜170℃にキャップ16を加熱する
ことにより、容易に蝋付けできるものである。
スダウン型半導体素子１の裏面1bと、セラミック基板３
の周縁の上面とに載せた後に、キャップ16をセラミック
基板３に冠着し、キャップ16の天井板部の外側に、ヒー
ターを押し当て、160℃〜170℃にキャップ16を加熱する
ことにより、容易に蝋付けできるものである。
上述のように構成されているので、フェースダウン型半
導体素子１は、フェースダウン型半導体素子の表面に形
成されたアース電極−電極ダンプ−セラミック基板３の
表面に形成されたアースパットという従来よりある接地
回路に加えて、フェースダウン型半導体素子の裏面に形
成されたアース電極−低融点蝋材11−キャップ16−セラ
ミック基板の周縁部近傍に形成したほぼ環状のアースパ
ターン−接地用端子（図示せず）という接地回路が構成
される。よって、接地特性が向上する。
導体素子１は、フェースダウン型半導体素子の表面に形
成されたアース電極−電極ダンプ−セラミック基板３の
表面に形成されたアースパットという従来よりある接地
回路に加えて、フェースダウン型半導体素子の裏面に形
成されたアース電極−低融点蝋材11−キャップ16−セラ
ミック基板の周縁部近傍に形成したほぼ環状のアースパ
ターン−接地用端子（図示せず）という接地回路が構成
される。よって、接地特性が向上する。
また、フェースダウン型半導体素子１は、面積の大きい
裏面1bとキャップ16とが密着しているので、放熱性が良
好である。
裏面1bとキャップ16とが密着しているので、放熱性が良
好である。
なお、第１図においては、さらに放熱性を向上させるた
めに、キャップ16の天井板部の外側に例えばアルミニュ
ウムがダイキャストされてなる、多数の突出した板片が
並列した放熱フィン15を、低融点蝋材12（例えばIn半田
−融点100℃）で蝋付けして接着してある。
めに、キャップ16の天井板部の外側に例えばアルミニュ
ウムがダイキャストされてなる、多数の突出した板片が
並列した放熱フィン15を、低融点蝋材12（例えばIn半田
−融点100℃）で蝋付けして接着してある。
また、キャップ16の材料を、セラミック基板３の熱膨張
係数に近い熱膨張係数の材料に選定してあるので、環境
温度変化により、セラミック基板3,キャップ16が膨張或
いは収縮しても、蝋付け部分に、応力が附加されること
がなく、蝋材に亀裂が発生する恐れがなくて、気密封止
の信頼度が高いものである。
係数に近い熱膨張係数の材料に選定してあるので、環境
温度変化により、セラミック基板3,キャップ16が膨張或
いは収縮しても、蝋付け部分に、応力が附加されること
がなく、蝋材に亀裂が発生する恐れがなくて、気密封止
の信頼度が高いものである。
第２図に示す実施例は、混成集積回路に本発明を適用し
たものであって、セラミック基板３には、フェースダウ
ン型半導体素子１の他に受動素子であるチップ部品30が
搭載されている。
たものであって、セラミック基板３には、フェースダウ
ン型半導体素子１の他に受動素子であるチップ部品30が
搭載されている。
このチップ部品30の実装高さは、フェースダウン型半導
体素子１の実装高さよりも大きいので、第１図のように
フェースダウン型半導体素子１の裏面1bを直接、キャッ
プ16に低融点蝋材11で蝋付けすることができない。
体素子１の実装高さよりも大きいので、第１図のように
フェースダウン型半導体素子１の裏面1bを直接、キャッ
プ16に低融点蝋材11で蝋付けすることができない。
したがって、フェースダウン型半導体素子１をセラミッ
ク基板３に実装する前に、予めフェースダウン型半導体
素子１の裏面1bに、裏面1bと平面形状が等しく、厚さが
チップ部品30の実装高さと、キャップ16の深さより定ま
る所定の厚さの角板状の、熱伝導性・導電性に優れた材
料、例えばFe−Ni合金（42−アロイ）よりなり台座20
を、高融点蝋材21（例えばAu−Sn系半田、融点280℃）
で蝋付け固着しておき、キャップ16をセラミック基板３
に冠着し、台座20の上面とキャップ16の天井板部の内面
とを、低融点蝋材11で蝋付け固着したものである。
ク基板３に実装する前に、予めフェースダウン型半導体
素子１の裏面1bに、裏面1bと平面形状が等しく、厚さが
チップ部品30の実装高さと、キャップ16の深さより定ま
る所定の厚さの角板状の、熱伝導性・導電性に優れた材
料、例えばFe−Ni合金（42−アロイ）よりなり台座20
を、高融点蝋材21（例えばAu−Sn系半田、融点280℃）
で蝋付け固着しておき、キャップ16をセラミック基板３
に冠着し、台座20の上面とキャップ16の天井板部の内面
とを、低融点蝋材11で蝋付け固着したものである。
なお本発明は図示例に限定されるものでなく、例えばセ
ラミック基板３を上部が開口した箱形に形成し、その上
面に板状のキャップ（例えばFe−Ni合金，セラミックよ
りなるキャップ）を低融点蝋材11で固着した構造のもの
も、含まれるものである。
ラミック基板３を上部が開口した箱形に形成し、その上
面に板状のキャップ（例えばFe−Ni合金，セラミックよ
りなるキャップ）を低融点蝋材11で固着した構造のもの
も、含まれるものである。
以上説明したように本発明は、天井板部の内面を、フェ
ースダウン型半導体素子の裏面に直接，或いは台座を介
して密着させ、低融点蝋材で接着し、且つ周縁部をセラ
ミック基板の周縁の上面に低融点蝋材で固着し防止した
半導体装置であって、フェースダウン型半導体素子の接
地特性、及び放熱性が高い等、実用上で優れた効果があ
る。
ースダウン型半導体素子の裏面に直接，或いは台座を介
して密着させ、低融点蝋材で接着し、且つ周縁部をセラ
ミック基板の周縁の上面に低融点蝋材で固着し防止した
半導体装置であって、フェースダウン型半導体素子の接
地特性、及び放熱性が高い等、実用上で優れた効果があ
る。
第１図は本発明の一実施例の側断面図、 第２図は本発明の他の実施例の側断面図、 第３図は従来例の側断面図である。 図において、 １はフェースダウン型半導体素子、 1aは回路形成面、 1bは裏面、 ２は電極ダンプ、 ３はセラミック基板、 ５はリード端子、 ６は金属キャップ、 7,8,は半田、 10は蝋材、 11,12は低融点蝋材、 15は放熱フィン、 16はキャップ、 20は台座、 21は高融点蝋材、 30はチップ部品をそれぞれ示す。
Claims (2)
- 【請求項１】セラミック基板（３）の表面に実装され
る、裏面（1b）にアース電極を有するフェースダウン型
半導体素子（１）と、 天井板部の内面が、該フェースダウン型半導体素子
（１）の裏面に直接，或いは台座（20）を介して密着し
て低融点蝋材（11）で接着され、且つ周縁部が該セラミ
ック基板（３）の周縁部近傍の上面に形成したほぼ環状
のアースパターンに、低融点蝋材（11）で固着される熱
伝導性・導電性に優れたキャップ（16）とを、備えたこ
とを特徴とする半導体装置。 - 【請求項２】前記キャップ（16）の天井板部の外面に、
低融点蝋材（12）で固着された放熱フィン（15）を有す
ることを特徴とする、特許請求の範囲第１項に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002314A JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002314A JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169749A JPS63169749A (ja) | 1988-07-13 |
| JPH0754838B2 true JPH0754838B2 (ja) | 1995-06-07 |
Family
ID=11525875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002314A Expired - Lifetime JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754838B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275580A (ja) * | 1992-03-25 | 1993-10-22 | Nec Corp | 半導体装置 |
| KR100209782B1 (ko) * | 1994-08-30 | 1999-07-15 | 가나이 쓰도무 | 반도체 장치 |
| JP4832334B2 (ja) * | 2001-07-30 | 2011-12-07 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP2016039213A (ja) * | 2014-08-06 | 2016-03-22 | ローム株式会社 | 基板内蔵パッケージ、半導体装置およびモジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965458A (ja) * | 1982-10-05 | 1984-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60253248A (ja) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | 熱伝導冷却モジユ−ル装置 |
-
1987
- 1987-01-08 JP JP62002314A patent/JPH0754838B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169749A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698663A (en) | Heatsink package for flip-chip IC | |
| US4803546A (en) | Heatsink package for flip-chip IC | |
| US4715430A (en) | Environmentally secure and thermally efficient heat sink assembly | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| US3495023A (en) | Flat pack having a beryllia base and an alumina ring | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06177320A (ja) | 半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH0661383A (ja) | 半導体装置 | |
| JPH0754838B2 (ja) | 半導体装置 | |
| JPS62249429A (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH05315480A (ja) | 放熱器 | |
| JP3222348B2 (ja) | セラミックパッケージの製造方法 | |
| JP2646992B2 (ja) | チップキャリア | |
| JP2798464B2 (ja) | 電力増幅モジュール構造 | |
| JPH01310566A (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP2973712B2 (ja) | 平行平板型コンデンサの電極取り付け構造 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH1032275A (ja) | 半導体装置およびその製造方法 | |
| JPS6156424A (ja) | チツプキヤリアの実装方法 |