JPH01310566A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01310566A JPH01310566A JP63141387A JP14138788A JPH01310566A JP H01310566 A JPH01310566 A JP H01310566A JP 63141387 A JP63141387 A JP 63141387A JP 14138788 A JP14138788 A JP 14138788A JP H01310566 A JPH01310566 A JP H01310566A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat dissipation
- cap
- spring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/774—Pistons, e.g. spring-loaded members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にフリップチップ型半
導体装置のチップの実装構造に関するものである。
導体装置のチップの実装構造に関するものである。
第２図は従来のフリップチップ型半導体装置の断面図で
あり、図において、１は〜３００μｍの膜厚を有する半
導体チップ２の主面上にフリップチップ用ハンプ電極３
を備えたフリップチップ型半導体チップである。フリッ
プチップ型半導体チップ１は、例えば金属ベース４及び
配線メタライズ５が形成されたセラミック基板６等を有
するパッケージ７に倒置形に圧着または半田付けされて
いる。さらに気密封止用のキャップ８がパッケージ７の
セラミック基板６に半田材９を用いて取り付けられてい
る。
あり、図において、１は〜３００μｍの膜厚を有する半
導体チップ２の主面上にフリップチップ用ハンプ電極３
を備えたフリップチップ型半導体チップである。フリッ
プチップ型半導体チップ１は、例えば金属ベース４及び
配線メタライズ５が形成されたセラミック基板６等を有
するパッケージ７に倒置形に圧着または半田付けされて
いる。さらに気密封止用のキャップ８がパッケージ７の
セラミック基板６に半田材９を用いて取り付けられてい
る。
また、フリップチップ型半導体チップ１の動作時にはチ
ップ１内で発生した熱はフリップチップ用バンプ電極３
．パッケージ７のセラミック基板６を介して金属ベース
４に放熱される。
ップ１内で発生した熱はフリップチップ用バンプ電極３
．パッケージ７のセラミック基板６を介して金属ベース
４に放熱される。
従来の半導体装置は以上のように構造されており、放熱
経路はパッケージ７側にしか存在せず、しかもチップ１
内で発生した熱はパッケージ７側から熱伝導率の悪いセ
ラミック基板６を介して放熱されるため、装置の熱抵抗
が高くなり、動作時には約２０°ｃ／ｗ程度にまで装置
の温度が上昇し、装置の信転性の低下が懸念されるとい
う問題点があった。
経路はパッケージ７側にしか存在せず、しかもチップ１
内で発生した熱はパッケージ７側から熱伝導率の悪いセ
ラミック基板６を介して放熱されるため、装置の熱抵抗
が高くなり、動作時には約２０°ｃ／ｗ程度にまで装置
の温度が上昇し、装置の信転性の低下が懸念されるとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、装置の熱抵抗を改善した信親性の高いフリッ
プチップ型の半導体装置を得ることを目的とする。
たもので、装置の熱抵抗を改善した信親性の高いフリッ
プチップ型の半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体チップの他の主面
に放熱電極（Ｐｌａｔｅｄ Ｈｅａｔ ５ｉｎｋ；以下
、ＰＨＳと称す）を形成するとともに該ＰＨ３とキャッ
プとの間にスプリングを介在させるようにしたものであ
る。
に放熱電極（Ｐｌａｔｅｄ Ｈｅａｔ ５ｉｎｋ；以下
、ＰＨＳと称す）を形成するとともに該ＰＨ３とキャッ
プとの間にスプリングを介在させるようにしたものであ
る。
この発明においては、半導体チップの他の主面にＰＨ５
を形成するとともにＰＨ８とキャップとの間にスプリン
グを介在させるようにしたので、チップで発生した熱は
従来通りの放熱経路で放熱されるとともに、もう１つの
経路としてチップ裏面のＰＨＳ及びスプリングを介して
キャップ側にも放熱されるので放熱効果が良くなり、装
置の熱抵抗が低減でき、信頼性の高い半導体装置が得ら
れる。
を形成するとともにＰＨ８とキャップとの間にスプリン
グを介在させるようにしたので、チップで発生した熱は
従来通りの放熱経路で放熱されるとともに、もう１つの
経路としてチップ裏面のＰＨＳ及びスプリングを介して
キャップ側にも放熱されるので放熱効果が良くなり、装
置の熱抵抗が低減でき、信頼性の高い半導体装置が得ら
れる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例によるフリップチップ型の半
導体装置を示す断面図であり、図において、１は半導体
チップ、２はフリップチップ型半導体チップ、３はフリ
ップチップ用バンブ電極、４は金属ベース、５は配線メ
タライズ、６はセラミック基板、７はパッケージ、８は
キャップ、９は半田材、１０はＰＨ３、１１は放熱用ス
プリング、１２はＰＨ３を備えた半導体チップである。
導体装置を示す断面図であり、図において、１は半導体
チップ、２はフリップチップ型半導体チップ、３はフリ
ップチップ用バンブ電極、４は金属ベース、５は配線メ
タライズ、６はセラミック基板、７はパッケージ、８は
キャップ、９は半田材、１０はＰＨ３、１１は放熱用ス
プリング、１２はＰＨ３を備えた半導体チップである。
従来装置（第２図参照）と異なる部分は、チップ１２の
半導体チップ２の他の主面にＰＨ５ＩＯが形成されてい
ること、及びこのＰ）ＩｓＩＯとキャップ８との間に放
熱用スプリング１１を介在させたことである。半導体チ
ップ２の半導体基板厚は放熱効果を高めるため１〜１０
０μｍ程度に薄化され、また、ＰＨ５ＩＯは半導体チッ
プ２の機械的強度不足と放熱効果の向上のため１０〜３
００μｍ厚に形成される。
半導体チップ２の他の主面にＰＨ５ＩＯが形成されてい
ること、及びこのＰ）ＩｓＩＯとキャップ８との間に放
熱用スプリング１１を介在させたことである。半導体チ
ップ２の半導体基板厚は放熱効果を高めるため１〜１０
０μｍ程度に薄化され、また、ＰＨ５ＩＯは半導体チッ
プ２の機械的強度不足と放熱効果の向上のため１０〜３
００μｍ厚に形成される。
本発明の装置では、従来装置と同様にチップ１２をパッ
ケージ７に圧着又は半田付けしているため、チップ１２
で発生した熱はフリップチップ用バンプ電極３．パッケ
ージ７のセラミック基板６を介して金属ベース４に放熱
される。以上の放熱経路とともに本発明ではチップ１の
半導体チ・７ブ２を通ってＰＨ３ＩＯ，スプリング１１
を経由してキャップ８に至る放熱経路を有しているので
、チップ裏面のＰＨ５及びスプリングを介してキャップ
側にも放熱されるようになる。以上の２つの放熱経路に
おいては放熱効果はほぼ同程度であり、そのため、動作
時の装置の温度は約１０℃へにまで低下する。従って、
このような上記実施例においては動作時の温度が低下す
るので、装置の性能が極めて向上する。
ケージ７に圧着又は半田付けしているため、チップ１２
で発生した熱はフリップチップ用バンプ電極３．パッケ
ージ７のセラミック基板６を介して金属ベース４に放熱
される。以上の放熱経路とともに本発明ではチップ１の
半導体チ・７ブ２を通ってＰＨ３ＩＯ，スプリング１１
を経由してキャップ８に至る放熱経路を有しているので
、チップ裏面のＰＨ５及びスプリングを介してキャップ
側にも放熱されるようになる。以上の２つの放熱経路に
おいては放熱効果はほぼ同程度であり、そのため、動作
時の装置の温度は約１０℃へにまで低下する。従って、
このような上記実施例においては動作時の温度が低下す
るので、装置の性能が極めて向上する。
また、放熱用スプリング１１の材料としては、例えば形
状記憶合金等を用いると、キャップ８をパッケージ７の
セラミック基板３に半田付けする時には収縮し、半田付
けが完了した時には伸びるようなものが得られ、製造上
有効である。
状記憶合金等を用いると、キャップ８をパッケージ７の
セラミック基板３に半田付けする時には収縮し、半田付
けが完了した時には伸びるようなものが得られ、製造上
有効である。
またキヤ・ノブ８の形状も放熱効果を向上させるための
フィンを有するものとすれば、熱抵抗のさらなる低減が
期待できる。
フィンを有するものとすれば、熱抵抗のさらなる低減が
期待できる。
以上のように本発明によれば、半導体チップの他の主面
にＰＨ３を形成するとともにＰＨ８とキャップとの間に
スプリングを介在させるようにしたので、チップで発生
した熱は従来通りの放熱経路で放熱されるとともにチッ
プ裏面のＰＩ（Ｓ及びスプリングを介してキャップ側に
も放熱されるようになり、放熱効果が向上し、それに基
づいて装置の熱抵抗、及び動作時の温度を低減でき、高
信頼性の半導体装置を提供できる効果がある。
にＰＨ３を形成するとともにＰＨ８とキャップとの間に
スプリングを介在させるようにしたので、チップで発生
した熱は従来通りの放熱経路で放熱されるとともにチッ
プ裏面のＰＩ（Ｓ及びスプリングを介してキャップ側に
も放熱されるようになり、放熱効果が向上し、それに基
づいて装置の熱抵抗、及び動作時の温度を低減でき、高
信頼性の半導体装置を提供できる効果がある。
第１図はこの発明の一実施例によるフリップチップ型の
半導体装置を示す断面図、第２図は従来のフリップチッ
プ型の半導体装置を示す断面図である。 図において、１は半導体チップ、２はフリップチップ型
半導体チップ、３はフリップチップ用バンブ電極、４は
パッケージの金属ベース、５は配線メタライズ、６はセ
ラミック基十反、７はパッケージ、８はキャップ、９は
半田材、１０はＰ）Ｉｓ。 １１は放熱用スプリング、１２はＰＨ３を備えた半導体
チップである。 なお図中同一符号は同−又は相当部分を示す。
半導体装置を示す断面図、第２図は従来のフリップチッ
プ型の半導体装置を示す断面図である。 図において、１は半導体チップ、２はフリップチップ型
半導体チップ、３はフリップチップ用バンブ電極、４は
パッケージの金属ベース、５は配線メタライズ、６はセ
ラミック基十反、７はパッケージ、８はキャップ、９は
半田材、１０はＰ）Ｉｓ。 １１は放熱用スプリング、１２はＰＨ３を備えた半導体
チップである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）フリップチップ型の半導体装置において、半導体
チップ裏面に設けられた放熱電極と、該放熱電極とパッ
ケージのキャップとの間に設けられたスプリングとを備
えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141387A JPH01310566A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141387A JPH01310566A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310566A true JPH01310566A (ja) | 1989-12-14 |
Family
ID=15290813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141387A Pending JPH01310566A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4111247A1 (de) * | 1991-04-08 | 1992-10-22 | Export Contor Aussenhandel | Schaltungsanordnung |
| JPH0555558U (ja) * | 1991-12-06 | 1993-07-23 | 日本電信電話株式会社 | Ｌｓｉケース用柔軟放熱器 |
| EP0997937A3 (en) * | 1998-10-28 | 2000-11-15 | Shinko Electric Industries Co. Ltd. | Semiconductor device module with a heat sink |
-
1988
- 1988-06-08 JP JP63141387A patent/JPH01310566A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4111247A1 (de) * | 1991-04-08 | 1992-10-22 | Export Contor Aussenhandel | Schaltungsanordnung |
| US5296739A (en) * | 1991-04-08 | 1994-03-22 | Export-Contor Aussenhandelsgesellschaft Mbh | Circuit arrangement with a cooling member |
| JPH0555558U (ja) * | 1991-12-06 | 1993-07-23 | 日本電信電話株式会社 | Ｌｓｉケース用柔軟放熱器 |
| EP0997937A3 (en) * | 1998-10-28 | 2000-11-15 | Shinko Electric Industries Co. Ltd. | Semiconductor device module with a heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JPH0548000A (ja) | 半導体装置 | |
| JPS62194652A (ja) | 半導体装置 | |
| JPS6373650A (ja) | 半導体装置 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JPS634714B2 (ja) | ||
| JPH08148647A (ja) | 半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| CN107123633B (zh) | 封装结构 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JPH02244661A (ja) | 半導体装置 | |
| JPH0448768A (ja) | 半導体装置及びその製造方法 | |
| JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
| JPH02240953A (ja) | 半導体装置 | |
| JP3265544B2 (ja) | 半導体チップの実装構造 | |
| JPS63169749A (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JP2000091457A (ja) | 半導体装置 | |
| JPS6016452A (ja) | 半導体集積回路 | |
| JPH11340386A (ja) | 半導体装置 | |
| JPH04139753A (ja) | 伝熱キャップ | |
| JPH10326852A (ja) | ベアチップ実装方法および半導体集積回路装置 |