JPH0758201A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH0758201A JPH0758201A JP20233093A JP20233093A JPH0758201A JP H0758201 A JPH0758201 A JP H0758201A JP 20233093 A JP20233093 A JP 20233093A JP 20233093 A JP20233093 A JP 20233093A JP H0758201 A JPH0758201 A JP H0758201A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- wiring
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高密度化が容易で信頼性の高い多
層配線を提供することを目的とする。 【構成】 本発明では、基板上に形成された第1の配線
層3上に層間絶縁膜4を形成し、これにコンタクトホー
ル9を形成した後、基板表面全体を導電膜5,6で被覆
し、この導電膜5,6を電極として、凹部に厚いめっき
膜7が得られ、平坦な表面を得るような条件で電気めっ
きを行い、表面の平坦化を行った後、このめっき膜にコ
ンタクトするように第2の配線層8を形成する。
層配線を提供することを目的とする。 【構成】 本発明では、基板上に形成された第1の配線
層3上に層間絶縁膜4を形成し、これにコンタクトホー
ル9を形成した後、基板表面全体を導電膜5,6で被覆
し、この導電膜5,6を電極として、凹部に厚いめっき
膜7が得られ、平坦な表面を得るような条件で電気めっ
きを行い、表面の平坦化を行った後、このめっき膜にコ
ンタクトするように第2の配線層8を形成する。
Description
【0001】
【産業上の利用分野】本発明は、多層配線基板の製造方
法に係り、特に配線が高密度に形成された多層配線基板
の製造方法に関する。
法に係り、特に配線が高密度に形成された多層配線基板
の製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路技術の発達により
電子機器の小型化、薄型化、高性能化が進められてお
り、これに伴い回路基板上に半導体チップを高密度に実
装することが重要な課題となっている。
電子機器の小型化、薄型化、高性能化が進められてお
り、これに伴い回路基板上に半導体チップを高密度に実
装することが重要な課題となっている。
【0003】従って、多層配線基板内の配線も近年高密
度化の方向にあり、配線の微細化、多層化が進んでい
る。微細配線を形成するために従来は図5に示すよう
に、基板1表面に絶縁層2を介して形成された薄膜金属
層3からなる第1層配線上に、層間絶縁膜4を形成して
これにコンタクトホール9を形成し(図5(a) )、この
後さらに薄膜金属層8を形成し(図5(b) )、レジスト
パターン13(図5(c) )を介して、薄膜金属層8をエ
ッチングし第2層配線のパターンを得る(図5(d))と
いう方法がとられている。
度化の方向にあり、配線の微細化、多層化が進んでい
る。微細配線を形成するために従来は図5に示すよう
に、基板1表面に絶縁層2を介して形成された薄膜金属
層3からなる第1層配線上に、層間絶縁膜4を形成して
これにコンタクトホール9を形成し(図5(a) )、この
後さらに薄膜金属層8を形成し(図5(b) )、レジスト
パターン13(図5(c) )を介して、薄膜金属層8をエ
ッチングし第2層配線のパターンを得る(図5(d))と
いう方法がとられている。
【0004】しかしながらこの方法で多層配線を形成し
ようとすると、コンタクトホール9上の絶縁膜が凹状と
なっているため、さらにこの上に第2層配線と第3層配
線を接続するためのコンタクトホールを形成するとコン
タクトホールがいっそう深くなるため、配線の段切れが
生じ易くなる。このため、図6に示すように3層以上の
配線(3,8,13)を形成する多層配線ではコンタク
トホール9の位置をずらして設ける必要があり、結果的
には配線密度の低下を招くことになる。
ようとすると、コンタクトホール9上の絶縁膜が凹状と
なっているため、さらにこの上に第2層配線と第3層配
線を接続するためのコンタクトホールを形成するとコン
タクトホールがいっそう深くなるため、配線の段切れが
生じ易くなる。このため、図6に示すように3層以上の
配線(3,8,13)を形成する多層配線ではコンタク
トホール9の位置をずらして設ける必要があり、結果的
には配線密度の低下を招くことになる。
【0005】また、層間接続部を有する配線層材料とし
ては、絶縁層との密着性、耐蝕性などの問題からアルミ
ニウムや金が使用されてきたが、アルミニウムは抵抗が
高く、金はコストが高いという問題があった。
ては、絶縁層との密着性、耐蝕性などの問題からアルミ
ニウムや金が使用されてきたが、アルミニウムは抵抗が
高く、金はコストが高いという問題があった。
【0006】このため、配線層間の接続部分の上部が凹
状とならないようにコンタクトホールに金属を埋め込む
ようにした接続法を用いる試みがなされている。例え
ば、図6に示すように、後に形成する絶縁層4と同程度
の膜厚の金属膜をあらかじめ蒸着法あるいはスパッタリ
ング法などによって形成しておくようにし、その上に塗
布法により絶縁膜4を形成し表面を平坦化するという方
法も提案されている。しかしながらこの方法では完全に
平坦化するのは困難であり、金属膜が突出した形状にな
ってしまい、後に形成するコンタクトホール周辺は他の
部分より盛り上がってしまい、かえって逆効果になって
しまう。
状とならないようにコンタクトホールに金属を埋め込む
ようにした接続法を用いる試みがなされている。例え
ば、図6に示すように、後に形成する絶縁層4と同程度
の膜厚の金属膜をあらかじめ蒸着法あるいはスパッタリ
ング法などによって形成しておくようにし、その上に塗
布法により絶縁膜4を形成し表面を平坦化するという方
法も提案されている。しかしながらこの方法では完全に
平坦化するのは困難であり、金属膜が突出した形状にな
ってしまい、後に形成するコンタクトホール周辺は他の
部分より盛り上がってしまい、かえって逆効果になって
しまう。
【0007】また、この金属膜の材料としては特に限定
はないが、低抵抗で低コストの層間接続を達成するため
に、銅や銅合金を用いる場合は、腐食防止と絶縁膜中へ
の拡散を防止するためにこの金属膜形成後にこの上層を
被覆保護する工程を設けなければならず、工数が増大す
るという問題がある。
はないが、低抵抗で低コストの層間接続を達成するため
に、銅や銅合金を用いる場合は、腐食防止と絶縁膜中へ
の拡散を防止するためにこの金属膜形成後にこの上層を
被覆保護する工程を設けなければならず、工数が増大す
るという問題がある。
【0008】このような問題を解決するため、エッチン
グ工程を必要としない方法として選択成長法があり、半
導体チップの製造工程では実用化されている。この方法
は、絶縁膜中に形成されたコンタクトホール底部に露出
した配線部分のみに選択的にタングステンなどの金属
を、化学的気相成長法により成長させ、平坦な層間接続
部を得ようとするものである。しかしながら、この方法
では使用する金属材料が化学的気相成長法および選択成
長の可能な材料に限定される。現在、一般的に使用され
ている金属材料はタングステンであり、高融点材料で腐
食されにくく、絶縁膜への拡散も少ないため、比較的使
用し易い材料であるが、抵抗率が高くコンタクト抵抗を
下げることが困難となっている。さらに化学的気相成長
工程では基板温度が比較的高温となるため、絶縁膜とし
ても耐熱性の高い材料が必要となり、誘電率が高く電気
的特性に優れた有機絶縁膜では高温プロセスに絶えるこ
とができず必然的に使用不可能となってしまうという問
題がある。
グ工程を必要としない方法として選択成長法があり、半
導体チップの製造工程では実用化されている。この方法
は、絶縁膜中に形成されたコンタクトホール底部に露出
した配線部分のみに選択的にタングステンなどの金属
を、化学的気相成長法により成長させ、平坦な層間接続
部を得ようとするものである。しかしながら、この方法
では使用する金属材料が化学的気相成長法および選択成
長の可能な材料に限定される。現在、一般的に使用され
ている金属材料はタングステンであり、高融点材料で腐
食されにくく、絶縁膜への拡散も少ないため、比較的使
用し易い材料であるが、抵抗率が高くコンタクト抵抗を
下げることが困難となっている。さらに化学的気相成長
工程では基板温度が比較的高温となるため、絶縁膜とし
ても耐熱性の高い材料が必要となり、誘電率が高く電気
的特性に優れた有機絶縁膜では高温プロセスに絶えるこ
とができず必然的に使用不可能となってしまうという問
題がある。
【0009】
【発明が解決しようとする課題】このように、高密度配
線を有する多層配線を実現するためには、コンタクトホ
ールに金属が埋め込まれ平坦化された層間接続が必要と
なる。しかしながら、いずれの方法によっても、高密度
化に際して特性が良好で信頼性の高い多層配線を得るこ
とができないという問題があった。
線を有する多層配線を実現するためには、コンタクトホ
ールに金属が埋め込まれ平坦化された層間接続が必要と
なる。しかしながら、いずれの方法によっても、高密度
化に際して特性が良好で信頼性の高い多層配線を得るこ
とができないという問題があった。
【0010】本発明は前記実情に鑑みてなされたもの
で、高密度化が容易で信頼性の高い多層配線を提供する
ことを目的とする。
で、高密度化が容易で信頼性の高い多層配線を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】そこで本発明では、基板
上に形成された第1の配線層上に層間絶縁膜を形成し、
これにコンタクトホールを形成した後、基板表面全体を
導電膜で被覆し、この導電膜を電極として、凹部に厚い
めっき膜が形成され、平坦な表面を得るような条件で電
気めっきを行い、表面の平坦化を行った後、このめっき
膜にコンタクトするように第2の配線層を形成してい
る。
上に形成された第1の配線層上に層間絶縁膜を形成し、
これにコンタクトホールを形成した後、基板表面全体を
導電膜で被覆し、この導電膜を電極として、凹部に厚い
めっき膜が形成され、平坦な表面を得るような条件で電
気めっきを行い、表面の平坦化を行った後、このめっき
膜にコンタクトするように第2の配線層を形成してい
る。
【0012】望ましくは、基板上に第1の配線層を形成
する工程と、前記第1の配線層上に絶縁膜を形成しこれ
にコンタクトホールを形成する工程と、該コンタクトホ
ールを形成した絶縁膜上に、銅または銅合金よりも融点
の高い高融点金属層を含む薄膜導電層を形成する工程
と、前記薄膜導電層上面に有機物を添加しためっき浴を
用いて銅または銅合金よりも融点の高い高融点金属層を
含む薄膜導電層を形成する工程と、前記薄膜導電層上面
に有機物を添加しためっき浴を用いて銅または銅合金の
電気めっきを行い基板主面上を前記めっき膜で平坦化す
る工程と、前記めっき膜を等方エッチングしてコンタク
トホールに形成された銅または銅合金を前記絶縁膜と同
じ厚みを残して基板主面上のめっき金属膜を除去する工
程とを含むようにしている。
する工程と、前記第1の配線層上に絶縁膜を形成しこれ
にコンタクトホールを形成する工程と、該コンタクトホ
ールを形成した絶縁膜上に、銅または銅合金よりも融点
の高い高融点金属層を含む薄膜導電層を形成する工程
と、前記薄膜導電層上面に有機物を添加しためっき浴を
用いて銅または銅合金よりも融点の高い高融点金属層を
含む薄膜導電層を形成する工程と、前記薄膜導電層上面
に有機物を添加しためっき浴を用いて銅または銅合金の
電気めっきを行い基板主面上を前記めっき膜で平坦化す
る工程と、前記めっき膜を等方エッチングしてコンタク
トホールに形成された銅または銅合金を前記絶縁膜と同
じ厚みを残して基板主面上のめっき金属膜を除去する工
程とを含むようにしている。
【0013】また本発明の第2では、第1の層間絶縁膜
にコンタクトホールを形成したのち薄膜導体層の形成に
先立ち、第2の絶縁膜を形成し、これをパターニングし
て、第2の配線層パターン形成領域を選択的に除去して
凹部を形成し、この後基板表面全体を導電膜で被覆し、
この導電膜を電極として、凹部に厚いめっき膜が得られ
るような条件下で電気めっきを行い表面を平坦化し、前
記第2の絶縁膜上のめっき膜を除去し前記凹部内のめっ
き膜を選択的に残留せしめるように前記めっき膜を等方
エッチングするようにし、コンタクトホールに起因する
凹部の埋め込みと第2の配線層の形成とを同時にめっき
によって達成するようにしている。
にコンタクトホールを形成したのち薄膜導体層の形成に
先立ち、第2の絶縁膜を形成し、これをパターニングし
て、第2の配線層パターン形成領域を選択的に除去して
凹部を形成し、この後基板表面全体を導電膜で被覆し、
この導電膜を電極として、凹部に厚いめっき膜が得られ
るような条件下で電気めっきを行い表面を平坦化し、前
記第2の絶縁膜上のめっき膜を除去し前記凹部内のめっ
き膜を選択的に残留せしめるように前記めっき膜を等方
エッチングするようにし、コンタクトホールに起因する
凹部の埋め込みと第2の配線層の形成とを同時にめっき
によって達成するようにしている。
【0014】前記絶縁層としては、塗布法によって形成
したポリイミド樹脂または塗布法あるいは化学的気相成
長法あるいはスパッタリング法により形成した酸化シリ
コン膜等を用いる。さらに高融点金属としてはチタン、
ニッケル、バナジウム、ニオブ、タンタル、クロム、モ
リブデン、タングステンの内少なくとも1種を用いるよ
うにしている。これらは蒸着法あるいはスパッタリング
法で形成する。
したポリイミド樹脂または塗布法あるいは化学的気相成
長法あるいはスパッタリング法により形成した酸化シリ
コン膜等を用いる。さらに高融点金属としてはチタン、
ニッケル、バナジウム、ニオブ、タンタル、クロム、モ
リブデン、タングステンの内少なくとも1種を用いるよ
うにしている。これらは蒸着法あるいはスパッタリング
法で形成する。
【0015】なお、めっき浴中に添加する有機物として
は有機窒素化合物、有機硫黄化合物、ポリエーテル化合
物を絶縁層に形成された開口部上のめっき膜表面にでき
る段差ができるだけ小さくなるように適量づつ配合す
る。
は有機窒素化合物、有機硫黄化合物、ポリエーテル化合
物を絶縁層に形成された開口部上のめっき膜表面にでき
る段差ができるだけ小さくなるように適量づつ配合す
る。
【0016】
【作用】上記方法によれば、例えば有機添加剤を用いた
めっき液の場合、凹部に厚いめっき膜が得られ、平坦な
表面を得ることができる点に着目してなされたもので、
絶縁膜にコンタクトホールを形成した後、めっきを行い
平坦な基板表面を得たのち、このめっき膜を等方的にエ
ッチングして、エッチングが絶縁膜の表面まで進行した
時点で終了させれば、コンタクトホール内にのみ選択的
にめっき膜が残され、埋め込みが完了する。このように
して、コンタクトホールの形成にのみ露光現像工程を用
いるのみで、埋め込みが完了し、工数が少ない上、寸法
の変換誤差が極めて小さくなる。
めっき液の場合、凹部に厚いめっき膜が得られ、平坦な
表面を得ることができる点に着目してなされたもので、
絶縁膜にコンタクトホールを形成した後、めっきを行い
平坦な基板表面を得たのち、このめっき膜を等方的にエ
ッチングして、エッチングが絶縁膜の表面まで進行した
時点で終了させれば、コンタクトホール内にのみ選択的
にめっき膜が残され、埋め込みが完了する。このように
して、コンタクトホールの形成にのみ露光現像工程を用
いるのみで、埋め込みが完了し、工数が少ない上、寸法
の変換誤差が極めて小さくなる。
【0017】ここで、電気めっきによる銅あるいは銅合
金膜等の形成工程において、めっき浴には有機物を適量
添加することにより、析出膜表面の平坦化を促進するこ
とができる。さらに好ましくはめっき工程中の陰極電流
密度は析出金属膜に焦げが発生せず、かつ局部への電流
集中による異常成長が起こらない範囲でなるべく高電流
密度を用いるようにする。
金膜等の形成工程において、めっき浴には有機物を適量
添加することにより、析出膜表面の平坦化を促進するこ
とができる。さらに好ましくはめっき工程中の陰極電流
密度は析出金属膜に焦げが発生せず、かつ局部への電流
集中による異常成長が起こらない範囲でなるべく高電流
密度を用いるようにする。
【0018】この工程において、コンタクトホールの形
成後、チタン、ニッケル、バナジウム、ニオブ、タンタ
ル、クロム、モリブデン、タングステンなどの高融点金
属を電気めっきの陰極の一部として用いることにより、
めっきによる銅あるいは銅合金は絶縁膜に直接触れるこ
とがなくなり、銅あるいは銅合金の腐食防止、絶縁膜へ
の拡散防止をはかることができ、また絶縁膜との接着力
を高めることができる。 さらに電気めっきによる金属
膜の形成に際しては、有機窒素化合物、有機硫黄化合
物、ポリエーテル化合物を適量添加することにより、凹
凸のある表面に対しては凸部で凹部に比べて有機物が優
先的に吸着するため、めっき膜の析出を抑制する。この
結果凸部ではめっき膜の析出速度が遅くなり凹部では速
くなるため、めっきを続行した場合、結果として表面の
凹凸がなくない、表面が平坦化される。 このようにし
て形成された金属膜は、コンタクトホール部を除き、均
一な膜厚となり、一方コンタクトホール部は他の部分に
比べて厚くなる。従ってこの膜をエッチング速度が厚さ
方向に均一であるようなエッチャントを用いてエッチン
グするようにすれば、コンタクトホール内部の銅あるい
は銅合金を選択的に残し、他の部分の金属膜を除去する
ことが可能となる。
成後、チタン、ニッケル、バナジウム、ニオブ、タンタ
ル、クロム、モリブデン、タングステンなどの高融点金
属を電気めっきの陰極の一部として用いることにより、
めっきによる銅あるいは銅合金は絶縁膜に直接触れるこ
とがなくなり、銅あるいは銅合金の腐食防止、絶縁膜へ
の拡散防止をはかることができ、また絶縁膜との接着力
を高めることができる。 さらに電気めっきによる金属
膜の形成に際しては、有機窒素化合物、有機硫黄化合
物、ポリエーテル化合物を適量添加することにより、凹
凸のある表面に対しては凸部で凹部に比べて有機物が優
先的に吸着するため、めっき膜の析出を抑制する。この
結果凸部ではめっき膜の析出速度が遅くなり凹部では速
くなるため、めっきを続行した場合、結果として表面の
凹凸がなくない、表面が平坦化される。 このようにし
て形成された金属膜は、コンタクトホール部を除き、均
一な膜厚となり、一方コンタクトホール部は他の部分に
比べて厚くなる。従ってこの膜をエッチング速度が厚さ
方向に均一であるようなエッチャントを用いてエッチン
グするようにすれば、コンタクトホール内部の銅あるい
は銅合金を選択的に残し、他の部分の金属膜を除去する
ことが可能となる。
【0019】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【0020】まず、基板1の表面に絶縁膜2を形成し、
この上層に第1層配線膜3として銅薄膜パターンを形成
し、この上層に、フォトニースUR−314と指称され
ている東レ社製の感光性ポリイミドを塗布し、露光現像
を行い、1辺20μm 程度のコンタクトホール9を形成
する。こののち、400℃で30分程度の熱処理を行
い、層間絶縁膜4を形成する(図1(a) )。ここでポリ
イミドは熱処理後の膜厚が20μm 程度となるように塗
布時の膜厚を設定する。また段切れを防ぐため、コンタ
クトホールの底部と側壁との角度が100度以上となる
ように露光現像条件をコントロールする。
この上層に第1層配線膜3として銅薄膜パターンを形成
し、この上層に、フォトニースUR−314と指称され
ている東レ社製の感光性ポリイミドを塗布し、露光現像
を行い、1辺20μm 程度のコンタクトホール9を形成
する。こののち、400℃で30分程度の熱処理を行
い、層間絶縁膜4を形成する(図1(a) )。ここでポリ
イミドは熱処理後の膜厚が20μm 程度となるように塗
布時の膜厚を設定する。また段切れを防ぐため、コンタ
クトホールの底部と側壁との角度が100度以上となる
ように露光現像条件をコントロールする。
【0021】次いで、スパッタリング法によりチタン
(Ti)膜5および銅(Cu)膜6を順次連続的に積層
し、全体としての膜厚が1μm 程度となるようにする。
ここで銅膜はめっき陰極として作用するものである。ま
たチタンは高融点金属であり、層間絶縁膜であるポリイ
ミドあるいは第1層配線である銅と、めっき陰極および
上層のめっき膜とのとの相互拡散を防止するバリアとし
て作用する。従って膜厚は薄くて良い。銅とポリイミド
が直接接するように形成されると、ポリイミド中の酸素
によって銅が酸化され、密着性が低下し、剥離し易くな
る。また連続的に形成するのはチタン表面が酸化されや
すいためである。このように真空を破ることなく連続的
に上層の膜を形成することにより、自然酸化膜が介在す
ることなく低抵抗の膜が形成される。
(Ti)膜5および銅(Cu)膜6を順次連続的に積層
し、全体としての膜厚が1μm 程度となるようにする。
ここで銅膜はめっき陰極として作用するものである。ま
たチタンは高融点金属であり、層間絶縁膜であるポリイ
ミドあるいは第1層配線である銅と、めっき陰極および
上層のめっき膜とのとの相互拡散を防止するバリアとし
て作用する。従って膜厚は薄くて良い。銅とポリイミド
が直接接するように形成されると、ポリイミド中の酸素
によって銅が酸化され、密着性が低下し、剥離し易くな
る。また連続的に形成するのはチタン表面が酸化されや
すいためである。このように真空を破ることなく連続的
に上層の膜を形成することにより、自然酸化膜が介在す
ることなく低抵抗の膜が形成される。
【0022】このようにして、基板1を図2に示すよう
に電気めっき装置に設置し、この陰極にめっき陰極とし
て銅膜6を接続する。ここでめっき浴としては、硫酸銅
75g/l ,硫酸(比重1.84)100ml/l からなる溶液にポリ
エチレングリコール100mg/lとチオ尿素10mg/lを添加し
たものを用い、液温を25℃に設定して電流密度5A/dm
2 で攪拌しながらめっきを行い膜厚20μm 程度の銅め
っき膜7を形成する。コンタクトホールによる段差は1
μm 程度であるため、20μm 程度のめっき膜を形成す
るようにすれば十分に平坦な表面を得ることができる
(図1(c) )。
に電気めっき装置に設置し、この陰極にめっき陰極とし
て銅膜6を接続する。ここでめっき浴としては、硫酸銅
75g/l ,硫酸(比重1.84)100ml/l からなる溶液にポリ
エチレングリコール100mg/lとチオ尿素10mg/lを添加し
たものを用い、液温を25℃に設定して電流密度5A/dm
2 で攪拌しながらめっきを行い膜厚20μm 程度の銅め
っき膜7を形成する。コンタクトホールによる段差は1
μm 程度であるため、20μm 程度のめっき膜を形成す
るようにすれば十分に平坦な表面を得ることができる
(図1(c) )。
【0023】この後、図1(d) に示すように基板1表面
に形成された銅めっき膜7を、過硫酸アンモニウム、硫
酸、エタノールからなる混合溶液でエッチングし、基板
表面の銅膜6(めっき陰極)も含めて除去し、コンタク
トホール内にのみ残留せしめる。
に形成された銅めっき膜7を、過硫酸アンモニウム、硫
酸、エタノールからなる混合溶液でエッチングし、基板
表面の銅膜6(めっき陰極)も含めて除去し、コンタク
トホール内にのみ残留せしめる。
【0024】次いで、図1(e) に示すように,基板1主
面上のチタン膜5をEDTA、アンモニア、過酸化水素
水からなるエッチング液でエッチング除去する。
面上のチタン膜5をEDTA、アンモニア、過酸化水素
水からなるエッチング液でエッチング除去する。
【0025】このようにして埋め込みを行った基板1に
第2配線層としてチタン−銅−チタンの積層薄膜8を形
成する(図1(f) )。
第2配線層としてチタン−銅−チタンの積層薄膜8を形
成する(図1(f) )。
【0026】ここで必要に応じて層間絶縁膜の形成か
ら、この工程を繰り返し、多層配線を形成するようにし
てもよい。
ら、この工程を繰り返し、多層配線を形成するようにし
てもよい。
【0027】このようにして、コンタクトホール9の形
成に露光現像工程を用いるのみで、埋め込みが完了し、
工数が少なく、寸法変換誤差が極めて小さく高精度の多
層配線を行うことが可能となる。
成に露光現像工程を用いるのみで、埋め込みが完了し、
工数が少なく、寸法変換誤差が極めて小さく高精度の多
層配線を行うことが可能となる。
【0028】なお、前記実施例では、第1層配線と第2
層配線とが直接接続された例について説明したが、第1
層配線と第2層配線とが直接接続されず、間に1層また
は多層の他の配線層が介在し、間接的に第1層配線と第
2層配線とが接続されるようにしてもよい。
層配線とが直接接続された例について説明したが、第1
層配線と第2層配線とが直接接続されず、間に1層また
は多層の他の配線層が介在し、間接的に第1層配線と第
2層配線とが接続されるようにしてもよい。
【0029】次に本発明の第2の実施例について説明す
るこの方法では、めっきに先立ち、第2層配線の反転パ
ターンを描くようにレジストパターン10を形成してお
き、パターンめっきを行い、めっき後にレジストパター
ン10を除去してできた凹部に塗布絶縁膜4を充填する
ようにし、コンタクトホールの埋め込みと第2配線層パ
ターンの形成を同時に行うようにしたことを特徴とす
る。
るこの方法では、めっきに先立ち、第2層配線の反転パ
ターンを描くようにレジストパターン10を形成してお
き、パターンめっきを行い、めっき後にレジストパター
ン10を除去してできた凹部に塗布絶縁膜4を充填する
ようにし、コンタクトホールの埋め込みと第2配線層パ
ターンの形成を同時に行うようにしたことを特徴とす
る。
【0030】すなわち、めっき陰極の形成工程(図1
(a) および図1(b) )までは前記第1の実施例と同様に
行い、次に図3(a) に示すようにAZ−4903と指称
されているヘキストジャパン社製の厚膜レジストを、ス
ピンコート法により塗布して膜厚25μm のめっきレジ
スト層を形成し90℃でベーキングを行う。この後、露
光現像により第2配線層の配線パターンを開口させ、レ
ジストパターン10を得る。
(a) および図1(b) )までは前記第1の実施例と同様に
行い、次に図3(a) に示すようにAZ−4903と指称
されているヘキストジャパン社製の厚膜レジストを、ス
ピンコート法により塗布して膜厚25μm のめっきレジ
スト層を形成し90℃でベーキングを行う。この後、露
光現像により第2配線層の配線パターンを開口させ、レ
ジストパターン10を得る。
【0031】次いで前記第1の実施例と同様にしてめっ
き装置に設置し、同様の条件でめっきを行い、図3(b)
に示すように膜厚20μm 程度の銅めっき膜7を形成す
る。この後図3(c) に示すようにレジストパターン10
をアセトンで除去し、銅めっきによって形成された第2
配線層の配線パターン以外の銅膜すなわち基板表面のめ
っき陰極として用いた銅膜6を、過硫酸アンモニウム、
硫酸、エタノールからなる混合溶液でエッチングする。
さらに、この後基板1主面上のチタン膜5をEDTA、
アンモニア、過酸化水素水からなるエッチング液でエッ
チング除去する。
き装置に設置し、同様の条件でめっきを行い、図3(b)
に示すように膜厚20μm 程度の銅めっき膜7を形成す
る。この後図3(c) に示すようにレジストパターン10
をアセトンで除去し、銅めっきによって形成された第2
配線層の配線パターン以外の銅膜すなわち基板表面のめ
っき陰極として用いた銅膜6を、過硫酸アンモニウム、
硫酸、エタノールからなる混合溶液でエッチングする。
さらに、この後基板1主面上のチタン膜5をEDTA、
アンモニア、過酸化水素水からなるエッチング液でエッ
チング除去する。
【0032】この後第2配線層の形成されている基板表
面に感光性ポリイミド(フォトニースUR−3140)
を塗布し、露光現像により、第2配線層上に形成されて
突出している感光性ポリイミド4を除去する(図3(d)
)。
面に感光性ポリイミド(フォトニースUR−3140)
を塗布し、露光現像により、第2配線層上に形成されて
突出している感光性ポリイミド4を除去する(図3(d)
)。
【0033】この後必要に応じて再度感光性ポリイミド
を塗布すれば、さらに平坦な表面を得ることができる。
を塗布すれば、さらに平坦な表面を得ることができる。
【0034】このようにして容易に多層配線を得ること
が可能となる。図3(d) の露光現像工程では、パターン
精度はあまり必要でなく、ややずれが生じてもよい。
が可能となる。図3(d) の露光現像工程では、パターン
精度はあまり必要でなく、ややずれが生じてもよい。
【0035】また、図3(d) に示した露光現像工程は、
十分に平坦化されて感光性ポリイミドが塗布されている
場合は省略しても良く、この場合露光現像工程が完全に
1回省略できることになる。
十分に平坦化されて感光性ポリイミドが塗布されている
場合は省略しても良く、この場合露光現像工程が完全に
1回省略できることになる。
【0036】また、さらに多層の配線を形成する場合は
再度感光性ポリイミドを塗布し前述した工程を繰り返す
ようにすればよい。
再度感光性ポリイミドを塗布し前述した工程を繰り返す
ようにすればよい。
【0037】かかる方法によれば、表面の凹凸はコンタ
クトホールの深さに対して±5%以内に抑えることがで
き、層間絶縁膜の厚さを20μm もしくは30μm とし
た場合でも表面の凹凸は±5%以内に抑えることができ
る。これは従来のステップ・ビア法の場合、形成後の表
面の凹凸の程度がコンタクトホールの深さに対して±2
5%程度であったのに比べ、表面の凹凸が大幅に向上し
ていることがわかる。また表面の凹凸の程度が大幅に減
少した結果、3層以上の配線層を有する多層配線におい
てもコンタクトホールの位置をずらしたりする必要がな
くなり、コンタクトホール上にコンタクトホールを設け
ることができ、従来のステップ・ビア法に比べ、配線密
度が約20%向上した。
クトホールの深さに対して±5%以内に抑えることがで
き、層間絶縁膜の厚さを20μm もしくは30μm とし
た場合でも表面の凹凸は±5%以内に抑えることができ
る。これは従来のステップ・ビア法の場合、形成後の表
面の凹凸の程度がコンタクトホールの深さに対して±2
5%程度であったのに比べ、表面の凹凸が大幅に向上し
ていることがわかる。また表面の凹凸の程度が大幅に減
少した結果、3層以上の配線層を有する多層配線におい
てもコンタクトホールの位置をずらしたりする必要がな
くなり、コンタクトホール上にコンタクトホールを設け
ることができ、従来のステップ・ビア法に比べ、配線密
度が約20%向上した。
【0038】さらに従来のコンタクトホールに金属膜を
充填し、後から絶縁材料で基板面を覆い平坦化する方法
に比べ、露光現像工程が配線層1層あたり1回ですむた
め、配線層数が5層の多層配線を形成した結果、工程数
が約20%削減され歩留まりが向上する。
充填し、後から絶縁材料で基板面を覆い平坦化する方法
に比べ、露光現像工程が配線層1層あたり1回ですむた
め、配線層数が5層の多層配線を形成した結果、工程数
が約20%削減され歩留まりが向上する。
【0039】さらに従来のタングステンによるコンタク
トホール内の埋め込み接続に比べ接続抵抗は約1/3に
低下している。
トホール内の埋め込み接続に比べ接続抵抗は約1/3に
低下している。
【0040】このように本発明にかかる製造方法で得た
多層配線は、配線密度、工程数、電気特性の面で極めて
優れたものとなっている。
多層配線は、配線密度、工程数、電気特性の面で極めて
優れたものとなっている。
【0041】なお、前記第2の実施例において、めっき
レジストとしての感光性ポリイミドの塗布後に高融点金
属膜としてのチタン膜5およびめっき陰極としての銅膜
6を形成するようにすれば、めっきレジストとしての感
光性ポリイミドをそのまま層間絶縁膜として利用でき、
工数が大幅に低減される。この方法を、本発明の第3の
実施例として説明するこの方法では、高融点金属膜であ
るチタン膜5およびめっき陰極としての銅膜6の形成に
先立ち、第2層配線の反転パターンを描くように、レジ
ストパターン10を形成しておき、パターンめっきを行
い、めっき後に全面を軽くエッチングしレジストパター
ン10上のチタン膜5および銅膜6を除去し、レジスト
パターン10はそのまま層間絶縁膜として利用するよう
にしている。
レジストとしての感光性ポリイミドの塗布後に高融点金
属膜としてのチタン膜5およびめっき陰極としての銅膜
6を形成するようにすれば、めっきレジストとしての感
光性ポリイミドをそのまま層間絶縁膜として利用でき、
工数が大幅に低減される。この方法を、本発明の第3の
実施例として説明するこの方法では、高融点金属膜であ
るチタン膜5およびめっき陰極としての銅膜6の形成に
先立ち、第2層配線の反転パターンを描くように、レジ
ストパターン10を形成しておき、パターンめっきを行
い、めっき後に全面を軽くエッチングしレジストパター
ン10上のチタン膜5および銅膜6を除去し、レジスト
パターン10はそのまま層間絶縁膜として利用するよう
にしている。
【0042】すなわち、コンタクトホール9の形成(図
1(a) )までは前記第1の実施例と同様に行い、次に図
4(a) に示すようにUR−3140と指称されている東
レ社製の感光性ポリイミドをスピンコート法により塗布
して膜厚20μm の絶縁層を形成する。この後露光現像
により第2配線層の配線パターンを開口させ、レジスト
パターン10を得る。そして400℃,30分の熱処理
を行い、次いでスパッタリング法により高融点金属膜で
あるチタン膜5およびめっき陰極としての銅膜6を形成
する。
1(a) )までは前記第1の実施例と同様に行い、次に図
4(a) に示すようにUR−3140と指称されている東
レ社製の感光性ポリイミドをスピンコート法により塗布
して膜厚20μm の絶縁層を形成する。この後露光現像
により第2配線層の配線パターンを開口させ、レジスト
パターン10を得る。そして400℃,30分の熱処理
を行い、次いでスパッタリング法により高融点金属膜で
あるチタン膜5およびめっき陰極としての銅膜6を形成
する。
【0043】この後、前記第2の実施例と同様にしてめ
っき装置に設置し、同様の条件でめっきを行い、図4
(b) に示すように、膜厚25μm 程度の銅めっき膜7を
形成する。
っき装置に設置し、同様の条件でめっきを行い、図4
(b) に示すように、膜厚25μm 程度の銅めっき膜7を
形成する。
【0044】この後図4(c) に示すように、過硫酸アン
モニウム、硫酸、エタノールからなる混合溶液で軽くエ
ッチングし、銅めっき膜の内、第2配線層の配線パター
ン以外の銅膜すなわち基板表面のめっき陰極として用い
た銅膜6がエッチングされる深さまでエッチングしチタ
ン膜5を露呈せしめる。そしてさらに、基板1主面上の
高融点金属膜であるチタン膜5をEDTA、アンモニ
ア、過酸化水素水からなるエッチング液でエッチング除
去する。
モニウム、硫酸、エタノールからなる混合溶液で軽くエ
ッチングし、銅めっき膜の内、第2配線層の配線パター
ン以外の銅膜すなわち基板表面のめっき陰極として用い
た銅膜6がエッチングされる深さまでエッチングしチタ
ン膜5を露呈せしめる。そしてさらに、基板1主面上の
高融点金属膜であるチタン膜5をEDTA、アンモニ
ア、過酸化水素水からなるエッチング液でエッチング除
去する。
【0045】このようにして平坦な基板表面をもつ多層
配線がきわめてめて容易に形成される。
配線がきわめてめて容易に形成される。
【0046】この方法によれば、前記第2の実施例に比
べ工数が大幅に低減される。
べ工数が大幅に低減される。
【0047】
【発明の効果】以上説明してきたように本発明によれ
ば、工数が少なく、寸法変換誤差の小さい多層配線を得
ることが可能となる。
ば、工数が少なく、寸法変換誤差の小さい多層配線を得
ることが可能となる。
【図1】本発明の第1の実施例の多層配線の製造工程図
【図2】同工程で用いられるめっき装置を示す図
【図3】本発明の第2の実施例の多層配線の製造工程図
【図4】本発明の第3の実施例の多層配線の製造工程図
【図5】従来例の多層配線の製造工程図
【図6】多層配線基板を示す図
1 基板 2 絶縁膜 3 第1配線層 4 層間絶縁膜 5 チタン膜 6 銅膜(めっき陰極) 7 銅めっき膜 8 第2配線層 9 コンタクトホール 10 レジストパターン
Claims (2)
- 【請求項1】 基板表面またはこの上層に形成された第
1の配線層上に層間絶縁膜を形成し、これにコンタクト
ホールを形成する工程と、 前記基板表面全体を導電膜で被覆し、この導電膜を電極
として、凹部に厚いめっき膜が得られるような条件下で
電気めっきを行い表面を平坦化する工程と、 前記層間絶縁膜上のめっき膜を除去し前記コンタクトホ
ール内のめっき膜を選択的に残留せしめるように前記め
っき膜を等方エッチングする工程と、 このめっき膜にコンタクトするように第2の配線層を形
成する工程とを含むことを特徴とする多層配線基板の製
造方法。 - 【請求項2】 基板表面またはこの上層に形成された第
1の配線層上に第1の層間絶縁膜を形成し、これにコン
タクトホールを形成する工程と、 この上層に第2の絶縁膜を形成し、これをパターニング
して、第2の配線層パターン形成領域を選択的に除去し
凹部を形成する工程と、 前記基板表面全体を導電膜で被覆し、この導電膜を電極
として、前記凹部に厚いめっき膜が形成されるような条
件下で電気めっきを行い表面を平坦化する工程と、 前記第2の絶縁膜上のめっき膜を除去し前記凹部内のめ
っき膜を選択的に残留せしめるように前記めっき膜を等
方エッチングする工程とを含むことを特徴とする多層配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20233093A JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20233093A JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363403A Division JP2003229668A (ja) | 2002-12-16 | 2002-12-16 | 多層配線装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758201A true JPH0758201A (ja) | 1995-03-03 |
| JP3632981B2 JP3632981B2 (ja) | 2005-03-30 |
Family
ID=16455769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20233093A Expired - Fee Related JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3632981B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0881673A3 (en) * | 1997-05-30 | 1998-12-09 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| FR2785761A1 (fr) * | 1998-11-05 | 2000-05-12 | Rapide Circuit Imprime Rci | Procede pour realiser des connexions electriques |
| US6117784A (en) * | 1997-11-12 | 2000-09-12 | International Business Machines Corporation | Process for integrated circuit wiring |
| KR100338272B1 (ko) * | 1998-08-20 | 2002-05-24 | 가네꼬 히사시 | 매립 금속배선의 형성방법 |
| US6441314B2 (en) * | 1999-03-11 | 2002-08-27 | Shinko Electric Industries Co., Inc. | Multilayered substrate for semiconductor device |
| US6890852B2 (en) | 1998-04-17 | 2005-05-10 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
| JP2005136433A (ja) * | 2004-12-15 | 2005-05-26 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
| JP2009065207A (ja) * | 2008-12-10 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
| US7691189B2 (en) | 1998-09-14 | 2010-04-06 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| JP2010206212A (ja) * | 2010-04-22 | 2010-09-16 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012190854A (ja) | 2011-03-08 | 2012-10-04 | Toshiba Corp | 半導体装置及びその配線の形成方法 |
-
1993
- 1993-08-16 JP JP20233093A patent/JP3632981B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304395B1 (ko) * | 1997-05-30 | 2001-11-02 | 포만 제프리 엘 | 복수레벨상호접속형성방법 |
| EP0881673A3 (en) * | 1997-05-30 | 1998-12-09 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6117784A (en) * | 1997-11-12 | 2000-09-12 | International Business Machines Corporation | Process for integrated circuit wiring |
| US6890852B2 (en) | 1998-04-17 | 2005-05-10 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
| KR100338272B1 (ko) * | 1998-08-20 | 2002-05-24 | 가네꼬 히사시 | 매립 금속배선의 형성방법 |
| US6403468B1 (en) | 1998-08-20 | 2002-06-11 | Nec Corporation | Method for forming embedded metal wiring |
| US7691189B2 (en) | 1998-09-14 | 2010-04-06 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US8065794B2 (en) | 1998-09-14 | 2011-11-29 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7827680B2 (en) | 1998-09-14 | 2010-11-09 | Ibiden Co., Ltd. | Electroplating process of electroplating an elecrically conductive sustrate |
| FR2785761A1 (fr) * | 1998-11-05 | 2000-05-12 | Rapide Circuit Imprime Rci | Procede pour realiser des connexions electriques |
| US7763809B2 (en) | 1999-03-11 | 2010-07-27 | Shink Electric Industries Co., Inc. | Multilayered substrate for semiconductor device and method of manufacturing same |
| US6931724B2 (en) | 1999-03-11 | 2005-08-23 | Shinko Electric Industries Co., Ltd. | Insulated multilayered substrate having connecting leads for mounting a semiconductor element thereon |
| US6441314B2 (en) * | 1999-03-11 | 2002-08-27 | Shinko Electric Industries Co., Inc. | Multilayered substrate for semiconductor device |
| JP2005136433A (ja) * | 2004-12-15 | 2005-05-26 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
| JP2009065207A (ja) * | 2008-12-10 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
| JP2010206212A (ja) * | 2010-04-22 | 2010-09-16 | Internatl Business Mach Corp <Ibm> | 集積回路チップ上の電気めっき相互接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3632981B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878077B2 (en) | Wiring substrate and method of manufacturing the same | |
| US6498714B1 (en) | Thin film capacitance device and printed circuit board | |
| KR920008841B1 (ko) | 반도체 장치 | |
| US6294467B1 (en) | Process for forming fine wiring | |
| US6754952B2 (en) | Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| US20070145584A1 (en) | Printed wiring board, method for manufacturing same, and circuit device | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| KR20010033664A (ko) | 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정 | |
| JP3632981B2 (ja) | 多層配線基板および多層配線装置の製造方法 | |
| US7020961B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
| KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| JP2003229668A (ja) | 多層配線装置の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| KR100803004B1 (ko) | 관통홀 충진방법 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JPH0897214A (ja) | 半導体装置の製造方法 | |
| JPS60193336A (ja) | コンタクト電極の形成方法 | |
| JP3769670B2 (ja) | 多層配線構造 | |
| JPH07231151A (ja) | 配線基板 | |
| JPH07130733A (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| CN117460398A (zh) | 超导线路及其制造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| LAPS | Cancellation because of no payment of annual fees |