JPH0758326A - センサ素子付き半導体装置 - Google Patents
センサ素子付き半導体装置Info
- Publication number
- JPH0758326A JPH0758326A JP20381893A JP20381893A JPH0758326A JP H0758326 A JPH0758326 A JP H0758326A JP 20381893 A JP20381893 A JP 20381893A JP 20381893 A JP20381893 A JP 20381893A JP H0758326 A JPH0758326 A JP H0758326A
- Authority
- JP
- Japan
- Prior art keywords
- region
- sensor
- igbt
- semiconductor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 異常時におけるオン電圧を検出マージンが大
きく確実に検出可能で、センサ素子が無いものと同様
に、歩留りの向上を図り得るセンサ素子付き半導体装
置。 【構成】 ｎ型半導体基板１０に形成されたｐ型ベース
領域（トランジスタ（Ｔｒ）のコレクタ領域）１１Ａ，
１１ａと、ｐ+ 型コンタクト領域１２Ａ，１２ａと、基
板１０の主面側でベース領域１１Ａ，１１ａの外周をＴ
ｒのベース領域たるドリフト領域１３Ａ，１３ａを残し
て取り巻くｎ+ 型バッファ領域１４Ａ，１４ａを有し、
主ＩＧＢＴセル部ＣM のバッファ領域１４Ａ内の主面側
にはＩＧＢＴのコレクタ領域（Ｔｒのエミッタ領域）１
５Ａが形成され、センサセル部ＣS のバッファ領域１４
ａ内の主面側において、部分的にＩＧＢＴのコレクタ領
域（Ｔｒのエミッタ領域）１５ａ又はｎ++型のアノード
ショート領域３０はセンサセル部ＣS のベースとエミッ
タを部分的に短絡し、電圧対電流特性に非線形のステッ
プ波形を付与する。
きく確実に検出可能で、センサ素子が無いものと同様
に、歩留りの向上を図り得るセンサ素子付き半導体装
置。 【構成】 ｎ型半導体基板１０に形成されたｐ型ベース
領域（トランジスタ（Ｔｒ）のコレクタ領域）１１Ａ，
１１ａと、ｐ+ 型コンタクト領域１２Ａ，１２ａと、基
板１０の主面側でベース領域１１Ａ，１１ａの外周をＴ
ｒのベース領域たるドリフト領域１３Ａ，１３ａを残し
て取り巻くｎ+ 型バッファ領域１４Ａ，１４ａを有し、
主ＩＧＢＴセル部ＣM のバッファ領域１４Ａ内の主面側
にはＩＧＢＴのコレクタ領域（Ｔｒのエミッタ領域）１
５Ａが形成され、センサセル部ＣS のバッファ領域１４
ａ内の主面側において、部分的にＩＧＢＴのコレクタ領
域（Ｔｒのエミッタ領域）１５ａ又はｎ++型のアノード
ショート領域３０はセンサセル部ＣS のベースとエミッ
タを部分的に短絡し、電圧対電流特性に非線形のステッ
プ波形を付与する。
Description
【０００１】
【産業上の利用分野】本発明は、主パワースイッチング
素子のオン電圧（動作電圧）を検出するためのセンサ半
導体構造が付帯するセンサ素子付き半導体装置に関し、
特に、そのセンサ半導体構造の改良に関する。
素子のオン電圧（動作電圧）を検出するためのセンサ半
導体構造が付帯するセンサ素子付き半導体装置に関し、
特に、そのセンサ半導体構造の改良に関する。
【０００２】
【従来の技術】パワー素子をスイッチング素子として用
いたスイッチング回路においては、パワー素子を駆動す
る制御回路部の異常や負荷短絡異常を瞬時にオン電圧の
変化として検出してパワー素子を速やかに遮断（オフ状
態）するために、パワー素子が作り込まれたチップ（基
板）にパワー素子の作り込み規模（占有面積）に比して
微小の規模を持ち、且つパワー素子の素子構造と同形の
構造を有するセンサ素子部（センサ半導体構造）を付帯
的に形成したセンサ素子付き半導体装置が用いられる。
図１０はセンサ素子付き横型ＩＧＢＴ（伝導度変調型Ｍ
ＯＳＦＥＴ，絶縁ゲート型バイポーラトランジスタ）を
用いたスイッチング回路の一例を示す。このスイッチン
グ回路においては、ゲート制御回路１からのゲート制御
信号によってセンサ素子付き横型ＩＧＢＴ２はオン・オ
フ（開閉）し、例えばインダクタンス負荷Ｌが駆動され
る。センサ素子付き横型ＩＧＢＴ２は、図１１の等価回
路に示すように、主ＩＧＢＴ部２ＡとセンサＩＧＢＴ部
２ａの並列接続により構成されている。この主ＩＧＢＴ
部２Ａは、そのＩＧＢＴのコレクタ端子（アノード端
子）Ｃ（Ａ）にエミッタ領域が接続されたｐｎｐ型バイ
ポーラトランジスタＱpn p と、そのトランジスタのコレ
クタ領域とＩＧＢＴのエミッタ端子（カソード端子）Ｅ
（Ｋ）との間に接続されたコレクタ抵抗Ｒと、エミッタ
端子ＥとバイポーラトランジスタＱpnp のベース領域と
を導通・遮断する多数キャリア注入用のｎチャネル型Ｍ
ＯＳＦＥＴ（絶縁ゲート電界効果型トランジスタ）Ｆn
とから構成されている。また、センサＩＧＢＴ部２ａ
も、そのＩＧＢＴのコレクタ端子（アノード端子）Ｃ
（Ａ）にエミッタ領域が接続されたｐｎｐ型バイポーラ
トランジスタｑpnp と、そのトランジスタのコレクタ領
域とＩＧＢＴのセンサエミッタ端子（センサカソード端
子）ＥS （ＫS ）との間に接続されたコレクタ抵抗ｒ
と、センサエミッタ端子ＥS とバイポーラトランジスタ
ｑpnp のベース領域とを導通・遮断する多数キャリア注
入用のｎチャネル型ＭＯＳＦＥＴ（ｆn ）とから構成さ
れている。このため、ゲート端子Ｇに高電位を印加する
と、ＭＯＳＦＥＴ（Ｆn ，ｆn ）が共にオン状態にな
り、エミッタ端子Ｅ，ＥS から多数キャリア（電子）が
ｐｎｐ型バイポーラトランジスタＱpnp ，ｑpnp のｎ型
ベース領域に注入され、その伝導度が変調されることに
よりｐｎｐ型バイポーラトランジスタＱpn p ，ｑpnp が
オン状態となってコレクタ抵抗Ｒ，ｒを介して大電流容
量の電流が流れる。センサＩＧＢＴ部２ａの素子作り込
み規模は主ＩＧＢＴ部２Ａのそれよりも遙かに小さく形
成されており、センサＩＧＢＴ部２ａの電流容量は主Ｉ
ＧＢＴ部２Ａのそれに比して非常に僅かなものである。
またセンサＩＧＢＴ部２ａの半導体構造は主ＩＧＢＴ部
２Ａのそれと相等しく、従って、図１２に示すように、
センサＩＧＢＴ部２ａのコレクタ・エミッタ電圧ＶCEに
対するコレクタ電流Ｉc の特性も、主ＩＧＢＴ部２Ａの
特性に対して相似形を呈している。
いたスイッチング回路においては、パワー素子を駆動す
る制御回路部の異常や負荷短絡異常を瞬時にオン電圧の
変化として検出してパワー素子を速やかに遮断（オフ状
態）するために、パワー素子が作り込まれたチップ（基
板）にパワー素子の作り込み規模（占有面積）に比して
微小の規模を持ち、且つパワー素子の素子構造と同形の
構造を有するセンサ素子部（センサ半導体構造）を付帯
的に形成したセンサ素子付き半導体装置が用いられる。
図１０はセンサ素子付き横型ＩＧＢＴ（伝導度変調型Ｍ
ＯＳＦＥＴ，絶縁ゲート型バイポーラトランジスタ）を
用いたスイッチング回路の一例を示す。このスイッチン
グ回路においては、ゲート制御回路１からのゲート制御
信号によってセンサ素子付き横型ＩＧＢＴ２はオン・オ
フ（開閉）し、例えばインダクタンス負荷Ｌが駆動され
る。センサ素子付き横型ＩＧＢＴ２は、図１１の等価回
路に示すように、主ＩＧＢＴ部２ＡとセンサＩＧＢＴ部
２ａの並列接続により構成されている。この主ＩＧＢＴ
部２Ａは、そのＩＧＢＴのコレクタ端子（アノード端
子）Ｃ（Ａ）にエミッタ領域が接続されたｐｎｐ型バイ
ポーラトランジスタＱpn p と、そのトランジスタのコレ
クタ領域とＩＧＢＴのエミッタ端子（カソード端子）Ｅ
（Ｋ）との間に接続されたコレクタ抵抗Ｒと、エミッタ
端子ＥとバイポーラトランジスタＱpnp のベース領域と
を導通・遮断する多数キャリア注入用のｎチャネル型Ｍ
ＯＳＦＥＴ（絶縁ゲート電界効果型トランジスタ）Ｆn
とから構成されている。また、センサＩＧＢＴ部２ａ
も、そのＩＧＢＴのコレクタ端子（アノード端子）Ｃ
（Ａ）にエミッタ領域が接続されたｐｎｐ型バイポーラ
トランジスタｑpnp と、そのトランジスタのコレクタ領
域とＩＧＢＴのセンサエミッタ端子（センサカソード端
子）ＥS （ＫS ）との間に接続されたコレクタ抵抗ｒ
と、センサエミッタ端子ＥS とバイポーラトランジスタ
ｑpnp のベース領域とを導通・遮断する多数キャリア注
入用のｎチャネル型ＭＯＳＦＥＴ（ｆn ）とから構成さ
れている。このため、ゲート端子Ｇに高電位を印加する
と、ＭＯＳＦＥＴ（Ｆn ，ｆn ）が共にオン状態にな
り、エミッタ端子Ｅ，ＥS から多数キャリア（電子）が
ｐｎｐ型バイポーラトランジスタＱpnp ，ｑpnp のｎ型
ベース領域に注入され、その伝導度が変調されることに
よりｐｎｐ型バイポーラトランジスタＱpn p ，ｑpnp が
オン状態となってコレクタ抵抗Ｒ，ｒを介して大電流容
量の電流が流れる。センサＩＧＢＴ部２ａの素子作り込
み規模は主ＩＧＢＴ部２Ａのそれよりも遙かに小さく形
成されており、センサＩＧＢＴ部２ａの電流容量は主Ｉ
ＧＢＴ部２Ａのそれに比して非常に僅かなものである。
またセンサＩＧＢＴ部２ａの半導体構造は主ＩＧＢＴ部
２Ａのそれと相等しく、従って、図１２に示すように、
センサＩＧＢＴ部２ａのコレクタ・エミッタ電圧ＶCEに
対するコレクタ電流Ｉc の特性も、主ＩＧＢＴ部２Ａの
特性に対して相似形を呈している。
【０００３】図１０に示すスイッチング回路においては
検出回路３を有しており、センサＩＧＢＴ部２ａのコレ
クタ電流（実質的にエミッタ電流と同一である）が略ゼ
ロとなるようにセンサエミッタ端子ＥS と主ＩＧＢＴ部
２Ａのエミッタ端子Ｅとの間には高抵抗のセンサ抵抗Ｒ
S （エミッタホロワ抵抗）が接続されている。従って、
センサＩＧＢＴ部２ａの出力インピーダンス（オン抵
抗）は略ゼロで、センサＩＧＢＴ部２ａのセンサエミッ
タ端子ＥS の電位はコレクタ端子Ｃの電位に実質的に等
しい。ここでゲート制御回路１からのゲート制御信号の
論理振幅を正常時には例えば図１２に示すゲート電圧Ｖ
G1とし、オン状態でのコレクタ電流（通電電流）をＩ1
とすると、オン状態でのコレクタ・エミッタ電圧間ＶCE
（オン電圧ＶON）はＶ1 であるが、ゲート制御回路１に
異常が発生し、ゲート制御信号の論理振幅が低下して例
えば図１２に示すゲート電圧ＶG3になったとすれば、イ
ンタクタンス負荷Ｌの相互誘導により依然として同じ値
のコレクタ電流Ｉ1 がＩＧＢＴに流れようとするため、
主ＩＧＢＴ部２Ａのコレクタ・エミッタ間電圧ＶCEは急
激にＶ1 からＶ2 にまで上昇する。この上昇分ΔＶ＝Ｖ
2 −Ｖ1 は、センサＩＧＢＴ部２ａのセンサエミッタ端
子ＥS の電位がコレクタ端子Ｃの電位に等しいため、高
抵抗ＲS の両端間の電圧に相当し、異常発生によりセン
サエミッタ端子ＥS は正常時の電位０からΔＶにまで上
昇することになる。このため、センサエミッタ端子ＥS
の電位が検出回路３のｎチャネル型ＭＯＳＦＥＴ３ａの
しきい値電圧を超えると、これがオン状態となり、プル
アップ抵抗３ｂの電圧降下によりｐチャネル型ＭＯＳＦ
ＥＴ３ｃがオン状態となるので、ゲート制御回路１の検
出端子１ａには高レベルの論理信号が供給され、これに
よってゲート制御信号が低レベルとなり、ＩＧＢＴ２が
遮断されることとなる。従って、異常時におけるＩＧＢ
Ｔ２の高電力消費による熱破壊を防止できるようになっ
ている。また、ゲート制御回路１の異常だけでなく、負
荷Ｌが短絡した場合、センサエミッタ端子ＥS の電位が
急上昇するため、同様にして検出回路３が作動し、やは
りＩＧＢＴ２が遮断する。
検出回路３を有しており、センサＩＧＢＴ部２ａのコレ
クタ電流（実質的にエミッタ電流と同一である）が略ゼ
ロとなるようにセンサエミッタ端子ＥS と主ＩＧＢＴ部
２Ａのエミッタ端子Ｅとの間には高抵抗のセンサ抵抗Ｒ
S （エミッタホロワ抵抗）が接続されている。従って、
センサＩＧＢＴ部２ａの出力インピーダンス（オン抵
抗）は略ゼロで、センサＩＧＢＴ部２ａのセンサエミッ
タ端子ＥS の電位はコレクタ端子Ｃの電位に実質的に等
しい。ここでゲート制御回路１からのゲート制御信号の
論理振幅を正常時には例えば図１２に示すゲート電圧Ｖ
G1とし、オン状態でのコレクタ電流（通電電流）をＩ1
とすると、オン状態でのコレクタ・エミッタ電圧間ＶCE
（オン電圧ＶON）はＶ1 であるが、ゲート制御回路１に
異常が発生し、ゲート制御信号の論理振幅が低下して例
えば図１２に示すゲート電圧ＶG3になったとすれば、イ
ンタクタンス負荷Ｌの相互誘導により依然として同じ値
のコレクタ電流Ｉ1 がＩＧＢＴに流れようとするため、
主ＩＧＢＴ部２Ａのコレクタ・エミッタ間電圧ＶCEは急
激にＶ1 からＶ2 にまで上昇する。この上昇分ΔＶ＝Ｖ
2 −Ｖ1 は、センサＩＧＢＴ部２ａのセンサエミッタ端
子ＥS の電位がコレクタ端子Ｃの電位に等しいため、高
抵抗ＲS の両端間の電圧に相当し、異常発生によりセン
サエミッタ端子ＥS は正常時の電位０からΔＶにまで上
昇することになる。このため、センサエミッタ端子ＥS
の電位が検出回路３のｎチャネル型ＭＯＳＦＥＴ３ａの
しきい値電圧を超えると、これがオン状態となり、プル
アップ抵抗３ｂの電圧降下によりｐチャネル型ＭＯＳＦ
ＥＴ３ｃがオン状態となるので、ゲート制御回路１の検
出端子１ａには高レベルの論理信号が供給され、これに
よってゲート制御信号が低レベルとなり、ＩＧＢＴ２が
遮断されることとなる。従って、異常時におけるＩＧＢ
Ｔ２の高電力消費による熱破壊を防止できるようになっ
ている。また、ゲート制御回路１の異常だけでなく、負
荷Ｌが短絡した場合、センサエミッタ端子ＥS の電位が
急上昇するため、同様にして検出回路３が作動し、やは
りＩＧＢＴ２が遮断する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
検出回路３においては次のような問題点がある。検出回
路３やゲート制御回路１もＩＧＢＴ２のチップ上に作り
込まれているが、製造プロセスの条件のバラツキにより
検出電圧のバラツキが大きい。異常発生が軽微なときで
も検出動作が働くチップや異常発生が甚大であってもな
かなか作動しないチップもあり、センサ素子付きのＩＧ
ＢＴであれば、センサ素子が無いものと比べると、却っ
てその歩留りの低下の原因となっていた。また、センサ
ＩＧＢＴ部２ａはエミッタホロワを構成するため、拡散
抵抗又はポリシリコンの高抵抗ＲSを必要としている
が、センサＩＧＢＴ部２ａの漏れ電流が不可避的に存在
するため、それによる高抵抗ＲS の電圧降下によってｎ
チャネル型ＭＯＳＦＥＴ３ａが正常時でもオン状態とな
る場合もあり、高抵抗ＲS を用いることは検出回路３の
誤動作を発生させ易く、信頼性の面でも歩留りの低下を
招いていた。
検出回路３においては次のような問題点がある。検出回
路３やゲート制御回路１もＩＧＢＴ２のチップ上に作り
込まれているが、製造プロセスの条件のバラツキにより
検出電圧のバラツキが大きい。異常発生が軽微なときで
も検出動作が働くチップや異常発生が甚大であってもな
かなか作動しないチップもあり、センサ素子付きのＩＧ
ＢＴであれば、センサ素子が無いものと比べると、却っ
てその歩留りの低下の原因となっていた。また、センサ
ＩＧＢＴ部２ａはエミッタホロワを構成するため、拡散
抵抗又はポリシリコンの高抵抗ＲSを必要としている
が、センサＩＧＢＴ部２ａの漏れ電流が不可避的に存在
するため、それによる高抵抗ＲS の電圧降下によってｎ
チャネル型ＭＯＳＦＥＴ３ａが正常時でもオン状態とな
る場合もあり、高抵抗ＲS を用いることは検出回路３の
誤動作を発生させ易く、信頼性の面でも歩留りの低下を
招いていた。
【０００５】そこで上記問題点に鑑み、本発明の課題
は、センサ素子の電圧・電流特性を主素子のそれとは異
なり、特定の電圧でステップ特性（非線形特性）を持た
せることにより、異常時におけるオン電圧を検出マージ
ンが大きく確実に検出可能であって、センサ素子が無い
ものと同様に、歩留りの向上を図り得るセンサ素子付き
半導体装置を提供することにある。
は、センサ素子の電圧・電流特性を主素子のそれとは異
なり、特定の電圧でステップ特性（非線形特性）を持た
せることにより、異常時におけるオン電圧を検出マージ
ンが大きく確実に検出可能であって、センサ素子が無い
ものと同様に、歩留りの向上を図り得るセンサ素子付き
半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】一般に、センサ素子付き
半導体装置は、同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、主半
導体構造及びセンサ半導体構造は、第１導電型のエミッ
タ半導体領域、第２導電型のベース半導体領域、及び第
１導電型のコレクタ半導体領域から成るバイポーラトラ
ンジスタ構造を少なくとも含む基本構造と、上記ベース
半導体領域に対しその多数キャリアを注入可能のＭＩＳ
ＦＥＴとをそれぞれ有して成る。このようなセンサ素子
付き半導体装置において、本発明の講じた手段は、セン
サ半導体構造においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第１導
電型の高濃度領域を設けたことを特徴とする。この第１
導電型の高濃度領域の形成領域としては、少なくとも上
記主半導体構造に近接する側の領域にあることが望まし
く、また、センサ半導体構造が平面的に環状セル構造で
ある場合には、第１導電型の高濃度領域の形成領域は環
状セル構造のうち湾曲範囲にあることが望ましい。
半導体装置は、同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、主半
導体構造及びセンサ半導体構造は、第１導電型のエミッ
タ半導体領域、第２導電型のベース半導体領域、及び第
１導電型のコレクタ半導体領域から成るバイポーラトラ
ンジスタ構造を少なくとも含む基本構造と、上記ベース
半導体領域に対しその多数キャリアを注入可能のＭＩＳ
ＦＥＴとをそれぞれ有して成る。このようなセンサ素子
付き半導体装置において、本発明の講じた手段は、セン
サ半導体構造においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第１導
電型の高濃度領域を設けたことを特徴とする。この第１
導電型の高濃度領域の形成領域としては、少なくとも上
記主半導体構造に近接する側の領域にあることが望まし
く、また、センサ半導体構造が平面的に環状セル構造で
ある場合には、第１導電型の高濃度領域の形成領域は環
状セル構造のうち湾曲範囲にあることが望ましい。
【０００７】上記基本構造がバイポーラトランジスタ構
造のみから成るときはＩＧＢＴである。このＩＧＢＴは
縦型ＩＧＢＴであっても良いが、上記電極が上記基板の
主面上に形成された横型ＩＧＢＴであることが望まし
い。また、ＩＧＢＴに限らず、バイポーラトランジスタ
構造の他に、上記ベース半導体領域及び上記コレクタ半
導体領域を共有する逆型のバイポーラトランジスタ構造
を含むサイリスタ構造であっても良い。
造のみから成るときはＩＧＢＴである。このＩＧＢＴは
縦型ＩＧＢＴであっても良いが、上記電極が上記基板の
主面上に形成された横型ＩＧＢＴであることが望まし
い。また、ＩＧＢＴに限らず、バイポーラトランジスタ
構造の他に、上記ベース半導体領域及び上記コレクタ半
導体領域を共有する逆型のバイポーラトランジスタ構造
を含むサイリスタ構造であっても良い。
【０００８】
【作用】主半導体構造及びセンサ半導体構造の多数キャ
リア注入用のＭＩＳＦＥＴを共にオン状態にさせると、
ベース半導体領域にはその多数キャリアが注入される。
リア注入用のＭＩＳＦＥＴを共にオン状態にさせると、
ベース半導体領域にはその多数キャリアが注入される。
【０００９】これにより主半導体構造のベース半導体領
域の伝導度は変調され、その主半導体構造のバイポーラ
トランジスタがオン状態となって主半導体構造では大電
流容量の電流が流れる。当然のことながら、コレクタ・
エミッタ間電圧を高めるとコレクタ電流は線形的に増大
するので、従来と同様に線形性の特性を示す。しかしな
がら、センサ半導体構造における多数キャリア注入用の
ＭＩＳＦＥＴがオンしてもコレクタ・エミッタ間電圧が
低いときには、センサ半導体構造のバイポーラトランジ
スタはオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、センサ半導体構造ではエミッ
タ半導体領域に導電接触する電極にベース半導体領域を
部分的に短絡させる第１導電型の高濃度領域が存在して
いるため、センサ半導体構造のバイポーラトランジスタ
のベースとエミッタとの間に短絡抵抗が部分的に介在し
ており、センサ半導体構造のベース半導体領域に対しＭ
ＩＳＦＥＴにより多数キャリアが注入されても、この多
数キャリアが上記電極へ引き抜かれてしまうからであ
る。従って、コレクタ・エミッタ間電圧が低いときには
センサ半導体構造のコレクタ電流はＭＩＳＦＥＴのオン
電流の値に留まる。コレクタ・エミッタ間電圧を上げて
行くと、ある跳ね上がり電圧において短絡抵抗の電圧降
下によりバイポーラトランジスタのエミッタとベースの
接合が順バイアスされ、センサ半導体構造におけるバイ
ポーラトランジスタもオン状態となり、跳ね上がり電圧
前のコレクタ電流に比べると離散的で高い電流値とな
る。従って、この跳ね上がり電圧の前後ではコレクタ電
流はあるステップ幅だけ跳ね上がる。
域の伝導度は変調され、その主半導体構造のバイポーラ
トランジスタがオン状態となって主半導体構造では大電
流容量の電流が流れる。当然のことながら、コレクタ・
エミッタ間電圧を高めるとコレクタ電流は線形的に増大
するので、従来と同様に線形性の特性を示す。しかしな
がら、センサ半導体構造における多数キャリア注入用の
ＭＩＳＦＥＴがオンしてもコレクタ・エミッタ間電圧が
低いときには、センサ半導体構造のバイポーラトランジ
スタはオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、センサ半導体構造ではエミッ
タ半導体領域に導電接触する電極にベース半導体領域を
部分的に短絡させる第１導電型の高濃度領域が存在して
いるため、センサ半導体構造のバイポーラトランジスタ
のベースとエミッタとの間に短絡抵抗が部分的に介在し
ており、センサ半導体構造のベース半導体領域に対しＭ
ＩＳＦＥＴにより多数キャリアが注入されても、この多
数キャリアが上記電極へ引き抜かれてしまうからであ
る。従って、コレクタ・エミッタ間電圧が低いときには
センサ半導体構造のコレクタ電流はＭＩＳＦＥＴのオン
電流の値に留まる。コレクタ・エミッタ間電圧を上げて
行くと、ある跳ね上がり電圧において短絡抵抗の電圧降
下によりバイポーラトランジスタのエミッタとベースの
接合が順バイアスされ、センサ半導体構造におけるバイ
ポーラトランジスタもオン状態となり、跳ね上がり電圧
前のコレクタ電流に比べると離散的で高い電流値とな
る。従って、この跳ね上がり電圧の前後ではコレクタ電
流はあるステップ幅だけ跳ね上がる。
【００１０】この跳ね上がり電圧を検出電圧として設定
することにより、オン電圧の検出にはステップ幅の検出
マージンがあるため、異常時におけるオン電圧を高精度
に検出可能であって、センサ素子が無いものと同様に、
歩留りの向上を図り得る。跳ね上がり電圧は、第１導電
型の高濃度領域の形成規模を大小変化させることにより
高低変化させることができるので、検出電圧の設定には
自由度がある。
することにより、オン電圧の検出にはステップ幅の検出
マージンがあるため、異常時におけるオン電圧を高精度
に検出可能であって、センサ素子が無いものと同様に、
歩留りの向上を図り得る。跳ね上がり電圧は、第１導電
型の高濃度領域の形成規模を大小変化させることにより
高低変化させることができるので、検出電圧の設定には
自由度がある。
【００１１】第１導電型の高濃度領域の形成領域が上記
主半導体構造に近接する側の領域にある場合には、主半
導体構造のバイポーラトランジスタがセンサ半導体構造
のバイポーラトランジスタよりも先にオン状態となるよ
うに、近接領域側にエミッタ領域を形成せずに、上記第
１導電型の高濃度領域でセンサ半導体構造のうち近接領
域側のバイポーラトランジスタを抑圧し、相互干渉を防
止するためである。
主半導体構造に近接する側の領域にある場合には、主半
導体構造のバイポーラトランジスタがセンサ半導体構造
のバイポーラトランジスタよりも先にオン状態となるよ
うに、近接領域側にエミッタ領域を形成せずに、上記第
１導電型の高濃度領域でセンサ半導体構造のうち近接領
域側のバイポーラトランジスタを抑圧し、相互干渉を防
止するためである。
【００１２】また、センサ半導体構造が平面的に環状セ
ル構造である場合において、第１導電型の高濃度領域の
形成領域が環状セル構造のうち湾曲範囲にあるときに
は、センサ半導体構造側のラッチアップを防止すること
ができる。湾曲範囲にエミッタ領域を形成した場合、バ
イポーラトランジスタがオン状態となった後は、平面円
弧状のコレクタ領域に対しては周りから電流が集中して
コレクタ抵抗の電圧降下量が大きく、ＭＩＳＦＥＴのソ
ース領域を含む寄生バイポーラトランジスタがオン状態
となり、ラッチアップを生じ易いが、湾曲範囲には第１
導電型の高濃度領域が形成されているので、ラッチアッ
プを有効に防止できる。
ル構造である場合において、第１導電型の高濃度領域の
形成領域が環状セル構造のうち湾曲範囲にあるときに
は、センサ半導体構造側のラッチアップを防止すること
ができる。湾曲範囲にエミッタ領域を形成した場合、バ
イポーラトランジスタがオン状態となった後は、平面円
弧状のコレクタ領域に対しては周りから電流が集中して
コレクタ抵抗の電圧降下量が大きく、ＭＩＳＦＥＴのソ
ース領域を含む寄生バイポーラトランジスタがオン状態
となり、ラッチアップを生じ易いが、湾曲範囲には第１
導電型の高濃度領域が形成されているので、ラッチアッ
プを有効に防止できる。
【００１３】横型ＩＧＢＴ等の横型半導体装置の場合に
は、第１導電型の高濃度領域はＭＩＳＦＥＴのソース領
域の形成と同時に形成することができ、製造プロセスの
簡略化に寄与する。
は、第１導電型の高濃度領域はＭＩＳＦＥＴのソース領
域の形成と同時に形成することができ、製造プロセスの
簡略化に寄与する。
【００１４】
【実施例】次に、本発明の実施例に係るセンサ素子付き
ＩＧＢＴを添付図面に基づいて説明する。
ＩＧＢＴを添付図面に基づいて説明する。
【００１５】図１は本発明の実施例に係るセンサ素子付
き横型ＩＧＢＴの半導体構造を示す平面図、図２は図１
のＡ−Ａ′線に沿って切断した状態を示す断面図、図３
は図１のＢ−Ｂ′線及びＣ−Ｃ′に沿って切断した状態
を示す断面図、図４は図１のＤ−Ｄ′線に沿って切断し
た状態を示す断面図である。
き横型ＩＧＢＴの半導体構造を示す平面図、図２は図１
のＡ−Ａ′線に沿って切断した状態を示す断面図、図３
は図１のＢ−Ｂ′線及びＣ−Ｃ′に沿って切断した状態
を示す断面図、図４は図１のＤ−Ｄ′線に沿って切断し
た状態を示す断面図である。
【００１６】このセンサ素子付き横型ＩＧＢＴ１００
は、同一のｎ型半導体基板（チップ）１０の主面側に主
ＩＧＢＴセル部ＣM とセンサセル部ＣS が作り込まれて
いる。
は、同一のｎ型半導体基板（チップ）１０の主面側に主
ＩＧＢＴセル部ＣM とセンサセル部ＣS が作り込まれて
いる。
【００１７】なお、図１には主ＩＧＢＴセル部ＣM のう
ちセンサセル部ＣS の近傍領域のみが示されている。主
ＩＧＢＴセル部ＣM 及びセンサセル部ＣS は図１に示す
ようにそれぞれ独立に分離されており、平面的に環状セ
ル構造である。主ＩＧＢＴセル部ＣM 及びセンサセル部
ＣS の断面半導体構造は、ｎ型半導体基板（チップ）１
０の主面側に形成されたｐ型のベース領域（トランジス
タのコレクタ領域）１１Ａ，１１ａと、このｐ型のベー
ス領域１１Ａ，１１ａ内の主面側に形成されたｐ+ 型コ
ンタクト領域１２Ａ，１２ｂと、ｎ型半導体基板１０の
主面側でｐ型のベース領域１１Ａ，１１ａの外周をトラ
ンジスタのｎ型ベース領域たるドリフト領域１３Ａ，１
３ａを残して取り巻く多数キャリヤ（電子）注入抑制用
のｎ+ 型のバッファ領域１４Ａ，１４ａとを有してい
る。主ＩＧＢＴセル部ＣM のベース領域１１Ａを取り巻
くバッファ領域１４Ａ内の主面側にはＩＧＢＴのｐ+ 型
のコレクタ領域（アノード領域）１５Ａが形成されてい
る。センサセル部ＣS のベース領域１１ａを取り巻くバ
ッファ領域１４ａ内の主面側においては、その周回方向
に沿って部分的にＩＧＢＴのｐ+ 型のコレクタ領域（ア
ノード領域）１５ａ又はｎ++型のアノードショート領域
３０が形成されている。アノードショート領域３０の形
成領域は、主ＩＧＢＴセル部ＣM とセンサセル部ＣS の
境界領域（近接領域）側における環状セル構造の湾曲範
囲（円弧範囲）に亘っており、またそれとは反対側の湾
曲範囲にもアノードショート領域３０が形成されてい
る。従って、センサセル部ＣS のｐ+ 型のコレクタ領域
１５ａは環状セル構造のうち残る直線部分に形成されて
いる。
ちセンサセル部ＣS の近傍領域のみが示されている。主
ＩＧＢＴセル部ＣM 及びセンサセル部ＣS は図１に示す
ようにそれぞれ独立に分離されており、平面的に環状セ
ル構造である。主ＩＧＢＴセル部ＣM 及びセンサセル部
ＣS の断面半導体構造は、ｎ型半導体基板（チップ）１
０の主面側に形成されたｐ型のベース領域（トランジス
タのコレクタ領域）１１Ａ，１１ａと、このｐ型のベー
ス領域１１Ａ，１１ａ内の主面側に形成されたｐ+ 型コ
ンタクト領域１２Ａ，１２ｂと、ｎ型半導体基板１０の
主面側でｐ型のベース領域１１Ａ，１１ａの外周をトラ
ンジスタのｎ型ベース領域たるドリフト領域１３Ａ，１
３ａを残して取り巻く多数キャリヤ（電子）注入抑制用
のｎ+ 型のバッファ領域１４Ａ，１４ａとを有してい
る。主ＩＧＢＴセル部ＣM のベース領域１１Ａを取り巻
くバッファ領域１４Ａ内の主面側にはＩＧＢＴのｐ+ 型
のコレクタ領域（アノード領域）１５Ａが形成されてい
る。センサセル部ＣS のベース領域１１ａを取り巻くバ
ッファ領域１４ａ内の主面側においては、その周回方向
に沿って部分的にＩＧＢＴのｐ+ 型のコレクタ領域（ア
ノード領域）１５ａ又はｎ++型のアノードショート領域
３０が形成されている。アノードショート領域３０の形
成領域は、主ＩＧＢＴセル部ＣM とセンサセル部ＣS の
境界領域（近接領域）側における環状セル構造の湾曲範
囲（円弧範囲）に亘っており、またそれとは反対側の湾
曲範囲にもアノードショート領域３０が形成されてい
る。従って、センサセル部ＣS のｐ+ 型のコレクタ領域
１５ａは環状セル構造のうち残る直線部分に形成されて
いる。
【００１８】主ＩＧＢＴセル部ＣM 及びセンサセル部Ｃ
S に共通のコレクタ（アノード）電極１６がｐ+ 型のコ
レクタ領域１５Ａ及びアノードショート領域３０にオー
ミック接触しており、また、主ＩＧＢＴセル部ＣM のエ
ミッタ（カソード）電極１７とセンサセル部ＣS のエミ
ッタ（カソード）電極１８がそれぞれのｐ+ 型コンタク
ト領域１２Ａ，１２ａにオーミック接触している。ま
た、主ＩＧＢＴセル部ＣM は、ｐ型のベース領域１１Ａ
の主面側において部分的にｐ+ 型コンタクト領域１２Ａ
に重なりエミッタ電極１７にオーミック接触するｎ++型
のソース領域１９Ａと、これとドリフト領域１３Ａとに
挟まれたｐ型のベース領域１１Ａの主面にゲート絶縁膜
２０Ａを介して形成されたポリシリコンのゲート電極２
１Ａとを有している。また同様に、センサセル部Ｃ
S も、ｐ型のベース領域１１ａの主面側において部分的
にｐ+ 型コンタクト領域１２ａに重なりエミッタ電極１
８にオーミック接触するｎ++型のソース領域１９ａと、
これとドリフト領域１３ａとに挟まれたｐ型のベース領
域１１ａの主面にゲート絶縁膜２０ａを介して形成され
たポリシリコンのゲート電極２１ａとを有している。
S に共通のコレクタ（アノード）電極１６がｐ+ 型のコ
レクタ領域１５Ａ及びアノードショート領域３０にオー
ミック接触しており、また、主ＩＧＢＴセル部ＣM のエ
ミッタ（カソード）電極１７とセンサセル部ＣS のエミ
ッタ（カソード）電極１８がそれぞれのｐ+ 型コンタク
ト領域１２Ａ，１２ａにオーミック接触している。ま
た、主ＩＧＢＴセル部ＣM は、ｐ型のベース領域１１Ａ
の主面側において部分的にｐ+ 型コンタクト領域１２Ａ
に重なりエミッタ電極１７にオーミック接触するｎ++型
のソース領域１９Ａと、これとドリフト領域１３Ａとに
挟まれたｐ型のベース領域１１Ａの主面にゲート絶縁膜
２０Ａを介して形成されたポリシリコンのゲート電極２
１Ａとを有している。また同様に、センサセル部Ｃ
S も、ｐ型のベース領域１１ａの主面側において部分的
にｐ+ 型コンタクト領域１２ａに重なりエミッタ電極１
８にオーミック接触するｎ++型のソース領域１９ａと、
これとドリフト領域１３ａとに挟まれたｐ型のベース領
域１１ａの主面にゲート絶縁膜２０ａを介して形成され
たポリシリコンのゲート電極２１ａとを有している。
【００１９】ここで、主ＩＧＢＴセル部ＣM におけるベ
ース領域１１Ａ，コンタクト領域１２Ａ，ドリフト領域
（ベース領域）１３Ａ，バッファ領域１４Ａ及びコレク
タ領域１５Ａは、等価回路的には図５に示す大規模なｐ
ｎｐ型バイポーラトランジスタＱpnp を構成しており、
ＩＧＢＴのコレクタ領域１５ＡはそのトランジスタＱ
pnp のエミッタ領域に相当し、ＩＧＢＴのベース領域１
１ＡはそのトランジスタＱpnp のコレクタ領域に相当し
ている。また同様に、センサセル部ＣS におけるエミッ
タ領域１１ａ，コンタクト領域１２ａ，ドリフト領域
（ベース領域）１３ａ，バッファ領域１４ａ及びコレク
タ領域１５ａは、小規模なｐｎｐ型バイポーラトランジ
スタｑpnp を構成しており、ＩＧＢＴのコレクタ領域１
５ａはそのトランジスタｑpnp のエミッタ領域に相当
し、ＩＧＢＴのコレクタ領域１１ａはそのトランジスタ
ｑpnp のコレクタ領域に相当している。このように主Ｉ
ＧＢＴセル部ＣM 及びセンサセル部ＣS には、それぞれ
独立分離され、同一等価回路の基本構造を成すバイポー
ラトランジスタＱpnp ，ｑpnp が作り込まれている。そ
して、主ＩＧＢＴセル部ＣM におけるソース領域１９
Ａ，チャネル領域たるベース領域１１Ａの主面領域，ド
レイン領域たるドリフト領域１３Ａ，ゲート絶縁膜２０
Ａ，及びゲート電極２１Ａは、図５に示すように、ドリ
フト領域１３Ａに対する多数キャリア（電子）注入用の
ｎチャネル型ＭＯＳＦＥＴ（絶縁ゲート電界効果型トラ
ンジスタ：ＭＩＳＦＥＴ）Ｆn を構成している。センサ
セル部ＣS におけるソース領域１９ａ，チャネル領域た
るベース領域１１ａの主面領域，ドレイン領域たるドリ
フト領域１３ａ，ゲート絶縁膜２０ａ，及びゲート電極
２１ａは、図５に示すようにドリフト領域１３ａに対す
る多数キャリア注入用のｎチャネル型ＭＯＳＦＥＴ（ｆ
n ）を構成している。
ース領域１１Ａ，コンタクト領域１２Ａ，ドリフト領域
（ベース領域）１３Ａ，バッファ領域１４Ａ及びコレク
タ領域１５Ａは、等価回路的には図５に示す大規模なｐ
ｎｐ型バイポーラトランジスタＱpnp を構成しており、
ＩＧＢＴのコレクタ領域１５ＡはそのトランジスタＱ
pnp のエミッタ領域に相当し、ＩＧＢＴのベース領域１
１ＡはそのトランジスタＱpnp のコレクタ領域に相当し
ている。また同様に、センサセル部ＣS におけるエミッ
タ領域１１ａ，コンタクト領域１２ａ，ドリフト領域
（ベース領域）１３ａ，バッファ領域１４ａ及びコレク
タ領域１５ａは、小規模なｐｎｐ型バイポーラトランジ
スタｑpnp を構成しており、ＩＧＢＴのコレクタ領域１
５ａはそのトランジスタｑpnp のエミッタ領域に相当
し、ＩＧＢＴのコレクタ領域１１ａはそのトランジスタ
ｑpnp のコレクタ領域に相当している。このように主Ｉ
ＧＢＴセル部ＣM 及びセンサセル部ＣS には、それぞれ
独立分離され、同一等価回路の基本構造を成すバイポー
ラトランジスタＱpnp ，ｑpnp が作り込まれている。そ
して、主ＩＧＢＴセル部ＣM におけるソース領域１９
Ａ，チャネル領域たるベース領域１１Ａの主面領域，ド
レイン領域たるドリフト領域１３Ａ，ゲート絶縁膜２０
Ａ，及びゲート電極２１Ａは、図５に示すように、ドリ
フト領域１３Ａに対する多数キャリア（電子）注入用の
ｎチャネル型ＭＯＳＦＥＴ（絶縁ゲート電界効果型トラ
ンジスタ：ＭＩＳＦＥＴ）Ｆn を構成している。センサ
セル部ＣS におけるソース領域１９ａ，チャネル領域た
るベース領域１１ａの主面領域，ドレイン領域たるドリ
フト領域１３ａ，ゲート絶縁膜２０ａ，及びゲート電極
２１ａは、図５に示すようにドリフト領域１３ａに対す
る多数キャリア注入用のｎチャネル型ＭＯＳＦＥＴ（ｆ
n ）を構成している。
【００２０】上記の主ＩＧＢＴセル部ＣM 及びセンサセ
ル部ＣS は、共にＩＧＢＴの基本構造を有しているが、
センサセル部ＣS においては、バッファ領域１４ａ内の
主面側に部分的なｎ++型のアノードショート領域３０が
形成されている。このアノードショート領域３０の存在
は、コレクタ電極６に対してバッファ領域１４ａの拡散
抵抗ｒx を介してドリフト領域１３ａを接続し、コレク
タ領域（トランジスタのエミッタ）１５ａを部分的に短
絡している。即ち、この部分を等価回路的に見ると、図
５に示すように、バイポーラトランジスタｑpnp のベー
スとエミッタとの間に拡散抵抗ｒx が接続されたものと
なっている。この拡散抵抗ｒx の値はアノードショート
率（アノードショート領域３０の面積とコレクタ領域１
５ａの面積との和に対するアノードショート領域３０の
面積の比）によって調整可能である。
ル部ＣS は、共にＩＧＢＴの基本構造を有しているが、
センサセル部ＣS においては、バッファ領域１４ａ内の
主面側に部分的なｎ++型のアノードショート領域３０が
形成されている。このアノードショート領域３０の存在
は、コレクタ電極６に対してバッファ領域１４ａの拡散
抵抗ｒx を介してドリフト領域１３ａを接続し、コレク
タ領域（トランジスタのエミッタ）１５ａを部分的に短
絡している。即ち、この部分を等価回路的に見ると、図
５に示すように、バイポーラトランジスタｑpnp のベー
スとエミッタとの間に拡散抵抗ｒx が接続されたものと
なっている。この拡散抵抗ｒx の値はアノードショート
率（アノードショート領域３０の面積とコレクタ領域１
５ａの面積との和に対するアノードショート領域３０の
面積の比）によって調整可能である。
【００２１】ゲート端子Ｇに高電位を印加すると、ＭＯ
ＳＦＥＴ（Ｆn ，ｆn ）が共にオン状態になり、エミッ
タ端子Ｅ，ＥS から多数キャリア（電子）がｐｎｐ型バ
イポーラトランジスタＱpnp ，ｑpnp のｎ型のドリフト
領域１３Ａ，１３ａに注入される。これにより主ＩＧＢ
Ｔセル部ＣM におけるドリフト領域１３Ａの伝導度は変
調され、ｐｎｐ型バイポーラトランジスタＱpnp がオン
状態となってコレクタ抵抗Ｒを介して主ＩＧＢＴセル部
ＣM では大電流容量の電流が流れる。当然のことなが
ら、コレクタ・エミッタ間電圧を高めるとコレクタ電流
は線形的に増大するので、従来と同様に図１２に示す特
性を示す。しかしながら、センサセル部ＣS におけるＭ
ＯＳＦＥＴｆn がオンしてもコレクタ・エミッタ間電圧
が低いときには、ｐｎｐ型バイポーラトランジスタｑ
pnp はオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、アノードショート領域３０の
存在による拡散抵抗ｒx がｐｎｐ型バイポーラトランジ
スタｑpnp のベース（ドリフト領域１３ａ）とコレクタ
電極１６との間に介在しているため、ドリフト領域１３
ａに対しＭＯＳＦＥＴｆn により多数キャリア（電子）
が注入されても、この多数キャリアがコレクタ電極１６
へ引き抜かれてしまうからである。従って、コレクタ・
エミッタ間電圧ＶCEが低いときには図６に示すようにセ
ンサセル部ＣS のコレクタ電流はＭＯＳＦＥＴｆn のオ
ン電流の値に留まる。このコレクタ・エミッタ間電圧Ｖ
CEの低電圧範囲はＭＯＳＦＥＴｆn の特性に近似してい
る。コレクタ・エミッタ間電圧ＶCEを上げて行くと、跳
ね上がり電圧ＶX において拡散抵抗ｒx の電圧降下によ
りバイポーラトランジスタｑpnp のエミッタとベースの
接合が順バイアスされ、バイポーラトランジスタｑpnp
がオン状態となり、跳ね上がり電圧ＶX 前のコレクタ電
流ＩS の値ＩSoに比べると離散的で高い電流値ＩSo3と
なる。従って、この跳ね上がり電圧ＶX の前後ではコレ
クタ電流ＩS はステップ幅ΔＩS3だけ跳ね上がる。この
ようなステップ幅ΔＩS を示す理由は、アノードショー
ト領域３０によるＩＧＢＴ動作の抑制（律速）が破れて
その跳ね上が上がり電圧ＶX でのＩＧＢＴ動作でのコレ
クタ電流の値が回復し顕在化するからである。ここで、
アノードショート率が大きい（アノードショート領域の
面積が大きい）場合は、拡散抵抗ｒx が小さく、バイポ
ーラトランジスタｑpnp の抑圧度が高いので、跳ね上が
上がり電圧ＶX は高い値を示し、アノードショート率が
小さい（アノードショート領域の面積が小さい）場合
は、拡散抵抗ｒx が大きく、バイポーラトランジスタｑ
pnp の抑圧度が低いので、跳ね上が上がり電圧ＶX は低
い値となる。従って、アノードショート率を調整するこ
とにより、跳ね上が上がり電圧ＶX の値を増減可能であ
る。このアノードショート率の調整は前述したようにア
ノードショート領域３０の形成規模を拡大縮小すること
により容易に達成することができる。アノードショート
領域３０の濃度調整もアノードショート率の調整要因で
あるが、アノードショート領域３０は、ソース領域１９
Ａ，１９ａの形成と同時に同一マスクで形成することが
望ましく、単独プロセスによりソース領域１９Ａ，１９
ａの濃度と異なる濃度に設定することはプロセスの追加
を招く。
ＳＦＥＴ（Ｆn ，ｆn ）が共にオン状態になり、エミッ
タ端子Ｅ，ＥS から多数キャリア（電子）がｐｎｐ型バ
イポーラトランジスタＱpnp ，ｑpnp のｎ型のドリフト
領域１３Ａ，１３ａに注入される。これにより主ＩＧＢ
Ｔセル部ＣM におけるドリフト領域１３Ａの伝導度は変
調され、ｐｎｐ型バイポーラトランジスタＱpnp がオン
状態となってコレクタ抵抗Ｒを介して主ＩＧＢＴセル部
ＣM では大電流容量の電流が流れる。当然のことなが
ら、コレクタ・エミッタ間電圧を高めるとコレクタ電流
は線形的に増大するので、従来と同様に図１２に示す特
性を示す。しかしながら、センサセル部ＣS におけるＭ
ＯＳＦＥＴｆn がオンしてもコレクタ・エミッタ間電圧
が低いときには、ｐｎｐ型バイポーラトランジスタｑ
pnp はオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、アノードショート領域３０の
存在による拡散抵抗ｒx がｐｎｐ型バイポーラトランジ
スタｑpnp のベース（ドリフト領域１３ａ）とコレクタ
電極１６との間に介在しているため、ドリフト領域１３
ａに対しＭＯＳＦＥＴｆn により多数キャリア（電子）
が注入されても、この多数キャリアがコレクタ電極１６
へ引き抜かれてしまうからである。従って、コレクタ・
エミッタ間電圧ＶCEが低いときには図６に示すようにセ
ンサセル部ＣS のコレクタ電流はＭＯＳＦＥＴｆn のオ
ン電流の値に留まる。このコレクタ・エミッタ間電圧Ｖ
CEの低電圧範囲はＭＯＳＦＥＴｆn の特性に近似してい
る。コレクタ・エミッタ間電圧ＶCEを上げて行くと、跳
ね上がり電圧ＶX において拡散抵抗ｒx の電圧降下によ
りバイポーラトランジスタｑpnp のエミッタとベースの
接合が順バイアスされ、バイポーラトランジスタｑpnp
がオン状態となり、跳ね上がり電圧ＶX 前のコレクタ電
流ＩS の値ＩSoに比べると離散的で高い電流値ＩSo3と
なる。従って、この跳ね上がり電圧ＶX の前後ではコレ
クタ電流ＩS はステップ幅ΔＩS3だけ跳ね上がる。この
ようなステップ幅ΔＩS を示す理由は、アノードショー
ト領域３０によるＩＧＢＴ動作の抑制（律速）が破れて
その跳ね上が上がり電圧ＶX でのＩＧＢＴ動作でのコレ
クタ電流の値が回復し顕在化するからである。ここで、
アノードショート率が大きい（アノードショート領域の
面積が大きい）場合は、拡散抵抗ｒx が小さく、バイポ
ーラトランジスタｑpnp の抑圧度が高いので、跳ね上が
上がり電圧ＶX は高い値を示し、アノードショート率が
小さい（アノードショート領域の面積が小さい）場合
は、拡散抵抗ｒx が大きく、バイポーラトランジスタｑ
pnp の抑圧度が低いので、跳ね上が上がり電圧ＶX は低
い値となる。従って、アノードショート率を調整するこ
とにより、跳ね上が上がり電圧ＶX の値を増減可能であ
る。このアノードショート率の調整は前述したようにア
ノードショート領域３０の形成規模を拡大縮小すること
により容易に達成することができる。アノードショート
領域３０の濃度調整もアノードショート率の調整要因で
あるが、アノードショート領域３０は、ソース領域１９
Ａ，１９ａの形成と同時に同一マスクで形成することが
望ましく、単独プロセスによりソース領域１９Ａ，１９
ａの濃度と異なる濃度に設定することはプロセスの追加
を招く。
【００２２】次に、上記センサ素子付き横型ＩＧＢＴ１
００のオン電圧検出動作を説明する。図７は、センサ素
子付き横型ＩＧＢＴ１００の基板１０にゲート制御回路
１と検出回路４０とを作り込んだ回路構成を示す。検出
回路４０は、ＩＧＢＴ１００のセンサセル部ＣS のエミ
ッタ電極ＥS と主ＩＧＢＴセル部ＣM のエミッタ電極Ｅ
との間に接続された１０００Ω以下の比較的低抵抗のセ
ンサ抵抗ｒS と、比較電圧ＶREF を反転入力とすると共
にセンサセル部ＣS のエミッタ電極ＥS の電位を非反転
入力とするコンパレータ（比較器）４２とから成る。
今、ゲート制御回路１からのゲート制御信号の論理振幅
を正常時には例えば図６及び図１２に示すゲート電圧Ｖ
G1とし、オン状態での主ＩＧＢＴセル部ＣM のコレクタ
電流（通電電流）ＩC をＩ1 とすると、オン状態での主
ＩＧＢＴセル部ＣM のコレクタ・エミッタ電圧ＶCE（オ
ン電圧ＶON）はＶ1 である。このときセンサセル部ＣS
のコレクタ・エミッタ間電圧ＶS とそのコレクタ電流Ｉ
S は図６の特性曲線とバイアス線Ｌ1 との交点（ＶS0,
ＩS0）で与えられる。ゲート制御回路１に異常が発生
し、ゲート制御信号の論理振幅が低下して例えば図６及
び図１２に示すゲート電圧ＶG3になったとすれば、イン
タクタンス負荷Ｌの相互誘導により依然として同じ値の
コレクタ電流Ｉ1 がＩＧＢＴ１００に流れようとするた
め、主ＩＧＢＴセル部ＣM のコレクタ・エミッタ電圧Ｖ
CEは急激にＶ1 からＶ2 にまで上昇する。
００のオン電圧検出動作を説明する。図７は、センサ素
子付き横型ＩＧＢＴ１００の基板１０にゲート制御回路
１と検出回路４０とを作り込んだ回路構成を示す。検出
回路４０は、ＩＧＢＴ１００のセンサセル部ＣS のエミ
ッタ電極ＥS と主ＩＧＢＴセル部ＣM のエミッタ電極Ｅ
との間に接続された１０００Ω以下の比較的低抵抗のセ
ンサ抵抗ｒS と、比較電圧ＶREF を反転入力とすると共
にセンサセル部ＣS のエミッタ電極ＥS の電位を非反転
入力とするコンパレータ（比較器）４２とから成る。
今、ゲート制御回路１からのゲート制御信号の論理振幅
を正常時には例えば図６及び図１２に示すゲート電圧Ｖ
G1とし、オン状態での主ＩＧＢＴセル部ＣM のコレクタ
電流（通電電流）ＩC をＩ1 とすると、オン状態での主
ＩＧＢＴセル部ＣM のコレクタ・エミッタ電圧ＶCE（オ
ン電圧ＶON）はＶ1 である。このときセンサセル部ＣS
のコレクタ・エミッタ間電圧ＶS とそのコレクタ電流Ｉ
S は図６の特性曲線とバイアス線Ｌ1 との交点（ＶS0,
ＩS0）で与えられる。ゲート制御回路１に異常が発生
し、ゲート制御信号の論理振幅が低下して例えば図６及
び図１２に示すゲート電圧ＶG3になったとすれば、イン
タクタンス負荷Ｌの相互誘導により依然として同じ値の
コレクタ電流Ｉ1 がＩＧＢＴ１００に流れようとするた
め、主ＩＧＢＴセル部ＣM のコレクタ・エミッタ電圧Ｖ
CEは急激にＶ1 からＶ2 にまで上昇する。
【００２３】このときセンサセル部ＣS のコレクタ・エ
ミッタ間電圧ＶS とそのコレクタ電流ＩS は図６の特性
曲線とバイアス線Ｌ2 との交点で与えられるが、その交
点はステップ幅にあるため、コレクタ・エミッタ間電圧
ＶS はＶX で、コレクタ電流ＩS はＩS3となる。大雑把
に言えば、センサセル部ＣS の跳ね上が上がり電圧ＶX
を正常時の主ＩＧＢＴセル部ＣM のコレクタ・エミッタ
間電圧Ｖ1 と異常時のそれのコレクタ・エミッタ間電圧
Ｖ2 間に設定しておくことにより、異常が発生するとセ
ンサセル部ＣS のコレクタ電流ＩS はＩS0からＩS3へス
テップ的に跳ね上がる。異常発生前でのセンサ抵抗ｒs
の電圧降下はｒs ＩS0であるが、異常発生によりその電
圧降下はｒs ＩS3となり、ステップ的に上昇する。この
ステップアップによってコンパレータ４２が作動して検
出信号を発生させ、これによりゲート制御回路１から低
レベルの制御信号が出力され、ＩＧＢＴ１００は強制的
にオフ状態になる。ここで、電圧Ｖ1 →ＶX として、跳
ね上が上がり電圧ＶX を異常時のＩＧＢＴ１００の検出
電圧として設定しておくと、その検出電圧になれば、自
動的にＩＧＢＴ１００がオフ状態になる。例えば、セン
サセル部ＣS の大きさを２００μｍ×１２０μｍ、アノ
ードショート率を３０％とすると、ゲート電圧ＶG1が１
５Ｖの場合、ＩS0は約３ｍＡ、ＩS3は約２０ｍＡであ
り、跳ね上が上がり電圧ＶX は約１５Ｖとなる。比較電
圧ＶREが１Ｖのとき検出信号が発生するようにするため
には、センサ抵抗ｒs を５０Ωに設定しておけば良い。
このように、ゲート電圧の低下や負荷短絡等の異常時に
はセンサセル部ＣS が階段状の電流波形を示すため、そ
のステップ幅が検出マージンとなり、製造プロセスの条
件のバラツキにより素子特性にバラツキがあっても、検
出誤差はその検出マージンに吸収される。従って、高精
度の異常検出が実現される。これによってセンサ素子の
無いＩＧＢＴと同様の歩留りを得ることができる。ま
た、センサ抵抗ｒs は高抵抗である必要がなく、低抵抗
化を図ることができ、センサセル部ＣS の漏れ電流によ
る電圧降下も微小であり、検出回路の誤作動を防止する
ことができる。図８は主ＩＧＢＴセル部ＣM の平面全体
構成を示す。主ＩＧＢＴセル部ＣM は長い直線部を有す
る半島状の構造で形成されており、本例では１セル分の
サイズは１１００μｍ×１２０μｍである。このような
主ＩＧＢＴセル部ＣM は図９に示すように例えば１チッ
プ当り１０列配列配列されており、隣接する主ＩＧＢＴ
セル部ＣM は図８に示す左部分で連続している。最終段
の主ＩＧＢＴセル部ＣMの直線長さは他のものに比べ若
干短く形成されており、その空きスペースにセンサセル
部（センサ素子）ＣS が形成されている。本例における
センサセル部ＣSのサイズは２００μｍ×１２０μｍで
ある。最終段の主ＩＧＢＴセル部ＣM とセンサセル部Ｃ
S とは相互独立な半導体構造を有しているが、共通のコ
レクタ電極１６及びゲート電極２１ａ，２１ｂの配線長
を短くする必要がある都合上、またスペースの節約を図
るために、図１に示すように、最終段の主ＩＧＢＴセル
部ＣM とセンサセル部ＣS は近接して配置されている。
ここで、センサセル部ＣS におけるアノードショート領
域３０の形成領域は、主ＩＧＢＴセル部ＣM とセンサセ
ル部ＣS の境界領域（近接領域）側における環状セル構
造の湾曲範囲に亘っている。アノードショート領域３０
を境界領域側に形成する理由は、主ＩＧＢＴセル部ＣM
側のｐｎｐ型バイポーラトランジスタＱpnp がセンサセ
ル部ＣS 側のｐｎｐ型バイポーラトランジスタｑpnp よ
りも先にオン状態となるように、境界領域側にコレクタ
領域１５ａを形成せずに、アノードショート領域３０で
境界領域側のバイポーラトランジスタｑpnp を抑圧して
おくためである。また、また境界領域とは反対側の湾曲
範囲にもアノードショート領域３０が形成されており、
センサセル部ＣS のｐ+ 型のコレクタ領域１５ａは環状
セル構造のうち直線部分に形成されている。湾曲範囲に
コレクタ領域１５ａを形成した場合、バイポーラトラン
ジスタｑpnp がオン状態となった後は、平面円弧状のエ
ミッタ領域１１ａに対しては周りから電流が集中してコ
レクタ抵抗ｒの電圧降下量が大きく、ソース領域１９
ａ，ベース領域１１ａ，ドリフト領域１３ａで構成され
る寄生ｎｐｎ型バイポーラトランジスタがオン状態とな
り、ラッチアップを生じ易い。この電流集中によるセン
サセル部ＣS のラッチアップを防止する目的で、湾曲範
囲にコレクタ領域１５ａを形成せず、コレクタ領域１５
ａは直線部のみに形成されている。
ミッタ間電圧ＶS とそのコレクタ電流ＩS は図６の特性
曲線とバイアス線Ｌ2 との交点で与えられるが、その交
点はステップ幅にあるため、コレクタ・エミッタ間電圧
ＶS はＶX で、コレクタ電流ＩS はＩS3となる。大雑把
に言えば、センサセル部ＣS の跳ね上が上がり電圧ＶX
を正常時の主ＩＧＢＴセル部ＣM のコレクタ・エミッタ
間電圧Ｖ1 と異常時のそれのコレクタ・エミッタ間電圧
Ｖ2 間に設定しておくことにより、異常が発生するとセ
ンサセル部ＣS のコレクタ電流ＩS はＩS0からＩS3へス
テップ的に跳ね上がる。異常発生前でのセンサ抵抗ｒs
の電圧降下はｒs ＩS0であるが、異常発生によりその電
圧降下はｒs ＩS3となり、ステップ的に上昇する。この
ステップアップによってコンパレータ４２が作動して検
出信号を発生させ、これによりゲート制御回路１から低
レベルの制御信号が出力され、ＩＧＢＴ１００は強制的
にオフ状態になる。ここで、電圧Ｖ1 →ＶX として、跳
ね上が上がり電圧ＶX を異常時のＩＧＢＴ１００の検出
電圧として設定しておくと、その検出電圧になれば、自
動的にＩＧＢＴ１００がオフ状態になる。例えば、セン
サセル部ＣS の大きさを２００μｍ×１２０μｍ、アノ
ードショート率を３０％とすると、ゲート電圧ＶG1が１
５Ｖの場合、ＩS0は約３ｍＡ、ＩS3は約２０ｍＡであ
り、跳ね上が上がり電圧ＶX は約１５Ｖとなる。比較電
圧ＶREが１Ｖのとき検出信号が発生するようにするため
には、センサ抵抗ｒs を５０Ωに設定しておけば良い。
このように、ゲート電圧の低下や負荷短絡等の異常時に
はセンサセル部ＣS が階段状の電流波形を示すため、そ
のステップ幅が検出マージンとなり、製造プロセスの条
件のバラツキにより素子特性にバラツキがあっても、検
出誤差はその検出マージンに吸収される。従って、高精
度の異常検出が実現される。これによってセンサ素子の
無いＩＧＢＴと同様の歩留りを得ることができる。ま
た、センサ抵抗ｒs は高抵抗である必要がなく、低抵抗
化を図ることができ、センサセル部ＣS の漏れ電流によ
る電圧降下も微小であり、検出回路の誤作動を防止する
ことができる。図８は主ＩＧＢＴセル部ＣM の平面全体
構成を示す。主ＩＧＢＴセル部ＣM は長い直線部を有す
る半島状の構造で形成されており、本例では１セル分の
サイズは１１００μｍ×１２０μｍである。このような
主ＩＧＢＴセル部ＣM は図９に示すように例えば１チッ
プ当り１０列配列配列されており、隣接する主ＩＧＢＴ
セル部ＣM は図８に示す左部分で連続している。最終段
の主ＩＧＢＴセル部ＣMの直線長さは他のものに比べ若
干短く形成されており、その空きスペースにセンサセル
部（センサ素子）ＣS が形成されている。本例における
センサセル部ＣSのサイズは２００μｍ×１２０μｍで
ある。最終段の主ＩＧＢＴセル部ＣM とセンサセル部Ｃ
S とは相互独立な半導体構造を有しているが、共通のコ
レクタ電極１６及びゲート電極２１ａ，２１ｂの配線長
を短くする必要がある都合上、またスペースの節約を図
るために、図１に示すように、最終段の主ＩＧＢＴセル
部ＣM とセンサセル部ＣS は近接して配置されている。
ここで、センサセル部ＣS におけるアノードショート領
域３０の形成領域は、主ＩＧＢＴセル部ＣM とセンサセ
ル部ＣS の境界領域（近接領域）側における環状セル構
造の湾曲範囲に亘っている。アノードショート領域３０
を境界領域側に形成する理由は、主ＩＧＢＴセル部ＣM
側のｐｎｐ型バイポーラトランジスタＱpnp がセンサセ
ル部ＣS 側のｐｎｐ型バイポーラトランジスタｑpnp よ
りも先にオン状態となるように、境界領域側にコレクタ
領域１５ａを形成せずに、アノードショート領域３０で
境界領域側のバイポーラトランジスタｑpnp を抑圧して
おくためである。また、また境界領域とは反対側の湾曲
範囲にもアノードショート領域３０が形成されており、
センサセル部ＣS のｐ+ 型のコレクタ領域１５ａは環状
セル構造のうち直線部分に形成されている。湾曲範囲に
コレクタ領域１５ａを形成した場合、バイポーラトラン
ジスタｑpnp がオン状態となった後は、平面円弧状のエ
ミッタ領域１１ａに対しては周りから電流が集中してコ
レクタ抵抗ｒの電圧降下量が大きく、ソース領域１９
ａ，ベース領域１１ａ，ドリフト領域１３ａで構成され
る寄生ｎｐｎ型バイポーラトランジスタがオン状態とな
り、ラッチアップを生じ易い。この電流集中によるセン
サセル部ＣS のラッチアップを防止する目的で、湾曲範
囲にコレクタ領域１５ａを形成せず、コレクタ領域１５
ａは直線部のみに形成されている。
【００２４】なお、検出回路のセンサ抵抗ｒS は基板１
０上に拡散抵抗又はポリシリコン抵抗で作り込む。従っ
て、センサセル部ＣS のエミッタ端子ＥS は外部端子と
はならず、３端子（ゲート端子，コレクタ端子，エミッ
タ端子）のみが横型ＩＧＢＴの片面に位置する。なお、
本例のセンサセル部ＣS における部分的なアノードショ
ート領域３０の形成は、横型ＩＧＢＴに限らず、縦型Ｉ
ＧＢＴにも適用できる。尤も、横型ＩＧＢＴではアノー
ドショート領域３０の形成がソース領域１９Ａ，１９ａ
の形成プロセスで同時に達成できるので、製造容易であ
るという利点があり、また検出回路やゲート制御回路の
形成も容易である。
０上に拡散抵抗又はポリシリコン抵抗で作り込む。従っ
て、センサセル部ＣS のエミッタ端子ＥS は外部端子と
はならず、３端子（ゲート端子，コレクタ端子，エミッ
タ端子）のみが横型ＩＧＢＴの片面に位置する。なお、
本例のセンサセル部ＣS における部分的なアノードショ
ート領域３０の形成は、横型ＩＧＢＴに限らず、縦型Ｉ
ＧＢＴにも適用できる。尤も、横型ＩＧＢＴではアノー
ドショート領域３０の形成がソース領域１９Ａ，１９ａ
の形成プロセスで同時に達成できるので、製造容易であ
るという利点があり、また検出回路やゲート制御回路の
形成も容易である。
【００２５】上記実施例ではセンサ素子付き半導体装置
として横型ＩＧＢＴを採り上げてあるが、基本構造がｐ
ｎｐｎ型のサイリスタ構造を有するＭＣＴ（ＭＯＳゲー
ト・コントロール・サイリスタ）やＥＳＴ（エミッタ・
スイッチ・サイリスタ）等にも適用できる。
として横型ＩＧＢＴを採り上げてあるが、基本構造がｐ
ｎｐｎ型のサイリスタ構造を有するＭＣＴ（ＭＯＳゲー
ト・コントロール・サイリスタ）やＥＳＴ（エミッタ・
スイッチ・サイリスタ）等にも適用できる。
【００２６】
【発明の効果】以上説明したように、本発明は、センサ
半導体構造側においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第１導
電型の高濃度領域を形成した点に特徴を有するので、次
の効果を奏する。
半導体構造側においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第１導
電型の高濃度領域を形成した点に特徴を有するので、次
の効果を奏する。
【００２７】 コレクタ・エミッタ間電圧が低いとき
は第１導電型の高濃度領域の電圧降下量が小さいため、
バイポーラトランジスタはオフ状態であるが、コレクタ
・エミッタ間電圧を上げて行くと、ある跳ね上がり電圧
において短絡抵抗の電圧降下によりバイポーラトランジ
スタのエミッタとベースの接合が順バイアスされ、セン
サ半導体構造におけるバイポーラトランジスタもオン状
態となり、跳ね上がり電圧前のコレクタ電流に比べると
離散的で高い電流値となる。この跳ね上がり電圧を検出
電圧と設定することにより、オン電圧の検出にはステッ
プ幅の検出マージンがあるため、異常時におけるオン電
圧を高精度に検出可能であって、センサ素子が無いもの
と同様に、歩留りの向上を図り得る。跳ね上がり電圧
は、第１導電型の高濃度領域の形成規模を大小変化させ
ることにより高低変化させることができるので、検出電
圧の設定には自由度がある。
は第１導電型の高濃度領域の電圧降下量が小さいため、
バイポーラトランジスタはオフ状態であるが、コレクタ
・エミッタ間電圧を上げて行くと、ある跳ね上がり電圧
において短絡抵抗の電圧降下によりバイポーラトランジ
スタのエミッタとベースの接合が順バイアスされ、セン
サ半導体構造におけるバイポーラトランジスタもオン状
態となり、跳ね上がり電圧前のコレクタ電流に比べると
離散的で高い電流値となる。この跳ね上がり電圧を検出
電圧と設定することにより、オン電圧の検出にはステッ
プ幅の検出マージンがあるため、異常時におけるオン電
圧を高精度に検出可能であって、センサ素子が無いもの
と同様に、歩留りの向上を図り得る。跳ね上がり電圧
は、第１導電型の高濃度領域の形成規模を大小変化させ
ることにより高低変化させることができるので、検出電
圧の設定には自由度がある。
【００２８】 第１導電型の高濃度領域の形成領域が
上記主半導体構造に近接する側の領域にある場合には、
主半導体構造とセンサ半導体構造の相互干渉を防止する
ことができる。
上記主半導体構造に近接する側の領域にある場合には、
主半導体構造とセンサ半導体構造の相互干渉を防止する
ことができる。
【００２９】 また、センサ半導体構造が平面的に環
状セル構造である場合において、第１導電型の高濃度領
域の形成領域が環状セル構造のうち湾曲範囲にあるとき
には、センサ半導体構造側のラッチアップを防止するこ
とができる。
状セル構造である場合において、第１導電型の高濃度領
域の形成領域が環状セル構造のうち湾曲範囲にあるとき
には、センサ半導体構造側のラッチアップを防止するこ
とができる。
【００３０】 横型ＩＧＢＴ等の横型半導体装置の場
合には、第１導電型の高濃度領域はＭＩＳＦＥＴのソー
ス領域の形成と同時に形成することができ、製造プロセ
スの簡略化に寄与する。
合には、第１導電型の高濃度領域はＭＩＳＦＥＴのソー
ス領域の形成と同時に形成することができ、製造プロセ
スの簡略化に寄与する。
【図１】本発明の実施例に係るセンサ素子付き横型ＩＧ
ＢＴの半導体構造を示す平面図である。
ＢＴの半導体構造を示す平面図である。
【図２】図１のＡ−Ａ′線に沿って切断した状態を示す
断面図である。
断面図である。
【図３】図１のＢ−Ｂ′線及びＣ−Ｃ′に沿って切断し
た状態を示す断面図である。
た状態を示す断面図である。
【図４】図１のＤ−Ｄ′線に沿って切断した状態を示す
断面図である。
断面図である。
【図５】同実施例のセンサ素子付き横型ＩＧＢＴにおけ
る主ＩＧＢＴセル部とセンサセル部の等価回路を示す回
路図である。
る主ＩＧＢＴセル部とセンサセル部の等価回路を示す回
路図である。
【図６】同実施例のセンサ素子付き横型ＩＧＢＴにおけ
るセンサセル部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
るセンサセル部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
【図７】同実施例のセンサ素子付き横型ＩＧＢＴとゲー
ト制御回路及び検出回路との組合せ回路を示す回路図で
ある。
ト制御回路及び検出回路との組合せ回路を示す回路図で
ある。
【図８】同実施例のセンサ素子付き横型ＩＧＢＴにおけ
る主ＩＧＢＴセル部を示す平面図である。
る主ＩＧＢＴセル部を示す平面図である。
【図９】同実施例のセンサ素子付き横型ＩＧＢＴにおけ
る複数の主ＩＧＢＴセル部とセンサセル部の平面配列を
示す概略図である。
る複数の主ＩＧＢＴセル部とセンサセル部の平面配列を
示す概略図である。
【図１０】従来のセンサ素子付き横型ＩＧＢＴとゲート
制御回路及び検出回路との組合せ回路を示す回路図であ
る。
制御回路及び検出回路との組合せ回路を示す回路図であ
る。
【図１１】従来例のセンサ素子付き横型ＩＧＢＴの等価
回路を示す回路図である。
回路を示す回路図である。
【図１２】同従来例のセンサ素子付き横型ＩＧＢＴのセ
ンサＩＧＢＴ部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
ンサＩＧＢＴ部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
【符号の説明】 ＣM …主ＩＧＢＴセル部 ＣS …センサセル部 １０…ｎ型半導体基板 １１Ａ，１１ａ…ＩＧＢＴのｐ型ベース領域（トランジ
スタＱpnp,ｑpnp のコレクタ領域） １２Ａ，１２ａ…ｐ+ 型コンタクト領域 １３Ａ，１３ａ…ドリフト領域（トランジスタＱpnp,ｑ
pnp のｎ型ベース領域） １４Ａ，１４ａ…ｎ+ 型バッファ領域 １５Ａ，１５ａ…ＩＧＢＴのｐ型コレクタ領域（トラン
ジスタＱpnp,ｑpnp のエミッタ領域） １６…ＩＧＢＴのコレクタ（アノード）電極 １７，１８…ＩＧＢＴのエミッタ（カソード）電極 １９Ａ，１９ａ…ｎ++型ソース領域 ２０Ａ，２０ａ…ゲート絶縁膜 ２１Ａ，２１ａ…ゲート電極 ３０…ｎ++型アノードショート領域 ｒX …拡散抵抗 Ｒ，ｒ…コレクタ抵抗 Ｑpnp,ｑpnp …ｐｎｐ型バイポーラトランジスタ Ｆn , ｆn …多数キャリア注入用のｎチャネル型ＭＯＳ
ＦＥＴ。
スタＱpnp,ｑpnp のコレクタ領域） １２Ａ，１２ａ…ｐ+ 型コンタクト領域 １３Ａ，１３ａ…ドリフト領域（トランジスタＱpnp,ｑ
pnp のｎ型ベース領域） １４Ａ，１４ａ…ｎ+ 型バッファ領域 １５Ａ，１５ａ…ＩＧＢＴのｐ型コレクタ領域（トラン
ジスタＱpnp,ｑpnp のエミッタ領域） １６…ＩＧＢＴのコレクタ（アノード）電極 １７，１８…ＩＧＢＴのエミッタ（カソード）電極 １９Ａ，１９ａ…ｎ++型ソース領域 ２０Ａ，２０ａ…ゲート絶縁膜 ２１Ａ，２１ａ…ゲート電極 ３０…ｎ++型アノードショート領域 ｒX …拡散抵抗 Ｒ，ｒ…コレクタ抵抗 Ｑpnp,ｑpnp …ｐｎｐ型バイポーラトランジスタ Ｆn , ｆn …多数キャリア注入用のｎチャネル型ＭＯＳ
ＦＥＴ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｊ 9055−4Ｍ ３２１ Ｔ
Claims (6)
- 【請求項１】 同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、前記
主半導体構造及び前記センサ半導体構造は、第１導電型
のエミッタ半導体領域、第２導電型のベース半導体領
域、及び第１導電型のコレクタ半導体領域から成るバイ
ポーラトランジスタ構造を少なくとも含む基本構造と、
前記ベース半導体領域に対しその多数キャリアを注入可
能のＭＩＳＦＥＴとをそれぞれ有して成るセンサ素子付
き半導体装置であって、 前記センサ半導体構造において前記エミッタ半導体領域
に導電接触する電極に前記ベース半導体領域を部分的に
短絡させる第１導電型の高濃度領域を有してなることを
特徴とするセンサ素子付き半導体装置。 - 【請求項２】 請求項１に記載のセンサ素子付き半導体
装置において、前記第１導電型の高濃度領域の形成領域
は、少なくとも前記主半導体構造に近接する側の領域に
あることを特徴とするセンサ素子付き半導体装置。 - 【請求項３】 請求項１又は請求項２のいずれか一項に
記載のセンサ素子付き半導体装置において、前記センサ
半導体構造は平面的に環状セル構造であって、前記第１
導電型の高濃度領域の形成領域は前記環状セル構造のう
ち湾曲範囲にあることを特徴とするセンサ素子付き半導
体装置。 - 【請求項４】 請求項１乃至請求項３のいずれか一項に
規定するセンサ素子付き半導体装置は、前記基本構造が
前記バイポーラトランジスタ構造のみから成るＩＧＢＴ
であることを特徴とするセンサ素子付き半導体装置。 - 【請求項５】 請求項４に規定するセンサ素子付き半導
体装置は、前記電極が前記基板の主面上に形成された横
型ＩＧＢＴであることを特徴とするセンサ素子付き半導
体装置。 - 【請求項６】 請求１乃至請求項３のいずれか一項に記
載のセンサ素子付き半導体装置において、前記基本構造
は、前記バイポーラトランジスタ構造の他に、前記ベー
ス半導体領域及び前記コレクタ半導体領域を共有する逆
型のバイポーラトランジスタ構造を含むサイリスタ構造
であることを特徴とするセンサ素子付き半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05203818A JP3123309B2 (ja) | 1993-08-18 | 1993-08-18 | センサ素子付き半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05203818A JP3123309B2 (ja) | 1993-08-18 | 1993-08-18 | センサ素子付き半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758326A true JPH0758326A (ja) | 1995-03-03 |
| JP3123309B2 JP3123309B2 (ja) | 2001-01-09 |
Family
ID=16480230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05203818A Expired - Lifetime JP3123309B2 (ja) | 1993-08-18 | 1993-08-18 | センサ素子付き半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123309B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
| JP2009259897A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 半導体装置 |
| JP2012156370A (ja) * | 2011-01-27 | 2012-08-16 | Denso Corp | 半導体装置 |
| JP2012186503A (ja) * | 2012-06-01 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013149830A (ja) * | 2012-01-20 | 2013-08-01 | Denso Corp | 半導体装置のシミュレーション方法 |
| US20140203751A1 (en) * | 2013-01-23 | 2014-07-24 | Renesas Electronics Corporation | Motor drive controller and method for operating the same |
| US8854033B2 (en) | 2010-06-04 | 2014-10-07 | Denso Corporation | Current sensor, inverter circuit, and semiconductor device having the same |
| JP2016509237A (ja) * | 2013-03-05 | 2016-03-24 | メジャメント スペシャリティーズ， インコーポレイテッド | 多重化型およびバッファ型の小型化センサ・アレイ用のシステムおよび方法 |
| WO2018235410A1 (ja) * | 2017-06-19 | 2018-12-27 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| CN119835956A (zh) * | 2024-12-24 | 2025-04-15 | 西安电子科技大学 | 一种基于离子注入型温度传感器的晶闸管及其制备方法 |
-
1993
- 1993-08-18 JP JP05203818A patent/JP3123309B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
| JP2009259897A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 半導体装置 |
| US8854033B2 (en) | 2010-06-04 | 2014-10-07 | Denso Corporation | Current sensor, inverter circuit, and semiconductor device having the same |
| JP2012156370A (ja) * | 2011-01-27 | 2012-08-16 | Denso Corp | 半導体装置 |
| JP2013149830A (ja) * | 2012-01-20 | 2013-08-01 | Denso Corp | 半導体装置のシミュレーション方法 |
| JP2012186503A (ja) * | 2012-06-01 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| US20140203751A1 (en) * | 2013-01-23 | 2014-07-24 | Renesas Electronics Corporation | Motor drive controller and method for operating the same |
| US9178462B2 (en) * | 2013-01-23 | 2015-11-03 | Renesas Electronics Corporation | Motor drive controller and method for operating the same |
| JP2016509237A (ja) * | 2013-03-05 | 2016-03-24 | メジャメント スペシャリティーズ， インコーポレイテッド | 多重化型およびバッファ型の小型化センサ・アレイ用のシステムおよび方法 |
| US10001428B2 (en) | 2013-03-05 | 2018-06-19 | Measurement Specialties, Inc. | System and method for multiplexed and buffered sensor arrays |
| WO2018235410A1 (ja) * | 2017-06-19 | 2018-12-27 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| JP2019004109A (ja) * | 2017-06-19 | 2019-01-10 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| US11145646B2 (en) | 2017-06-19 | 2021-10-12 | Hitachi Automotive Systems, Ltd. | Semiconductor device |
| CN119835956A (zh) * | 2024-12-24 | 2025-04-15 | 西安电子科技大学 | 一种基于离子注入型温度传感器的晶闸管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3123309B2 (ja) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| US6066863A (en) | Lateral semiconductor arrangement for power IGS | |
| US6069372A (en) | Insulated gate type semiconductor device with potential detection gate for overvoltage protection | |
| JPH08265123A (ja) | ドライバ回路 | |
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH07176733A (ja) | 半導体パワー素子およびその遮断回路 | |
| US10217861B2 (en) | High voltage integrated circuit with high voltage junction termination region | |
| US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| JPH09129762A (ja) | 半導体装置 | |
| US5608238A (en) | Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same | |
| JP3123309B2 (ja) | センサ素子付き半導体装置 | |
| US5969391A (en) | Complementary insulated-gate field-effect transistors having improved anti-latchup characteristic | |
| US5298770A (en) | Power switching MOS transistor | |
| JP2001284589A (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| JPH09508497A (ja) | Ｍｏｓ制御形サイリスタ | |
| JPH09139633A (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JP3114317B2 (ja) | 半導体装置 | |
| JP3698323B2 (ja) | パワースイッチ回路 | |
| JPH0817234B2 (ja) | 半導体集積回路 | |
| JP3431127B2 (ja) | 電子装置および電子スイッチ装置 | |
| US7319263B2 (en) | Semiconductor component with switching element configured to reduce parasitic current flow | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JP3144585B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081027 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081027 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101027 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101027 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111027 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20121027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20131027 |
|
| EXPY | Cancellation because of completion of term |