JPH0758948B2 - 多重処理形フレーム同期回路 - Google Patents
多重処理形フレーム同期回路Info
- Publication number
- JPH0758948B2 JPH0758948B2 JP1124432A JP12443289A JPH0758948B2 JP H0758948 B2 JPH0758948 B2 JP H0758948B2 JP 1124432 A JP1124432 A JP 1124432A JP 12443289 A JP12443289 A JP 12443289A JP H0758948 B2 JPH0758948 B2 JP H0758948B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization state
- current
- state information
- signal
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重フレーム信号の同期状態を示す信号の送
出を行なうフレーム同期回路に関するものである。
出を行なうフレーム同期回路に関するものである。
かゝるフレーム同期回路においては、現在の多重フレー
ム信号と直前の同期状態を示す同期状態情報との比較に
基づく現在の同期状態情報をROM等のメモリへテーブル
として格納のうえ、現在の多重フレーム信号と直前の同
期状態情報とによりメモリの読出しアドレスを指定し、
これにより読出した内容を現在の同期状態を示す信号と
して送出するものとなつている。
ム信号と直前の同期状態を示す同期状態情報との比較に
基づく現在の同期状態情報をROM等のメモリへテーブル
として格納のうえ、現在の多重フレーム信号と直前の同
期状態情報とによりメモリの読出しアドレスを指定し、
これにより読出した内容を現在の同期状態を示す信号と
して送出するものとなつている。
しかし、従来においては、ROMの内容として特定条件の
多重フレーム信号に対応する同期状態情報しか格納され
ておらず、多重フレーム信号のフレームビツト数、同期
状態を維持するための保護段数等、多重フレーム信号の
条件が変更された場合、ROMを交換せねばならず、フレ
ーム同期回路としての汎用性に欠如する欠点を生じてい
た。
多重フレーム信号に対応する同期状態情報しか格納され
ておらず、多重フレーム信号のフレームビツト数、同期
状態を維持するための保護段数等、多重フレーム信号の
条件が変更された場合、ROMを交換せねばならず、フレ
ーム同期回路としての汎用性に欠如する欠点を生じてい
た。
前述の課題を解決するため、本発明はつぎの手段により
構成するものとなつている。
構成するものとなつている。
すなわち、上述のフレーム同期回路において、多重フレ
ーム信号の条件に応ずる現在の同期状態情報を各個に格
納し、多重フレーム信号の条件を示す選択信号、およ
び、現在の多重フレーム信号、ならびに、直前の同期状
態情報により読出しアドレスの指定を受けるメモリを設
けたものである。
ーム信号の条件に応ずる現在の同期状態情報を各個に格
納し、多重フレーム信号の条件を示す選択信号、およ
び、現在の多重フレーム信号、ならびに、直前の同期状
態情報により読出しアドレスの指定を受けるメモリを設
けたものである。
したがつて、多重フレーム信号の条件に応じて選択信号
を設定することにより、メモリから条件に対応した同期
状態情報の読出しがなされ、フレーム同期回路としての
汎用性が得られる。
を設定することにより、メモリから条件に対応した同期
状態情報の読出しがなされ、フレーム同期回路としての
汎用性が得られる。
以下、実施例を示すブロツク図によつて本発明の詳細を
説明する。
説明する。
同図においては、メモリとしてROM1が設けてあり、これ
には、多重フレーム信号のフレームビツト数、同期状態
維持用の保護段数等の条件に応じ、かつ、各条件毎に、
現在の多重フレーム信号と直前の同期状態情報との比較
に基づく現在の同期状態情報が各個に複数のテーブルと
して格納されている。
には、多重フレーム信号のフレームビツト数、同期状態
維持用の保護段数等の条件に応じ、かつ、各条件毎に、
現在の多重フレーム信号と直前の同期状態情報との比較
に基づく現在の同期状態情報が各個に複数のテーブルと
して格納されている。
ROM1は、多重フレーム信号の条件に応じて設定されるｌ
ビツトの選択信号（以下、SEL）２、および、１ビツト
の多重フレーム信号（以下、MFS）３、ならびに、RAM4
からのｍ−１ビツトによる直前の同期状態情報５によ
り、ｌ＋ｍビツトの読出しアドレス指定を受けており、
SEL2に応ずる条件かつMFS3ならびに同期状態情報５にし
たがい、現在の同期状態が同期または非同期であるか等
を示すｍ−１ビツトの同期状態情報６を送出する。
ビツトの選択信号（以下、SEL）２、および、１ビツト
の多重フレーム信号（以下、MFS）３、ならびに、RAM4
からのｍ−１ビツトによる直前の同期状態情報５によ
り、ｌ＋ｍビツトの読出しアドレス指定を受けており、
SEL2に応ずる条件かつMFS3ならびに同期状態情報５にし
たがい、現在の同期状態が同期または非同期であるか等
を示すｍ−１ビツトの同期状態情報６を送出する。
この、現在の同期状態情報６は、ラツチ回路７によりラ
ツチ信号（以下、LS）８に応じて保持され、現在時点ｎ
の同期状態を示す信号SFとして送出されると共に、バツ
フア回路９にも与えられており、RAM4への読出し／書込
み信号（以下、R/W）10が書込み状態のとき、バツフア
回路９が活性化し、これを介して現在の同期状態情報６
がRAM4へ与えられ、書込みパルス（以下、WP）11にした
がつてRAM4へ格納され、この内容がつぎの時点において
直前の時点ｎ−１における同期状態情報５となり、ROM1
のアドレス指定に用いられるものとなつている。
ツチ信号（以下、LS）８に応じて保持され、現在時点ｎ
の同期状態を示す信号SFとして送出されると共に、バツ
フア回路９にも与えられており、RAM4への読出し／書込
み信号（以下、R/W）10が書込み状態のとき、バツフア
回路９が活性化し、これを介して現在の同期状態情報６
がRAM4へ与えられ、書込みパルス（以下、WP）11にした
がつてRAM4へ格納され、この内容がつぎの時点において
直前の時点ｎ−１における同期状態情報５となり、ROM1
のアドレス指定に用いられるものとなつている。
また、RAM4のアドレス指定は、MFS3のクロツクパルス
（以下、CLK）12をカウントする多重カウンタ13のカウ
ント出力により行なわれており、これに応じたアドレス
へ現在の同期状態情報６が格納されると共に、同様に内
容の読出しが行なわれるものとなつている。
（以下、CLK）12をカウントする多重カウンタ13のカウ
ント出力により行なわれており、これに応じたアドレス
へ現在の同期状態情報６が格納されると共に、同様に内
容の読出しが行なわれるものとなつている。
なお、LS8、R/W10、WP11等は、CLK12に基づき互に一定
の時間関係として与えられる。
の時間関係として与えられる。
したがつて、SEL2に応じてROM1中のテーブルが選択さ
れ、MFS3の条件に対応する現在の同期状態情報６が得ら
れるため、MFS3の条件変更にしたがいSEL2を設定するこ
とにより、ROM1を交換せずに対処することができる。
れ、MFS3の条件に対応する現在の同期状態情報６が得ら
れるため、MFS3の条件変更にしたがいSEL2を設定するこ
とにより、ROM1を交換せずに対処することができる。
以上の説明により明らかなとおり本発明によれば、多重
フレーム信号の条件に応ずる現在の同期状態情報をメモ
リへ各個に格納し、多重フレーム信号の条件を示す選択
信号も併せてメモリの読出しアドレス指定に用いるもの
としたことにより、多重フレーム信号の条件が変更され
てもメモリの交換が不要となるため、フレーム同期回路
の汎用性が実現し、多重フレーム信号の同期状態検出に
おいて顕著な効果が得られる。
フレーム信号の条件に応ずる現在の同期状態情報をメモ
リへ各個に格納し、多重フレーム信号の条件を示す選択
信号も併せてメモリの読出しアドレス指定に用いるもの
としたことにより、多重フレーム信号の条件が変更され
てもメモリの交換が不要となるため、フレーム同期回路
の汎用性が実現し、多重フレーム信号の同期状態検出に
おいて顕著な効果が得られる。
図は本発明の実施例を示すブロツク図である。 １……ROM、２……選択信号、３……多重フレーム信
号、５……直前の同期状態情報、６……現在の同期状態
情報。
号、５……直前の同期状態情報、６……現在の同期状態
情報。
Claims (1)
- 【請求項１】現在の多重フレーム信号と直前の同期状態
情報との比較に基づく現在の同期状態情報を格納したメ
モリを備え、前記現在の多重フレーム信号と直前の同期
状態情報とにより前記メモリの読出しアドレスを指定
し、該読出した内容を現在の同期状態として送出するフ
レーム同期回路において、前記多重フレーム信号の条件
に応ずる前記現在の同期状態情報を各個に格納し前記条
件を示す選択信号および現在の多重フレーム信号ならび
に直前の同期状態情報により読出しアドレスの指定を受
けるメモリを設けたことを特徴とする多重処理形フレー
ム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124432A JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124432A JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305131A JPH02305131A (ja) | 1990-12-18 |
| JPH0758948B2 true JPH0758948B2 (ja) | 1995-06-21 |
Family
ID=14885342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1124432A Expired - Lifetime JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758948B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692438B2 (ja) * | 1991-07-15 | 1997-12-17 | 日本電気株式会社 | フレーム同期回路 |
-
1989
- 1989-05-19 JP JP1124432A patent/JPH0758948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02305131A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218756A (en) | Control circuit for modifying contents of packet switch random access memory | |
| JPH0659116B2 (ja) | データ変換回路 | |
| JPH0758948B2 (ja) | 多重処理形フレーム同期回路 | |
| JP2728109B2 (ja) | データ指示信号発生回路 | |
| JP3188287B2 (ja) | サービストーン発生方式 | |
| JPS63132546A (ja) | フレ−ムフオ−マツトデ−タ抽出回路 | |
| JP2691178B2 (ja) | データ変換回路 | |
| RU2018942C1 (ru) | Устройство для сопряжения абонентов с цвм | |
| SU564723A1 (ru) | Устройство дл селекции информационных каналов | |
| SU1683006A1 (ru) | Устройство дл делени на два последовательных кода "золотой" пропорции | |
| JP3017625B2 (ja) | 時間ダイバーシチ処理回路 | |
| JPH0681118B2 (ja) | 多重化装置 | |
| JPH02148932A (ja) | フレーム一致検出回路 | |
| JP2702324B2 (ja) | フレーム同期検出回路 | |
| JPH0666754B2 (ja) | 多重化装置 | |
| WO1995010897A1 (en) | A buffering method and a buffer | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JPS5816775B2 (ja) | 信号変換方式 | |
| JP2878743B2 (ja) | タイミング信号作成方法 | |
| JPS614397A (ja) | 集線装置の走査回路 | |
| JPH02122741A (ja) | 多重化フレーム変換回路 | |
| JP3100475B2 (ja) | Ｓｔｍペイロード・アドレス発生回路 | |
| DK0625298T3 (da) | Fremgangsmåde til modtagelse af teletekstdata, som gentages i En eller flere cykler | |
| JPH03258041A (ja) | 多重処理形フレーム同期回路 | |
| GB1516028A (en) | Digital train processing arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |