JPH02305131A - 多重処理形フレーム同期回路 - Google Patents
多重処理形フレーム同期回路Info
- Publication number
- JPH02305131A JPH02305131A JP1124432A JP12443289A JPH02305131A JP H02305131 A JPH02305131 A JP H02305131A JP 1124432 A JP1124432 A JP 1124432A JP 12443289 A JP12443289 A JP 12443289A JP H02305131 A JPH02305131 A JP H02305131A
- Authority
- JP
- Japan
- Prior art keywords
- state information
- frame signal
- synchronization state
- memory
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 abstract description 5
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多重フレーム信号の同期状態を示す信号の送
出を行なうフレーム同期回路に関するものである。
出を行なうフレーム同期回路に関するものである。
か＼るフレーム同期回路においては、現在の多重フレー
ム信号と直前の同期状態を示す同期状態情報との比較に
基づく現在の同期状態情報をＲＯＭ等のメモリへテーブ
ルとして格納のうえ、現在の多重フレーム信号と直前の
同期状態情報とによりメモリの読出しアドレスを指定し
、これによシ読出した内容を現在の同期状態を示す信月
として送出するものとなっている。
ム信号と直前の同期状態を示す同期状態情報との比較に
基づく現在の同期状態情報をＲＯＭ等のメモリへテーブ
ルとして格納のうえ、現在の多重フレーム信号と直前の
同期状態情報とによりメモリの読出しアドレスを指定し
、これによシ読出した内容を現在の同期状態を示す信月
として送出するものとなっている。
〔発明が解決しようとする課題］
しかし、従来においては、ＲＯＭの内容として特定条件
の多重フレーム信号に対応ずる同期状態情報しか格納さ
れておらず、多重フレーム信号のフレームビット数、同
期状態を維持するための保護段数等、多重フレーム信号
の条件が変更された場合、ＲＯＭを交換せねばたらす、
フレーム同期回路としての汎用性に欠如する欠点を生じ
ていた。
の多重フレーム信号に対応ずる同期状態情報しか格納さ
れておらず、多重フレーム信号のフレームビット数、同
期状態を維持するための保護段数等、多重フレーム信号
の条件が変更された場合、ＲＯＭを交換せねばたらす、
フレーム同期回路としての汎用性に欠如する欠点を生じ
ていた。
前述の課題を解決するため、本発明はつぎの手段によ多
構成するものとがっている。
構成するものとがっている。
すなわち、上述のフレーム同期回路において、多重フレ
ーム信号の条件に応ずる現在の同期状態情報を各個に格
納し、多重フレーム信号の条件を示す選択信号、および
、現在の多重フレーム信号、ならびに、直前の同期状態
情報によシ読出しアドレスの指定を受けるメモリを設け
たものである。
ーム信号の条件に応ずる現在の同期状態情報を各個に格
納し、多重フレーム信号の条件を示す選択信号、および
、現在の多重フレーム信号、ならびに、直前の同期状態
情報によシ読出しアドレスの指定を受けるメモリを設け
たものである。
したがって、多重フレーム信号の条件に応じて選択信号
を設定することにより、メモリから条件に対応した同期
状態情報の読出しがなされ、フレーム同期回路としての
汎用性が得られる。
を設定することにより、メモリから条件に対応した同期
状態情報の読出しがなされ、フレーム同期回路としての
汎用性が得られる。
以下、実施例を示すブロック図によって本発明の詳細な
説明する。
説明する。
同図においてＬ１メモリとしてＲＯＭ １ が設けて
あシ、これには、多重フレーム信号のフレームビット数
、同期状態維持用の保獲段数等の条件に応じ、かつ、各
条件毎に、現在の多重フレーム信号と直前の同期状態情
報との比較に基づく現在の同期状態情報が各個に複数の
テーブルとして格納されている。
あシ、これには、多重フレーム信号のフレームビット数
、同期状態維持用の保獲段数等の条件に応じ、かつ、各
条件毎に、現在の多重フレーム信号と直前の同期状態情
報との比較に基づく現在の同期状態情報が各個に複数の
テーブルとして格納されている。
ＲＯＭ１ は、多重フレーム信号の条件に応じて設定
されるｔビットの選択信号（以下、５ＥＬ）２、および
、１ビツトの多重フレーム信号（以下、ＭＦＳ）３、表
らびに、ＲＡＭ４からのｍ−１ビットによる直前の同期
状態情報５により、Ｌ＋ｍビットの読出しアドレス指定
を受けてお、９．５ＥＬ２に応ずる条件かつＭＦＳ ３
ならびに同期状態情報５にしたがい、現在の同期状態
が同期または非同期であるか等を示すｍ−１ビツトの同
期状態情報６を送出する。
されるｔビットの選択信号（以下、５ＥＬ）２、および
、１ビツトの多重フレーム信号（以下、ＭＦＳ）３、表
らびに、ＲＡＭ４からのｍ−１ビットによる直前の同期
状態情報５により、Ｌ＋ｍビットの読出しアドレス指定
を受けてお、９．５ＥＬ２に応ずる条件かつＭＦＳ ３
ならびに同期状態情報５にしたがい、現在の同期状態
が同期または非同期であるか等を示すｍ−１ビツトの同
期状態情報６を送出する。
この、現在の同期状態情報６は、ラッチ回路７によりラ
ッチ信号（以下、ＬＳ）８に応じて保持され、現在時点
ｎの同期状態を示す信号ＳＦとして送出されると共に、
バッファ回路９にも与えられておｊｊ）、ＲＡＭ４ へ
の読出し／書込み信号（以下、Ｒ／Ｗ）１０が書込み状
態のとき、バッファ回路９が活性化１．％これを介して
現在の同期状態情報６がＲＡＭ４へ与えられ、書込みパ
ルス（以下、ＷＰ）１１にしたがってＲＡＭ４へ格納さ
れ、この内容がつぎの時点において直前の時点ｎ−１に
おける同期状態情報５となシ、ＲＯＭ１ のアドレス指
定に用いられるものとなっている。
ッチ信号（以下、ＬＳ）８に応じて保持され、現在時点
ｎの同期状態を示す信号ＳＦとして送出されると共に、
バッファ回路９にも与えられておｊｊ）、ＲＡＭ４ へ
の読出し／書込み信号（以下、Ｒ／Ｗ）１０が書込み状
態のとき、バッファ回路９が活性化１．％これを介して
現在の同期状態情報６がＲＡＭ４へ与えられ、書込みパ
ルス（以下、ＷＰ）１１にしたがってＲＡＭ４へ格納さ
れ、この内容がつぎの時点において直前の時点ｎ−１に
おける同期状態情報５となシ、ＲＯＭ１ のアドレス指
定に用いられるものとなっている。
また、ＲＡＭ４ のアドレス指定は、ＭＦＳ３ のク
ロックパルス（以下、ＣＬＫ）１２をカウントする多重
カウンタ１３のカウント出力によシ行なわれており、こ
れに応じたアドレスへ現在の同期状態情報６が格納され
ると共に、同様に内容の読出しが行なわれるものとなっ
ている。
ロックパルス（以下、ＣＬＫ）１２をカウントする多重
カウンタ１３のカウント出力によシ行なわれており、こ
れに応じたアドレスへ現在の同期状態情報６が格納され
ると共に、同様に内容の読出しが行なわれるものとなっ
ている。
なお、ＬＳ ８、Ｒ／Ｗｌ ０ＳＷＰ１１等は、ＣＬＫ
１２に基づき互に一定の時間関係として与えられる。
１２に基づき互に一定の時間関係として与えられる。
したがって、５ＥＬ２に応じてＲＯＭＩ中のテーブルが
選択され、ＭＦＳ３ の条件に対応ずる現在の同期状態
情報６が得られるため、ＭＦ８３の条件変更にしたがい
５ＥＬ２を設定することによ、ｉ７、ＲＯＭ１ を交
換せずに対処することができる。
選択され、ＭＦＳ３ の条件に対応ずる現在の同期状態
情報６が得られるため、ＭＦ８３の条件変更にしたがい
５ＥＬ２を設定することによ、ｉ７、ＲＯＭ１ を交
換せずに対処することができる。
以上の説明により明らかなとおり本発明によれば、多重
フレーム信号の条件に応ずる現在の同期状態情報をメモ
リへ各個に格納し、多重フレーム信号の条件を示す選択
信号も併せてメモリの読出しアドレス指定に用いるもの
としたことＫよシ、多重フレーム信号の条件が変更され
てもメモリの交換が不要となるため、フレーム同期回路
の汎用性が実現し、多重フレーム信号の同期状態検出に
おいて顕著な効果が得られろ。
フレーム信号の条件に応ずる現在の同期状態情報をメモ
リへ各個に格納し、多重フレーム信号の条件を示す選択
信号も併せてメモリの読出しアドレス指定に用いるもの
としたことＫよシ、多重フレーム信号の条件が変更され
てもメモリの交換が不要となるため、フレーム同期回路
の汎用性が実現し、多重フレーム信号の同期状態検出に
おいて顕著な効果が得られろ。
図は本発明の実施例を示すブロック図である。
１・・・＠ＲＯＭ、２・−・・選択信号、３−・・・多
重フレーム信号、５・・・・直前の同期状態情報、６・
・・・現在の同期状態情報。
重フレーム信号、５・・・・直前の同期状態情報、６・
・・・現在の同期状態情報。
Claims (1)
- 現在の多重フレーム信号と直前の同期状態情報との比較
に基づく現在の同期状態情報を格納したメモリを備え、
前記現在の多重フレーム信号と直前の同期状態情報とに
より前記メモリの読出しアドレスを指定し、該読出した
内容を現在の同期状態として送出するフレーム同期回路
において、前記多重フレーム信号の条件に応ずる前記現
在の同期状態情報を各個に格納し前記条件を示す選択信
号および現在の多重フレーム信号ならびに直前の同期状
態情報により読出しアドレスの指定を受けるメモリを設
けたことを特徴とする多重処理形フレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124432A JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124432A JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305131A true JPH02305131A (ja) | 1990-12-18 |
| JPH0758948B2 JPH0758948B2 (ja) | 1995-06-21 |
Family
ID=14885342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1124432A Expired - Lifetime JPH0758948B2 (ja) | 1989-05-19 | 1989-05-19 | 多重処理形フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758948B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522275A (ja) * | 1991-07-15 | 1993-01-29 | Nec Corp | フレーム同期回路 |
-
1989
- 1989-05-19 JP JP1124432A patent/JPH0758948B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522275A (ja) * | 1991-07-15 | 1993-01-29 | Nec Corp | フレーム同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758948B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319596A (en) | Semiconductor memory device employing multi-port RAMs | |
| JPH02305131A (ja) | 多重処理形フレーム同期回路 | |
| JP3188287B2 (ja) | サービストーン発生方式 | |
| EP1459291B1 (en) | Digital line delay using a single port memory | |
| US5148277A (en) | Mosaic effect generating apparatus | |
| JP2702171B2 (ja) | フレーム変換回路 | |
| RU2018942C1 (ru) | Устройство для сопряжения абонентов с цвм | |
| SU1472909A1 (ru) | Запоминающее устройство с динамической адресацией | |
| JPH03131135A (ja) | フレーム配列回路 | |
| JPH03258041A (ja) | 多重処理形フレーム同期回路 | |
| SU1649531A1 (ru) | Устройство поиска числа | |
| JP3006000B2 (ja) | 非同期エラーパルス多重化回路 | |
| JPH01292920A (ja) | 多重処理形フレーム同期回路 | |
| SU1492360A1 (ru) | Устройство дл передачи информации | |
| SU1583938A1 (ru) | Буферное запоминающее устройство | |
| JP3013011B2 (ja) | バッファ回路 | |
| JPS61187197A (ja) | 読み出し専用メモリ | |
| JPH05120219A (ja) | データ送信回路 | |
| JPS61288636A (ja) | フレ−ム変換回路 | |
| SU564723A1 (ru) | Устройство дл селекции информационных каналов | |
| JPS63132546A (ja) | フレ−ムフオ−マツトデ−タ抽出回路 | |
| SU1126945A1 (ru) | Устройство дл ввода информации | |
| JP2738153B2 (ja) | オーバーヘッドクロスコネクト方式 | |
| JPH04291839A (ja) | 時分割多重化信号の微分回路 | |
| JPH02148932A (ja) | フレーム一致検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |