JPH0520028Y2 - - Google Patents
Info
- Publication number
- JPH0520028Y2 JPH0520028Y2 JP1989117176U JP11717689U JPH0520028Y2 JP H0520028 Y2 JPH0520028 Y2 JP H0520028Y2 JP 1989117176 U JP1989117176 U JP 1989117176U JP 11717689 U JP11717689 U JP 11717689U JP H0520028 Y2 JPH0520028 Y2 JP H0520028Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- threshold
- receiving device
- phase
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本発明はデジタルデータ伝送システム、特に直
角移相伝送システム用の受信装置に関するもので
ある。
角移相伝送システム用の受信装置に関するもので
ある。
位相復調の工程には搬送周波数での基準振動が
４つの可能な信号状態を表す位相に対して正しい
位相関係で発生されることが必要である。この工
程は過去においては周波数倍率器型位相ロツクル
ープ抽出回路を使用して行われた。
４つの可能な信号状態を表す位相に対して正しい
位相関係で発生されることが必要である。この工
程は過去においては周波数倍率器型位相ロツクル
ープ抽出回路を使用して行われた。
しかしながら、スペクトル効果を増強させるた
めチヤネルフイルタの帯域幅を低減することを目
的とした最近の成果においては周波数倍率器の技
術では不十分であることがわかつた。
めチヤネルフイルタの帯域幅を低減することを目
的とした最近の成果においては周波数倍率器の技
術では不十分であることがわかつた。
本考案は上記の如き観点に鑑みてなされたもの
であつて、直角移相変調デジタルデータ伝送シス
テム用の受信装置であつて、２つの直角位相検出
器と、局部発振器と、90度移相回路により前記局
部発振器から前記位相検出器に直角の位相で信号
を与えて移相変調受信信号から前記システムに伝
送されているデータのデジツト値にしたがつて２
つの離散値間で変化する各位相検出出力信号を発
生する手段と、前記各位相検出器出力と前記２つ
の離散値の中間の主しきい値を一連の受信データ
デジツト周期中に比較し、前記主しきい値の比較
結果に応じた値を有する第１の２進出力信号を発
生するようにそれぞれ構成された少なくとも２つ
の主しきい値検出器と、前記２つの離散値のうち
の一方のほぼ三角波形が重畳された補助しきい値
信号と前記位相検出器出力信号のうちの一方と比
較し前記補助しきい値の比較に応じた２進信号値
を有する第２の２進出力信号を発生するように構
成された少なくとも１つの補助しきい値検出器
と、前記第１および第２の２進出力信号から前記
受信装置の入力信号通路へ送られる少なくとも１
つの可変アナログ制御信号を発生するための論理
回路手段とを備えた受信装置を提供することを目
的とするものである。
であつて、直角移相変調デジタルデータ伝送シス
テム用の受信装置であつて、２つの直角位相検出
器と、局部発振器と、90度移相回路により前記局
部発振器から前記位相検出器に直角の位相で信号
を与えて移相変調受信信号から前記システムに伝
送されているデータのデジツト値にしたがつて２
つの離散値間で変化する各位相検出出力信号を発
生する手段と、前記各位相検出器出力と前記２つ
の離散値の中間の主しきい値を一連の受信データ
デジツト周期中に比較し、前記主しきい値の比較
結果に応じた値を有する第１の２進出力信号を発
生するようにそれぞれ構成された少なくとも２つ
の主しきい値検出器と、前記２つの離散値のうち
の一方のほぼ三角波形が重畳された補助しきい値
信号と前記位相検出器出力信号のうちの一方と比
較し前記補助しきい値の比較に応じた２進信号値
を有する第２の２進出力信号を発生するように構
成された少なくとも１つの補助しきい値検出器
と、前記第１および第２の２進出力信号から前記
受信装置の入力信号通路へ送られる少なくとも１
つの可変アナログ制御信号を発生するための論理
回路手段とを備えた受信装置を提供することを目
的とするものである。
［作用］
本考案の１局面によれば、直角位相検出器、局
部発振器、および上記位相検出器によつて検出さ
れたデジタルデータ信号を再生する適応等化再生
装置を備える直角移相デジタルデータ伝送システ
ム用の受信装置において、上記デジタルデータ信
号中の漏話の成分に応答して上記局部発振器に対
して位相制御信号を発生する手段が設けられてい
る。
部発振器、および上記位相検出器によつて検出さ
れたデジタルデータ信号を再生する適応等化再生
装置を備える直角移相デジタルデータ伝送システ
ム用の受信装置において、上記デジタルデータ信
号中の漏話の成分に応答して上記局部発振器に対
して位相制御信号を発生する手段が設けられてい
る。
好ましくは上記再生装置は各位相検出器に関し
て各位相検出器からのデジタルデータ信号を受け
るように接続された複数のしきい値検出器を備え
ており、上記位相制御信号は上記位相検出器の
各々に関連した少なくともいくつかのしきい値検
出器の出力に基づいて発生されるように構成され
ている。
て各位相検出器からのデジタルデータ信号を受け
るように接続された複数のしきい値検出器を備え
ており、上記位相制御信号は上記位相検出器の
各々に関連した少なくともいくつかのしきい値検
出器の出力に基づいて発生されるように構成され
ている。
本考案の他の局面によれば、直角移相デジタル
データ伝送システム用の受信装置においては、受
信装置の直角位相検出器によつて検出されたデジ
タルデータ信号を再生する適応等化再生装置は、
各位相検出器に関して、複数のしきい値検出器、
および各位相検出器からの出力信号が１つ以上の
先行するデジツトの値に基づいて上記しきい値検
出器に与えられる前に上記出力信号に選択的に電
流または電圧増分を付加する手段を備えている。
データ伝送システム用の受信装置においては、受
信装置の直角位相検出器によつて検出されたデジ
タルデータ信号を再生する適応等化再生装置は、
各位相検出器に関して、複数のしきい値検出器、
および各位相検出器からの出力信号が１つ以上の
先行するデジツトの値に基づいて上記しきい値検
出器に与えられる前に上記出力信号に選択的に電
流または電圧増分を付加する手段を備えている。
好ましくは少なくともいくつかの上記しきい値
検出器に与えられる基準電圧に三角波形が重畳さ
れ、上記三角波形によつて上記しきい値電圧の平
均レベルおよび位相検出器からの上記出力信号に
付加される電流または電圧増分の値を調整するこ
とができる。
検出器に与えられる基準電圧に三角波形が重畳さ
れ、上記三角波形によつて上記しきい値電圧の平
均レベルおよび位相検出器からの上記出力信号に
付加される電流または電圧増分の値を調整するこ
とができる。
本考案によるデジタルデータ伝送システム用の
受信装置について実施例を添付図面を参照して以
下説明する。
受信装置について実施例を添付図面を参照して以
下説明する。
第１図において、受信装置は移相変調無線周波
数信号を受けて１対の位相検出器２および３に対
応する中間周波数信号を与えるように構成された
受信機ヘツド／ダウン切換装置１を備えている。
中間周波数での局部発振器信号は電圧制御発振器
４から２個の検出器に直角に与えられ、発振器４
から検出器３までの経路には例えば90度移相回路
５がある。
数信号を受けて１対の位相検出器２および３に対
応する中間周波数信号を与えるように構成された
受信機ヘツド／ダウン切換装置１を備えている。
中間周波数での局部発振器信号は電圧制御発振器
４から２個の検出器に直角に与えられ、発振器４
から検出器３までの経路には例えば90度移相回路
５がある。
位相検出器２および３からの出力信号は各低減
フイルタ６および７を介して２記号交差結合適応
等化再生装置８に与えられ、該再生装置８は経路
９および１０に再生されたデジツト（２進記号の
１または０）の２本の流れを与え、差動増幅器１
１および低域フイルタ１２を介して発振器４に位
相制御電圧を与える。
フイルタ６および７を介して２記号交差結合適応
等化再生装置８に与えられ、該再生装置８は経路
９および１０に再生されたデジツト（２進記号の
１または０）の２本の流れを与え、差動増幅器１
１および低域フイルタ１２を介して発振器４に位
相制御電圧を与える。
第２図においては、再生装置８の半分を効果的
に示し、例えば位相検出器２からの信号はフイル
タ６およびバツフア増幅器１３を介して伝送経路
１４に与えられ、該経路は上限しきい値検出器１
５、下限しきい値検出器１６および主しきい値検
出器１７の各入力に共通して接続されている。経
路１４上の信号は通常理想的な矩形波形のもので
はなく、しきい値検出器１６，１６および１７の
出力決定は、例えば経路１４上の信号の遷移から
発生される調時信号またはクロツク信号の制御の
もとで受信されたデータデジツト（２進記号の１
または０）周期のおよそ中点値で各双安定回路１
８，１９および２０に入れられる。双安定回路２
０からの出力は経路９に与えられ、再生装置８他
の半分中の対応する双安定回路（図示せず）から
の出力は経路１０（第１図）に与えられる。
に示し、例えば位相検出器２からの信号はフイル
タ６およびバツフア増幅器１３を介して伝送経路
１４に与えられ、該経路は上限しきい値検出器１
５、下限しきい値検出器１６および主しきい値検
出器１７の各入力に共通して接続されている。経
路１４上の信号は通常理想的な矩形波形のもので
はなく、しきい値検出器１６，１６および１７の
出力決定は、例えば経路１４上の信号の遷移から
発生される調時信号またはクロツク信号の制御の
もとで受信されたデータデジツト（２進記号の１
または０）周期のおよそ中点値で各双安定回路１
８，１９および２０に入れられる。双安定回路２
０からの出力は経路９に与えられ、再生装置８他
の半分中の対応する双安定回路（図示せず）から
の出力は経路１０（第１図）に与えられる。
伝送経路１４には４つの電流スイツチ２１〜２
４が接続されており、該スイツチは経路２５〜２
８を介してスイツチ２１〜２４に与えられる重み
付け信号に基づく各値の電流を与えるように構成
されている。電流値は双安定回路２０およびもう
１つの双安定回路２９からの出力、および再生装
置８の他の半分中の対応する双安定回路（図示せ
ず）からの出力にも各々基づいている。双安定回
路２０および２９は所与の時間で経路１４上に現
れる先行する２つのデジツトの値を効果的に記憶
する。
４が接続されており、該スイツチは経路２５〜２
８を介してスイツチ２１〜２４に与えられる重み
付け信号に基づく各値の電流を与えるように構成
されている。電流値は双安定回路２０およびもう
１つの双安定回路２９からの出力、および再生装
置８の他の半分中の対応する双安定回路（図示せ
ず）からの出力にも各々基づいている。双安定回
路２０および２９は所与の時間で経路１４上に現
れる先行する２つのデジツトの値を効果的に記憶
する。
しきい値検出器１５，１６および１７に対する
基準電圧は回路３０内にセツトされ、検出器１５
および１６に対する基準電圧は回路３０内にセツ
トされ、検出器１５および１６に対する基準電圧
は発生装置３１からの逆相三角波形をそれらに重
畳している。これらの三角波形はしきい値回路１
５，１６および１７からの信号を受ける論理回路
（図示せず）および再生装置８の他の半分（図示
せず）の中の対応する回路を動作させて回路３０
内にセツトされた基準またはしきい値電圧の平均
値を経路１４上の信号の振幅に合うように適合さ
せ、また電流スイツチ２１〜２４にあたえられる
重み付け信号の値を適合させるようにする。これ
によつて経路１４うえの信号レベルおよびしきい
値電圧は受信されたデータデジツトが正確に等化
され再生されるように変化するよう構成される。
基準電圧は回路３０内にセツトされ、検出器１５
および１６に対する基準電圧は回路３０内にセツ
トされ、検出器１５および１６に対する基準電圧
は発生装置３１からの逆相三角波形をそれらに重
畳している。これらの三角波形はしきい値回路１
５，１６および１７からの信号を受ける論理回路
（図示せず）および再生装置８の他の半分（図示
せず）の中の対応する回路を動作させて回路３０
内にセツトされた基準またはしきい値電圧の平均
値を経路１４上の信号の振幅に合うように適合さ
せ、また電流スイツチ２１〜２４にあたえられる
重み付け信号の値を適合させるようにする。これ
によつて経路１４うえの信号レベルおよびしきい
値電圧は受信されたデータデジツトが正確に等化
され再生されるように変化するよう構成される。
第３図において、各データデジツトの流れにつ
いての信号間劣化に対して特に要因となる度合を
引き出すため、適当な遅延デジツト信号シーケン
スと劣化信号の間に相関関係がつくられる。これ
によつて様々な干渉要因を分離して判別すること
ができる。正および負の干渉は例えば検出器１５
の出力においてデジタルシーケンスに対応し、出
力信号から相関が検出される効果を生じ、この検
出器の出力は回路４０において干渉シーケンスの
各々にデジタル的に相関をとつている（例えば主
信号が双安定回路２０の出力から１信号分だけ遅
延された場合、前のビツトからの信号間干渉が測
定される）。相関器４０のそれぞれの出力は定振
幅２極性信号に変換され低域フイルタ（図示せ
ず）および高利得増幅器（図示せず）を介してス
イツチ２１〜２４の各々に対する異なる重み付け
信号として使用される。上限および下限決定基準
電圧に重畳された三角波形掃引電圧によつて、例
えば各２極性信号の平均レベルを少なくとも三角
波形の振幅によつて決定されるレベルの範囲に渡
つて各しきい値電圧からの劣化信号の偏位に比例
するようにすることができる。
いての信号間劣化に対して特に要因となる度合を
引き出すため、適当な遅延デジツト信号シーケン
スと劣化信号の間に相関関係がつくられる。これ
によつて様々な干渉要因を分離して判別すること
ができる。正および負の干渉は例えば検出器１５
の出力においてデジタルシーケンスに対応し、出
力信号から相関が検出される効果を生じ、この検
出器の出力は回路４０において干渉シーケンスの
各々にデジタル的に相関をとつている（例えば主
信号が双安定回路２０の出力から１信号分だけ遅
延された場合、前のビツトからの信号間干渉が測
定される）。相関器４０のそれぞれの出力は定振
幅２極性信号に変換され低域フイルタ（図示せ
ず）および高利得増幅器（図示せず）を介してス
イツチ２１〜２４の各々に対する異なる重み付け
信号として使用される。上限および下限決定基準
電圧に重畳された三角波形掃引電圧によつて、例
えば各２極性信号の平均レベルを少なくとも三角
波形の振幅によつて決定されるレベルの範囲に渡
つて各しきい値電圧からの劣化信号の偏位に比例
するようにすることができる。
第４図において、局部発振器信号の位相が実質
的に正しい時、２本のデータの流れは波形３２お
よび３３に示すように正しく等化され、ここで破
線３４，３５および３６は各々上限、主、および
下限しきい値電圧を表す。局部発振器位相がある
原因で正しくないと、波形３３が例えば波形３７
および３８に示すようになんらかの原因で歪む程
度の漏話がデータの流れの間にある。
的に正しい時、２本のデータの流れは波形３２お
よび３３に示すように正しく等化され、ここで破
線３４，３５および３６は各々上限、主、および
下限しきい値電圧を表す。局部発振器位相がある
原因で正しくないと、波形３３が例えば波形３７
および３８に示すようになんらかの原因で歪む程
度の漏話がデータの流れの間にある。
これらの波形から位相訂正電圧を発生するた
め、次のように論理回路装置３９によつて論理関
数Ｌが発生される。すなわち Ｌ＝（UB・MB＋LB・B）MA ここで項MA，MB，UB，およびLBは各しきい
値回路に与えられる信号値が各々ＡおよびＢチヤ
ンネルの各主しきい値およびＢチヤンネルの上限
および下限しきい値以上である時値“１”をも
ち、演算子“・”，“＋”および“”は各々論理
積、論理和および排他的論理和である。
め、次のように論理回路装置３９によつて論理関
数Ｌが発生される。すなわち Ｌ＝（UB・MB＋LB・B）MA ここで項MA，MB，UB，およびLBは各しきい
値回路に与えられる信号値が各々ＡおよびＢチヤ
ンネルの各主しきい値およびＢチヤンネルの上限
および下限しきい値以上である時値“１”をも
ち、演算子“・”，“＋”および“”は各々論理
積、論理和および排他的論理和である。
調べてみると、関数Ｌは波形３７に対しては値
“０”を、波形３８に対しては値“１”を連続し
てもつことがわかる。
“０”を、波形３８に対しては値“１”を連続し
てもつことがわかる。
波形３７および３８で表されるものより少ない
位相誤差に対してはしきい値電圧３４および３６
に重畳された三角波形はＬに対して交番の値を生
じる効果を有し、この関数の平均値が正しい位相
を中心とする位相誤差の範囲に渡つて２つの極値
の間で漸増変化するようになつている。
位相誤差に対してはしきい値電圧３４および３６
に重畳された三角波形はＬに対して交番の値を生
じる効果を有し、この関数の平均値が正しい位相
を中心とする位相誤差の範囲に渡つて２つの極値
の間で漸増変化するようになつている。
再生装置８の２つの半分で発生される対応する
論理関数Ｌは局部発振器４に対する差動増幅器１
１に与えられる位相制御電圧を発生する。
論理関数Ｌは局部発振器４に対する差動増幅器１
１に与えられる位相制御電圧を発生する。
第５図において、電流スイツチ２１〜２４の１
つ例えばスイツチ２４を詳細に示し、最後に受け
られたデジツトの値およびその反転値を表す信号
は双安定回路２０（第２図）から入力４１および
４２に与えられる。これらのデジツト値信号によ
つて２つのエミツタ結合対切替回路４３および４
４のいずれかは最後に受けられたデジツトが１か
または零かに基づいて経路４５および４６の１つ
を経路１４に接続するように構成され、次いで経
路４５および４６の他方は６ボルト給電線に接続
される。
つ例えばスイツチ２４を詳細に示し、最後に受け
られたデジツトの値およびその反転値を表す信号
は双安定回路２０（第２図）から入力４１および
４２に与えられる。これらのデジツト値信号によ
つて２つのエミツタ結合対切替回路４３および４
４のいずれかは最後に受けられたデジツトが１か
または零かに基づいて経路４５および４６の１つ
を経路１４に接続するように構成され、次いで経
路４５および４６の他方は６ボルト給電線に接続
される。
電源４７からの実質的に一定の電流は経路２８
を介して与えられる重み付け信号の値に基づいて
エミツタ結合対差動増幅回路４８によつて２つの
経路４５および４６の間で分割される。
を介して与えられる重み付け信号の値に基づいて
エミツタ結合対差動増幅回路４８によつて２つの
経路４５および４６の間で分割される。
この回路によつて電流を最後に受けられたデジ
ツトが１かまたは零かに基づいて回路１４上の入
力信号から効果的に加算または減算することがで
き、電流は経路２８上の重み付け信号に基づいて
値の範囲に渡つていずれかの負または正の値を有
する。従つて経路４５および４６における電流を
各々I1およびI2で表すと電源４７からの定電流を
I0で表すと I1＋I2＝I0 一方、I1＝１／２（I1＋I2）＋１／２（I1−I2） 従つて I1＝１／２I0＋１／２（I1−I2） 同様に I2＝１／２I0−１／２（I1−I2） このように切替回路４３および４４を介して経
路１４に流れる一定の定在電流があり、入力４１
における信号が零である時はこの定在電流に
１／２・（I1−I2）が加算され、入力４１における信 号が１である時はこの定在電流から１／２（I1−I2） が減算される。電流差（I1−I2）は入力経路２８
上の重み付け信号に基づくことがわかる。
ツトが１かまたは零かに基づいて回路１４上の入
力信号から効果的に加算または減算することがで
き、電流は経路２８上の重み付け信号に基づいて
値の範囲に渡つていずれかの負または正の値を有
する。従つて経路４５および４６における電流を
各々I1およびI2で表すと電源４７からの定電流を
I0で表すと I1＋I2＝I0 一方、I1＝１／２（I1＋I2）＋１／２（I1−I2） 従つて I1＝１／２I0＋１／２（I1−I2） 同様に I2＝１／２I0−１／２（I1−I2） このように切替回路４３および４４を介して経
路１４に流れる一定の定在電流があり、入力４１
における信号が零である時はこの定在電流に
１／２・（I1−I2）が加算され、入力４１における信 号が１である時はこの定在電流から１／２（I1−I2） が減算される。電流差（I1−I2）は入力経路２８
上の重み付け信号に基づくことがわかる。
第５図に示した回路装置において使用されてい
るトランジスタは全てＮ−Ｐ−Ｎトランジスタで
ありこれにより切替が迅速で積分が容易となる。
るトランジスタは全てＮ−Ｐ−Ｎトランジスタで
ありこれにより切替が迅速で積分が容易となる。
本考案においては、受信信号が到達したい値を
中心とする補助しきい値と、復調信号とが比較さ
れると共に、前記しきい値には三角波形が重畳さ
れているので、１つ以上の漸増的可変アナログ制
御信号が得られる。このアナログ制御信号は受信
信号の偏差の方向と程度を表しており、これによ
つて受信装置の適合制御が達せられる。
中心とする補助しきい値と、復調信号とが比較さ
れると共に、前記しきい値には三角波形が重畳さ
れているので、１つ以上の漸増的可変アナログ制
御信号が得られる。このアナログ制御信号は受信
信号の偏差の方向と程度を表しており、これによ
つて受信装置の適合制御が達せられる。
第１図は受信装置の部分を概略的に示し、第２
図、第３図および第５図は受信装置の部分をより
詳細に示し、第４図は受信装置の部分の動作を示
す電圧波形である。 図中、１……受信機ヘツド／ダウン切換装置、
２，３……位相検出器、４……電圧制御発振器、
５……90度移相回路、６，７……低域フイルタ、
８……適応等化再生装置、９，１０……経路、１
１……差動増幅器、１２……低域フイルタ。
図、第３図および第５図は受信装置の部分をより
詳細に示し、第４図は受信装置の部分の動作を示
す電圧波形である。 図中、１……受信機ヘツド／ダウン切換装置、
２，３……位相検出器、４……電圧制御発振器、
５……90度移相回路、６，７……低域フイルタ、
８……適応等化再生装置、９，１０……経路、１
１……差動増幅器、１２……低域フイルタ。
Claims (1)
- 【実用新案登録請求の範囲】 １ 直角移相変調デジタルデータ伝送システム用
の受信装置であつて、２つの直角位相検出器２
及び３と、局部発振器と、90度移相回路５によ
り前記局部発振器から前記位相検出器に直角の
位相で信号を与えて移相変調受信信号から前記
システムに伝送されているデータのデジツト値
にしたがつて２つの離散値間で変化する各位相
検出出力信号を発生する手段と、前記各位相検
出器出力と前記２つの離散値の中間の主しきい
値を一連の受信データデジツト周期中に比較
し、前記主しきい値の比較結果に応じた値を有
する第１の２進出力信号を発生するようにそれ
ぞれ構成された少なくとも２つの主しきい値検
出器と、前記２つの離散値のうちの一方のほぼ
三角波形が重畳された補助しきい値信号と前記
位相検出器出力信号のうちの一方と比較し前記
補助しきい値の比較に応じた２進信号値を有す
る第２の２進出力信号を発生するように構成さ
れた少なくとも１つの補助しきい値検出器と、
前記第１および第２の２進出力信号から前記受
信装置の入力信号通路１４へ送られる少なくと
も１つの可変アナログ制御信号を発生するため
の論理回路手段とを備えたことを特徴とする受
信装置。 ２ 実用新案登録請求の範囲第１項記載の受信装
置において、前記アナログ制御信号は前記補助
しきい値を制御している受信装置。 ３ 実用新案登録請求の範囲第１項記載の受信装
置において、前記補助しきい値検出器は２個設
けられ、該補助しきい値検出器は前記位相検出
器出力信号の一方と各補助しきい値信号とを比
較するように構成され、前記検出器出力信号に
ついての前記主たるしきい値３５は前記補助し
きい値信号の値３４，３６にしたがつてその中
間レベルに設定される受信装置。 ４ 実用新案登録請求の範囲第３項記載の受信装
置において、前記アナログ制御信号は２つの補
助しきい値を制御するために前記主たるしきい
値検出器および前記２つの補助しきい値検出器
からの２進出力信号から、前記論理回路によつ
て発生されるように構成されている受信装置。 ５ 実用新案登録請求の範囲第１項記載の受信装
置において、前記二進出力信号から論理回路３
９により得られる可変アナログ制御信号は、前
記位相検出器の出力信号間の符号干渉の測定値
を発生し、該測定値により該干渉を最小限にす
るように前記局部発振器によつて発生された前
記信号の位相を制御するための手段が設けられ
ている受信装置。 ６ 実用新案登録請求の範囲第１項記載の受信装
置において、該装置はさらに、受信したデータ
のデジツト周期中に前記位相検出器の少なくと
も１つからの出力信号と前記可変アナログ信号
の１つとしての重みづけ信号とを、主たるしき
い値検出器からの２進出力信号の少なくとも１
つの値にしたがつて、選択的に組合わせるため
の決定帰還手段を備え、前記重みづけ信号の値
は相関器４０を含む前記論理回路手段によつて
発生される可変アナログ制御信号によつて決定
される受信装置。 ７ 実用新案登録請求の範囲第６項記載の受信装
置において、前記重みづけ信号と前記位相検出
器の前記１つの出力信号と選択的に組合わせる
手段は一定電流源と、重みづけ信号の値にした
がつて２つの通路間の前記一定電流源の電流を
分流する手段と、および前記通路の一方または
他方を前記位相検出器の出力へ接続するスイツ
チ手段とを備えている受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB7939800 | 1979-11-16 | ||
| GB7942008 | 1979-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0257644U JPH0257644U (ja) | 1990-04-25 |
| JPH0520028Y2 true JPH0520028Y2 (ja) | 1993-05-26 |
Family
ID=26273582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989117176U Expired - Lifetime JPH0520028Y2 (ja) | 1979-11-16 | 1989-10-06 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4383324A (ja) |
| EP (1) | EP0029688B1 (ja) |
| JP (1) | JPH0520028Y2 (ja) |
| CA (1) | CA1162244A (ja) |
| DE (1) | DE3066315D1 (ja) |
| NO (1) | NO803460L (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652834A (en) * | 1983-08-12 | 1987-03-24 | Trw Inc. | Rapid acquisition demodulation system |
| JPH0824260B2 (ja) * | 1987-05-26 | 1996-03-06 | 日本電気株式会社 | 位相比較器 |
| JPH03245628A (ja) * | 1990-02-23 | 1991-11-01 | Matsushita Electric Ind Co Ltd | 時分割多重アクセス装置の端末装置 |
| EP3264615B1 (en) * | 2016-07-01 | 2021-08-25 | Intel Corporation | Adaptation circuit and apparatus, methods and computer programs for adapting, fabricating, and operating, radio transceiver, mobile transceiver, base station transceiver, and storage for computer programs or instructions |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3378711A (en) * | 1965-10-19 | 1968-04-16 | Dynamics Corp America | Stator structure for dynamo-electric machines |
| US3518680A (en) * | 1967-10-02 | 1970-06-30 | North American Rockwell | Carrier phase lock apparatus using correlation between received quadrature phase components |
| US3600700A (en) * | 1968-06-12 | 1971-08-17 | Nippon Electric Co | Circuit for phase locking an oscillator to a signal modulated in n-phases |
| US3669511A (en) * | 1970-09-17 | 1972-06-13 | North American Rockwell | System for phase locking on a virtual carrier received by an asymmetrical receiver |
| JPS50114153A (ja) * | 1974-02-15 | 1975-09-06 | ||
| JPS50159660A (ja) * | 1974-06-13 | 1975-12-24 | ||
| JPS5220753A (en) * | 1975-06-11 | 1977-02-16 | Motorola Inc | Quadrature phase shift keying demodulator |
| US3993956A (en) * | 1975-11-03 | 1976-11-23 | Motorola, Inc. | Digital detection system for differential phase shift keyed signals |
| US4032847A (en) * | 1976-01-05 | 1977-06-28 | Raytheon Company | Distortion adapter receiver having intersymbol interference correction |
| JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
| JPS54130811A (en) * | 1978-04-03 | 1979-10-11 | Nippon Telegr & Teleph Corp <Ntt> | Carrier wave reproducing device |
-
1980
- 1980-11-05 US US06/204,289 patent/US4383324A/en not_active Expired - Lifetime
- 1980-11-14 EP EP80304089A patent/EP0029688B1/en not_active Expired
- 1980-11-14 CA CA000364764A patent/CA1162244A/en not_active Expired
- 1980-11-14 DE DE8080304089T patent/DE3066315D1/de not_active Expired
- 1980-11-17 NO NO803460A patent/NO803460L/no unknown
-
1989
- 1989-10-06 JP JP1989117176U patent/JPH0520028Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| NO803460L (no) | 1981-05-18 |
| JPH0257644U (ja) | 1990-04-25 |
| EP0029688B1 (en) | 1984-01-25 |
| US4383324A (en) | 1983-05-10 |
| CA1162244A (en) | 1984-02-14 |
| DE3066315D1 (en) | 1984-03-01 |
| EP0029688A1 (en) | 1981-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3818347A (en) | Receiver for amplitude modulated quadrature carrier signals | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| JPH0687540B2 (ja) | 復調装置 | |
| US4466109A (en) | Carrier recovery arrangement for sixteen-state amplitude and phase modulation and receiving system for digital data, comprising such an arrangement | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| US4383324A (en) | Digital data transmission systems | |
| JPH0428185B2 (ja) | ||
| GB2063629A (en) | Digital data transmission systems | |
| US4134075A (en) | Amplitude-and-phase demodulator comprising a quantization circuit | |
| JPH0761089B2 (ja) | 誤差信号相関検出回路 | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| GB2087694A (en) | Electric circuit arrangement for digital data transmission systems | |
| JP2871172B2 (ja) | 復調装置 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| JPH0357644U (ja) | ||
| JPS6048648A (ja) | 搬送波再生回路 | |
| JPH0326934B2 (ja) | ||
| JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPH0657023B2 (ja) | 搬送波再生回路 | |
| JPH0584100B2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| JPH03254523A (ja) | 自動ドリフト制御装置 | |
| JPS6134303B2 (ja) | ||
| JPH01236747A (ja) | 適応レベル判定電圧の生成方法 |