JPH0763121B2 - モノリシツクマイクロ波集積回路 - Google Patents
モノリシツクマイクロ波集積回路Info
- Publication number
- JPH0763121B2 JPH0763121B2 JP58214453A JP21445383A JPH0763121B2 JP H0763121 B2 JPH0763121 B2 JP H0763121B2 JP 58214453 A JP58214453 A JP 58214453A JP 21445383 A JP21445383 A JP 21445383A JP H0763121 B2 JPH0763121 B2 JP H0763121B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor substrate
- slot
- lines
- coplanar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】 この発明は半導体素子を含むモノリシツクマイクロ波集
積回路に関するものである。
積回路に関するものである。
〈従来技術〉 従来のモノリシツクマイクロ波集積回路は第１図に示す
ように半導体基板１上に誘電体層2,3が並べて設けら
れ、これらの誘電体層2,3上のみに高周波信号の伝送
路、ここではマイクロストリツプ線路4,5が配置されて
いる。これらの誘電体層2,3の接地導体6,7は半導体基板
１の接地導体８（誘電体層2,3の形成面と反対の面）に
側面の接続導体11,12を通じて接続されている。半導体
素子（第１図では電界効果トランジスタ）13は誘電体層
2,3の間においてマイクロストリツプ線路4,5を形成して
いる面と同一平面上において構成されており、従つて誘
電体層2,3の間では半導体基板１が誘電体層2,3の厚味だ
け高い突部1aが形成され、その突部1a上に電界効果トラ
ンジスタ13が形成されている。電界効果トランジスタ
（以後、FETと記す）13のソース電極14を接地するため
半導体基板１の突部1aと誘電体層2,3の間に短絡板15,16
が挿入され、短絡板15,16に接続されて突部1aの表面上
に接地導体膜17,18がFET13を両側から囲うように形成さ
れ、この接地導体膜17,18にソース電極14が接続され
る。FET13のゲート電極19は入力側のマイクロストリツ
プ線路４に、ドレイン電極21は出力側のマイクロストリ
ツプ線路５にそれぞれ接続されている。マイクロストリ
ツプ線路４とゲート電極19との接続部は接地導体膜17,1
8とコプレーナ線路22を構成している。マイクロストリ
ツプ線路4,5に接続されたマイクロストリツプ線路23,24
は整合用スタブを形成している。
ように半導体基板１上に誘電体層2,3が並べて設けら
れ、これらの誘電体層2,3上のみに高周波信号の伝送
路、ここではマイクロストリツプ線路4,5が配置されて
いる。これらの誘電体層2,3の接地導体6,7は半導体基板
１の接地導体８（誘電体層2,3の形成面と反対の面）に
側面の接続導体11,12を通じて接続されている。半導体
素子（第１図では電界効果トランジスタ）13は誘電体層
2,3の間においてマイクロストリツプ線路4,5を形成して
いる面と同一平面上において構成されており、従つて誘
電体層2,3の間では半導体基板１が誘電体層2,3の厚味だ
け高い突部1aが形成され、その突部1a上に電界効果トラ
ンジスタ13が形成されている。電界効果トランジスタ
（以後、FETと記す）13のソース電極14を接地するため
半導体基板１の突部1aと誘電体層2,3の間に短絡板15,16
が挿入され、短絡板15,16に接続されて突部1aの表面上
に接地導体膜17,18がFET13を両側から囲うように形成さ
れ、この接地導体膜17,18にソース電極14が接続され
る。FET13のゲート電極19は入力側のマイクロストリツ
プ線路４に、ドレイン電極21は出力側のマイクロストリ
ツプ線路５にそれぞれ接続されている。マイクロストリ
ツプ線路４とゲート電極19との接続部は接地導体膜17,1
8とコプレーナ線路22を構成している。マイクロストリ
ツプ線路4,5に接続されたマイクロストリツプ線路23,24
は整合用スタブを形成している。
このように従来のモノリシツクマイクロ波集積回路では
半導体突部1aと誘電体層2,3との間に短絡板15,16を形成
する必要があり、これはモノリシツクマイクロ波集積回
路を製作する製造工程を複雑にし、この回路の価格が高
くなるという問題があつた。また、マイクロストリツプ
線路４からの入力信号はコプレーナ線路22に変換され
て、FET13に印加することになるが、マイクロストリツ
プ線路−コプレーナ線路変換部の不連続部の影響により
FET13の性能、例えば増幅器としての利得や周波数特性
が劣化する問題もあつた。
半導体突部1aと誘電体層2,3との間に短絡板15,16を形成
する必要があり、これはモノリシツクマイクロ波集積回
路を製作する製造工程を複雑にし、この回路の価格が高
くなるという問題があつた。また、マイクロストリツプ
線路４からの入力信号はコプレーナ線路22に変換され
て、FET13に印加することになるが、マイクロストリツ
プ線路−コプレーナ線路変換部の不連続部の影響により
FET13の性能、例えば増幅器としての利得や周波数特性
が劣化する問題もあつた。
〈発明の概要〉 この発明の目的は製造が容易なモノリシツクマイクロ波
集積回路を提供することにある。
集積回路を提供することにある。
この発明によれば半導体基板上に半導体素子が形成さ
れ、その素子と同一面で半導体基板上にコプレーナまた
はスロット線路が設けられる。さらにそのコプレーナま
たはスロット線路を被って上記半導体基板上に誘電体層
が形成され、その誘電体層上に上記コプレーナまたはス
ロット線路と結合したマイクロストリップ線路が形成さ
れる。
れ、その素子と同一面で半導体基板上にコプレーナまた
はスロット線路が設けられる。さらにそのコプレーナま
たはスロット線路を被って上記半導体基板上に誘電体層
が形成され、その誘電体層上に上記コプレーナまたはス
ロット線路と結合したマイクロストリップ線路が形成さ
れる。
〈実施例〉 第２図はこの発明によるモノリシツクマイクロ波集積回
路の一例を示し、第１図と対応する部分に同一符号を付
けてある。半導体基板１の一面に半導体素子（この例で
はFET）13が形成され、このFET13の形成面とほぼ同一面
で半導体基板１にそのFET13と接続された伝送線路が形
成される。この例ではFET13上を除いてFET13の形成面に
接地導体膜６が形成され、接地導体膜６は両側の接続導
体11,12を通じて半導体基板１の接地導体８に接続され
る。FET13の両側にゲート電極19,及びドレイン電極21に
それぞれ一端が接続されたコプレーナ線路25,26が接地
導体膜６に形成される。コプレーナ線路25,26上をそれ
ぞれ含み、半導体基板１上に誘電体層2,3がそれぞれ形
成され、誘電体層2,3上にマイクロストリツプ線路4,5が
それぞれ形成される。マイクロストリツプ線路4,5の一
端はそれぞれスルーホール27,28を通じてコプレーナ線
路25,26の各他端に接続される。マイクロストリツプ線
路4,5の各他端は入力ポート31,出力ポート32にそれぞれ
接続される。
路の一例を示し、第１図と対応する部分に同一符号を付
けてある。半導体基板１の一面に半導体素子（この例で
はFET）13が形成され、このFET13の形成面とほぼ同一面
で半導体基板１にそのFET13と接続された伝送線路が形
成される。この例ではFET13上を除いてFET13の形成面に
接地導体膜６が形成され、接地導体膜６は両側の接続導
体11,12を通じて半導体基板１の接地導体８に接続され
る。FET13の両側にゲート電極19,及びドレイン電極21に
それぞれ一端が接続されたコプレーナ線路25,26が接地
導体膜６に形成される。コプレーナ線路25,26上をそれ
ぞれ含み、半導体基板１上に誘電体層2,3がそれぞれ形
成され、誘電体層2,3上にマイクロストリツプ線路4,5が
それぞれ形成される。マイクロストリツプ線路4,5の一
端はそれぞれスルーホール27,28を通じてコプレーナ線
路25,26の各他端に接続される。マイクロストリツプ線
路4,5の各他端は入力ポート31,出力ポート32にそれぞれ
接続される。
入力ポート31からの入力信号はマイクロストリツプ線路
4,スルーホール27,コプレーナ線路25を経てゲート電極1
9に加えられる。マイクロストリツプ線路４からコプレ
ーナ線路25への変換はスルーホール27を通して行われる
が、誘電体層2,3の厚さが十分薄いため線路幅程度の直
径を有するスルーホールで変換でき、不連続成分を十分
小さくできる。したがつて、この変換部によるFET13の
特性劣化は無視でき、高い周波数帯にも適用が可能であ
る。FET13の電極14,19,21はコプレーナ線路25,26と同一
平面内にあるため、これら電極とコプレーナ線路との接
続は容易に行われる。FET13により増幅された入力信号
はコプレーナ線路26,スルーホール28,マイクロストリツ
プ線路５を経て、出力ポート32から得られる。
4,スルーホール27,コプレーナ線路25を経てゲート電極1
9に加えられる。マイクロストリツプ線路４からコプレ
ーナ線路25への変換はスルーホール27を通して行われる
が、誘電体層2,3の厚さが十分薄いため線路幅程度の直
径を有するスルーホールで変換でき、不連続成分を十分
小さくできる。したがつて、この変換部によるFET13の
特性劣化は無視でき、高い周波数帯にも適用が可能であ
る。FET13の電極14,19,21はコプレーナ線路25,26と同一
平面内にあるため、これら電極とコプレーナ線路との接
続は容易に行われる。FET13により増幅された入力信号
はコプレーナ線路26,スルーホール28,マイクロストリツ
プ線路５を経て、出力ポート32から得られる。
このようにこの構成では半導体突部と誘電体層との間に
短絡板を挿入する必要が無く、不連続部による特性劣化
は無い。また、コプレーナ線路25,26はFET13を製作する
製造工程で同時に作ることができるため、FET素子単体
と同程度のコストで製作できる利点がある。
短絡板を挿入する必要が無く、不連続部による特性劣化
は無い。また、コプレーナ線路25,26はFET13を製作する
製造工程で同時に作ることができるため、FET素子単体
と同程度のコストで製作できる利点がある。
〈他の実施例〉 第３図はこの発明の他の実施例を示し、第２図と対応す
る部分に同一符号を付けてある。この例では半導体基板
１上に半導体素子としてシヨツトキバリアダイオード
（以下SBDと記す）30,40が形成される。また接地導体膜
６にスロツト線路33が、SBD30,40の両者に一端が接近し
て形成され、更にSBD30,40の配列の両外側にスロツト線
路34,35がスロツト線路33と反対方向に延長して接地導
体膜６に形成される。スロツト線路34,35は同一長さと
され、その他端はスロツト線路36で連結される。スロツ
ト線路33の他端は開放とするためのスロツト空洞37に連
結される。スロツト線路33の一端の両側の導体膜はSBD3
0,40のカソード38,アノード39にそれぞれ延長接続さ
れ、SBD30,40のアノード41,カソード42はそれぞれスロ
ツト線路34,35の内側の導体膜に延長接続される。スロ
ツト線路33,スロツト空洞37を含み半導体基板１上に誘
電体層２が形成され、スロツト線路34,35,36を含み半導
体基板１上に誘電体層３が形成される。誘電体層2,3上
にそれぞれ形成されたマイクロストリツプ線路4,5は、
誘電体層2,3の板面と直角方向から見て、一端部がスロ
ツト線路33,36とそれぞれ直交されてスルーホール27,28
を通じて接地導体膜６に接続される。マイクロストリツ
プ線路５にストリツプ導体43を通じて直流バイアス印加
端子45に接続される。
る部分に同一符号を付けてある。この例では半導体基板
１上に半導体素子としてシヨツトキバリアダイオード
（以下SBDと記す）30,40が形成される。また接地導体膜
６にスロツト線路33が、SBD30,40の両者に一端が接近し
て形成され、更にSBD30,40の配列の両外側にスロツト線
路34,35がスロツト線路33と反対方向に延長して接地導
体膜６に形成される。スロツト線路34,35は同一長さと
され、その他端はスロツト線路36で連結される。スロツ
ト線路33の他端は開放とするためのスロツト空洞37に連
結される。スロツト線路33の一端の両側の導体膜はSBD3
0,40のカソード38,アノード39にそれぞれ延長接続さ
れ、SBD30,40のアノード41,カソード42はそれぞれスロ
ツト線路34,35の内側の導体膜に延長接続される。スロ
ツト線路33,スロツト空洞37を含み半導体基板１上に誘
電体層２が形成され、スロツト線路34,35,36を含み半導
体基板１上に誘電体層３が形成される。誘電体層2,3上
にそれぞれ形成されたマイクロストリツプ線路4,5は、
誘電体層2,3の板面と直角方向から見て、一端部がスロ
ツト線路33,36とそれぞれ直交されてスルーホール27,28
を通じて接地導体膜６に接続される。マイクロストリツ
プ線路５にストリツプ導体43を通じて直流バイアス印加
端子45に接続される。
入力ポート31からの入力信号はマイクロストリツプ線路
4,スルーホール27を通してスロツト線路33に変換結合さ
れる。スロツト空洞37は開放条件を与え、マイクロスト
リツプ線路４からスロツト線路33への変換効率を向上さ
せている。スロツト線路33にはSBD30,40が直列に２個接
続されており、SBD30,40をON−OFFすることによつて入
力信号はスロツト線路34または35に伝搬することにな
る。SBDのON−OFF信号は端子45からストリツプ導体43を
通して加えられる。SBD30がON、SBD40がOFFのとき、信
号成分はスロツト線路35を伝搬し、スルーホール28を通
してマイクロストリツプ線路５に変換結合され、出力が
ポート32より得られる。逆にSBD30がOFF、SBD40がONの
ときにはスロツト線路34を経て出力が得られ、信号の位
相は前の場合と逆になつており、２相位相変調波が得ら
れることになる。
4,スルーホール27を通してスロツト線路33に変換結合さ
れる。スロツト空洞37は開放条件を与え、マイクロスト
リツプ線路４からスロツト線路33への変換効率を向上さ
せている。スロツト線路33にはSBD30,40が直列に２個接
続されており、SBD30,40をON−OFFすることによつて入
力信号はスロツト線路34または35に伝搬することにな
る。SBDのON−OFF信号は端子45からストリツプ導体43を
通して加えられる。SBD30がON、SBD40がOFFのとき、信
号成分はスロツト線路35を伝搬し、スルーホール28を通
してマイクロストリツプ線路５に変換結合され、出力が
ポート32より得られる。逆にSBD30がOFF、SBD40がONの
ときにはスロツト線路34を経て出力が得られ、信号の位
相は前の場合と逆になつており、２相位相変調波が得ら
れることになる。
このように、半導体基板１上に半導体素子30,40、伝送
線路33,34,35を形成し、更に薄い誘電体層2,3を形成
し、これら誘電体層2,3上に伝送線路4,5を配置すること
により、大幅に小形化された２相位相変調器を構成でき
る利点がある。また、寄生素子を生じさせる不連続部が
無いため、高周波帯で動作可能な位相変調器をも実現で
きる利点がある。さらに、２個のSBD30,40を形成する領
域を非常に狭くできるので、半導体素子のバラ付きを小
さくでき、再現性の良い回路を製作できる利点がある。
線路33,34,35を形成し、更に薄い誘電体層2,3を形成
し、これら誘電体層2,3上に伝送線路4,5を配置すること
により、大幅に小形化された２相位相変調器を構成でき
る利点がある。また、寄生素子を生じさせる不連続部が
無いため、高周波帯で動作可能な位相変調器をも実現で
きる利点がある。さらに、２個のSBD30,40を形成する領
域を非常に狭くできるので、半導体素子のバラ付きを小
さくでき、再現性の良い回路を製作できる利点がある。
半導体基板上に形成する誘電体層を多層構造としてもよ
い。また半導体基板上や誘電体層上に形成する伝送線路
としてはマイクロストリツプ線路，スロツト線路，コプ
レーナ線路，更にこれら線路の結合線路を用いてもよ
い。
い。また半導体基板上や誘電体層上に形成する伝送線路
としてはマイクロストリツプ線路，スロツト線路，コプ
レーナ線路，更にこれら線路の結合線路を用いてもよ
い。
〈効果〉 以上説明したように、この発明によれば半導体基板上に
半導体素子及び伝送線路がほぼ同面で形成され、さらに
１層以上の誘電体層が形成され、この誘電体層に伝送線
路が配置され、これらの線路および半導体素子が結合さ
れてモノリシツクマイクロ波集積回路を形成しているた
めに、回路の高周波特性を劣化させる不連続部等の要因
を少なくでき、また、FET等の半導体素子の製造工程を
適用することによる回路の低コスト化を図ることがで
き、さらに、これまで小形化，再現性等に問題があつた
回路の大幅な小形化，再現性の向上を図ることができる
利点がある。
半導体素子及び伝送線路がほぼ同面で形成され、さらに
１層以上の誘電体層が形成され、この誘電体層に伝送線
路が配置され、これらの線路および半導体素子が結合さ
れてモノリシツクマイクロ波集積回路を形成しているた
めに、回路の高周波特性を劣化させる不連続部等の要因
を少なくでき、また、FET等の半導体素子の製造工程を
適用することによる回路の低コスト化を図ることがで
き、さらに、これまで小形化，再現性等に問題があつた
回路の大幅な小形化，再現性の向上を図ることができる
利点がある。
第１図は従来のモノリシツクマイクロ波集積回路を示す
斜視図、第２図及び第３図はそれぞれこの発明の一実施
例を示す斜視図である。 １……半導体基板、2,3……誘電体層、4,5……マイクロ
ストリツプ線路、６……接地導体膜、13……電界効果ト
ランジスタ（FET）、14……ソース電極、19……ゲート
電極、21……ドレイン電極、25,26……コプレーナ線
路、27,28……スルーホール、31……入力ポート、32…
…出力ポート、37……スロツト空洞、33〜36……スロツ
ト線路、30,40……シヨツトキバリアダイオード（SB
D）。
斜視図、第２図及び第３図はそれぞれこの発明の一実施
例を示す斜視図である。 １……半導体基板、2,3……誘電体層、4,5……マイクロ
ストリツプ線路、６……接地導体膜、13……電界効果ト
ランジスタ（FET）、14……ソース電極、19……ゲート
電極、21……ドレイン電極、25,26……コプレーナ線
路、27,28……スルーホール、31……入力ポート、32…
…出力ポート、37……スロツト空洞、33〜36……スロツ
ト線路、30,40……シヨツトキバリアダイオード（SB
D）。
Claims (1)
- 【請求項１】半導体基板の一面に半導体素子が形成さ
れ、その半導体素子の形成面とほぼ同一面で上記半導体
基板に上記半導体素子と接続されたコプレーナ線路また
はスロット線路が形成され、そのコプレーナ線路または
スロット線路上を被って上記半導体基板上に誘電体層が
形成され、その誘電体層上に上記コプレーナ線路または
スロット線路と結合したマイクロストリップ線路が形成
されてなるモノリシックマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214453A JPH0763121B2 (ja) | 1983-11-14 | 1983-11-14 | モノリシツクマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214453A JPH0763121B2 (ja) | 1983-11-14 | 1983-11-14 | モノリシツクマイクロ波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106202A JPS60106202A (ja) | 1985-06-11 |
| JPH0763121B2 true JPH0763121B2 (ja) | 1995-07-05 |
Family
ID=16656004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214453A Expired - Lifetime JPH0763121B2 (ja) | 1983-11-14 | 1983-11-14 | モノリシツクマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763121B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626805A (en) * | 1985-04-26 | 1986-12-02 | Tektronix, Inc. | Surface mountable microwave IC package |
| JP2781557B2 (ja) * | 1987-12-21 | 1998-07-30 | 株式会社エイ・ティ・アール光電波通信研究所 | マイクロ波集積回路用受動回路装置 |
| US4996582A (en) * | 1988-09-14 | 1991-02-26 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly |
| KR100349571B1 (ko) * | 2000-07-04 | 2002-08-24 | 안달 | 유전체의 접지면에 식각된 결함 구조를 갖는 공진기 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128901A (en) * | 1979-03-28 | 1980-10-06 | Nippon Telegr & Teleph Corp <Ntt> | High frequency circuit device |
| JPS5849042B2 (ja) * | 1979-11-19 | 1983-11-01 | 日本電信電話株式会社 | マイクロ波トランジスタ回路装置 |
| JPS5873138A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | マイクロ波増幅器 |
| US4423388A (en) * | 1981-10-29 | 1983-12-27 | Watkins-Johnson Company | RF Amplifier circuit employing FET devices |
| JPS58112373A (ja) * | 1981-12-25 | 1983-07-04 | Toshiba Corp | ＧａＡｓ集積回路の製造方法 |
-
1983
- 1983-11-14 JP JP58214453A patent/JPH0763121B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60106202A (ja) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| JPS6349402B2 (ja) | ||
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| US4646028A (en) | GaAs monolithic medium power amplifier | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| JPH0249562B2 (ja) | ||
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JP2654248B2 (ja) | 共平面アンテナ | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| DaBrecht | Coplanar balun circuits for GaAs FET high-power push-pull amplifiers | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPS6349923B2 (ja) | ||
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JPH04252038A (ja) | 半導体装置 | |
| JPH0753298Y2 (ja) | マイクロ波増幅器 | |
| JPS60106208A (ja) | マイクロ波集積回路化バランス形周波数逓倍器 | |
| JPH0223103U (ja) | ||
| JPH10335954A (ja) | 広帯域フィードバック増幅器 | |
| JPS6120401A (ja) | マイクロストリツプライン | |
| JPS60106205A (ja) | モノリシツクｆｅｔ発振器 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPH1154699A (ja) | 高周波集積回路装置 | |
| JP2522628Y2 (ja) | 線路切り換え型１８０度移相器 | |
| JPH07235740A (ja) | 高周波能動素子接地回路 |