JPH0763195B2 - 時間スイッチメモリ救済方法 - Google Patents
時間スイッチメモリ救済方法Info
- Publication number
- JPH0763195B2 JPH0763195B2 JP61278824A JP27882486A JPH0763195B2 JP H0763195 B2 JPH0763195 B2 JP H0763195B2 JP 61278824 A JP61278824 A JP 61278824A JP 27882486 A JP27882486 A JP 27882486A JP H0763195 B2 JPH0763195 B2 JP H0763195B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- time switch
- multiplicity
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
〔産業上の利用分野〕 本発明は、タイムスロットの入替を行なう時間スイッチ
メモリにおいて、その使用エリアのメモリセルの何れか
に障害が発生した場合は、使用エリアを変更することで
タイムスロット入替動作がそのまま継続可とされた時間
スイッチメモリ救済方法に関するものである。 〔従来の技術〕 これまで、タイムスロット入替機能を有する時間スイッ
チについては、論文「ディジタル時分割交換技術〔II
I〕（通話路系）」（電子通信学会誌9/'83）において論
じられている。これによる場合、ディジタル時分割交換
機の通話路系機能が時間スイッチと空間スイッチの組分
せにより実現されることが示されている。ところで、時
間スイッチの用途であるが、その用途は何もディジタル
時分割交換機だけに限定されなく、タイムスロット入替
機能を必要とする他の用途にとっても利用可なものとな
っている。 〔発明が解決しようとする問題点〕 しかしながら、その時間スイッチはハイウエイ信号の複
数の多重度に対処可とされているものの、低多重度で使
用される場合に生じる未使用メモリエリアの有効利用に
ついては何等配慮されていないものとなっている。 本発明の目的は、未使用メモリエリアをメモリセルの障
害発生時に有効利用することで、時間スイッチメモリを
メモリセルの障害より救済するようにした時間スイッチ
メモリ救済方法を供するにある。 〔問題点を解決するための手段〕 上記目的は、時間スイッチメモリおけるアドレス容量Ｎ
が最大多重度でのタイムスロット入替動作可として設定
されている場合に、該最大多重度に対し1/2n（n:1以上
の任意整数）の多重度でタイムスロット入替動作が行わ
れている状態で、時間スイッチメモリおける全アドレス
０〜Ｎ−１エリアのうち、現にタイムスロット入替動作
に使用されている連続アドレス０〜Ｎ×（1/2n）−１エ
リア内にメモリセル障害が発生した際には、時間スイッ
チメモリへの書込みアドレス、読出しアドレス各々は、
以降、Ｍが１〜2n−１のうち、何れか１つの任意整数と
して、Ｍ×Ｎ×（1/2n）の値が加算されたアドレスＭ×
Ｎ×（1/2n）〜Ｎ×（1/2n）−１＋Ｍ×Ｎ×（1/2n）エ
リア内のものに変換された上、時間スイッチメモリが書
込み／読出しアクセスされることで達成される。 〔作用〕 時間スイッチメモリはその容量が通常ハイウエイ信号の
最大多重度に対処可として少なくとも設定されているこ
とから、少なくとも最大多重度よりも小の多重度で使用
される場合には時間スイッチメモリはその全メモリエリ
アが使用中ではなく、タイムスロット入替動作に関与し
ない未使用メモリエリアが存在することになる。この未
使用メモリエリアは多重度が小さくなる程に増大する
が、この未使用エリアを現に使用中のメモリエリアに障
害が発生した場合に利用しようというものである。この
ためには、現に使用中のメモリエリアに対するメモリア
ドレスを未使用メモリエリアに対するメモリアドレスに
変更すればよいというわけである。この変更の自由度は
多重度が小さい程に大きく、また、最大多重度であって
もメモリ容量に余裕がある場合には、障害より救済され
ることが可能となるものである。 〔実施例〕 以下、本発明をディジタル時分割交換機における通話路
系に例を採り第１図から第３図により説明する。 先ず、本発明に係る通話路系について説明すれば、第１
図はその一例での構成を示したものである。図示の如く
時間スイッチとしての通話路メモリ２の入側、出側には
シリアル−パラレル変換器１、パラレル−シリアル変換
器３が配されており、シリアル信号としての入力ハイウ
エイ信号12はシリアル−パラレル変換器１でパラレル変
換されたうえ通話路メモリ２に書込される一方、その書
込された入力ハイウエイ信号12はそのタイムスロットが
入替された状態で通話路メモリ２より読出されたうえパ
ラレル−シリアル変換器３でシリアル変換された後、出
力ハイウエイ信号13として出力されるものとなってい
る。入力ハイウエイ信号12が音声PCMデータの場合は、
１フレーム分書込される度に１フレーム分遅れての読出
が行なわれるようになっているものである。 以上からも判るように入力ハイウエイ信号12が通話路メ
モリ２に書込される際での書込アドレスは連続したもの
として所定アドレス順に発生させればよいが、読出アド
レスは書込アドレスの範囲内で不連続なものとして、し
かも変更可として発生される必要がある。これら書込ア
ドレス、読出アドレスは後述するように基本的にはそれ
ぞれアドレスカウンタ７、制御メモリ８より発生される
が、通話路メモリ２に障害が発生した場合には、セレク
タ６からの多重度対応の一定値がそれらアドレスに加算
するものとなっている。 さて、ここでタイムスロット入替可能なハイウエイ多重
度が8.192MHz、4.096MHz、2.048MHzの３種類であるとす
れば、最大ハイウエイ多重度8.192MHzで動作可能とすべ
く通話路メモリ２、制御メモリ８の容量はそれぞれ８ビ
ット×1024ワード、10ビット×1024ワードとされ、通話
路メモリ２への書込、それよりの読出は８ビット単位に
行なわれるものとなっている。この場合、ハイウエイ多
重度に対するタイムスロット入替可能チャトネル数は通
話音声の標本化周波数が8kHzなので、フレーム周期は12
5μｓとなり、このフレーム周期内のタイムスロットの
数は8.192MHzでは1024（8.192MHz/8kHz）チャトネル、
4.096MHzでは512（4.096MHz/8kHz）チャトネル、また、
2.048MHzでは256（2.048MHz/8kHz）チャトネルとなるこ
とが判る。即ち、8.192MHzの場合は通話路メモリ２の全
メモリエリアが、4.096MHzでは全メモリエリアの1/2
が、2.048MHzでは全メモリエリアの1/4がタイムスロッ
ト入替動作に必要とされるものである。 ここで、タイムスロット入替動作について説明すれば、
入力ハイウエイ信号12は先ず８ビット単位（１タイムス
ロット分）にシリアル−パラレル変換器１で順次パラレ
ル変換されたうえセレクタ４からの書込アドレス信号に
よる制御下にタイムスロットの順番で通話路メモリ２に
アドレス０より書込されるものとなっている。したがっ
て、タイムスロットの順番と通話路メモリ２のアドレス
が１対１に対応していることになり、ハイウエイ多重度
に対する通話路メモリの使用アドレスの範囲は、それぞ
れ8.192MHzではアドレス０〜1023、4.096MHzではアドレ
ス０〜511、2.048MHzではアドレス０〜255となる。 一方、制御メモリ８の使用アドレスも通話路メモリ２の
使用アドレスに対応しており、その内容は通話路メモリ
２に同期して順次読み出されるようになっている。この
制御メモリ８には常に出力ハイウエイ上の各タイムスロ
ットと接続されるべき入力ハイウエイ上のタイムスロッ
ト番号、即ち、通話路メモリ２の使用アドレスが内容と
して予め中央処理装置インタフェース回路９によって記
憶されており、出力ハイウエイ上の所望のタイムスロッ
トの時刻になったとき、入力ハイウエイ上の接続される
べきタイムスロットを示すアドレスデータが制御メモリ
８より取り出されたうえ読出アドレスとしてセレクタ４
を介し通話路メモリ２に与えられるようになっている。
このとき、セレクタ４に対する書込／読出制御は読出指
定となっている。これにより通話路メモリ２からはその
アドレスの内容が読み出されパラレル／シリアル変換器
３でシリアル変換されることによって、出力ハイウエイ
信号13として出力されることになるものである。多重度
をｎとした場合、通話路メモリ２のメモリサイクルタイ
ムｔ（μｓ）はｔ＝（125μs/n）・（1/2）となること
から、中央処理装置インターフェース回路９からセレク
タ４に対する書込／読出制御はその読出モード、書込モ
ードがメモリサイクルタイムｔ毎に切替されることにな
るわけである。 以上の動作により、出力ハイウエイ上のタイムスロット
には、これに接続されるべき入力ハイウエイ上のタイム
スロットが交換接続されたことになり、タイムスロット
入替機能が実現されるものである。 さて、8.192MHz、4.096MHz、2.048MHzでの各ハイウエイ
多重度に対してタイムスロット入替動作を可能とするた
めの書込アドレスおよび読出アドレスの発生方法につい
て説明すれば、これは原則的にはアドレスカウンタ７に
よっている。アドレスカウンタ７は中央処理装置インタ
フェース回路９からのアドレスカウンタ制御により125
μｓの時間内に０〜255（256進）か、０〜511（512進）
または０〜1023（1024進）更新されるかが制御されるよ
うになっており、そのカウント機能が３種類のモードに
切替可能となっている。また、セレクタ６にはアドレス
補正値
メモリにおいて、その使用エリアのメモリセルの何れか
に障害が発生した場合は、使用エリアを変更することで
タイムスロット入替動作がそのまま継続可とされた時間
スイッチメモリ救済方法に関するものである。 〔従来の技術〕 これまで、タイムスロット入替機能を有する時間スイッ
チについては、論文「ディジタル時分割交換技術〔II
I〕（通話路系）」（電子通信学会誌9/'83）において論
じられている。これによる場合、ディジタル時分割交換
機の通話路系機能が時間スイッチと空間スイッチの組分
せにより実現されることが示されている。ところで、時
間スイッチの用途であるが、その用途は何もディジタル
時分割交換機だけに限定されなく、タイムスロット入替
機能を必要とする他の用途にとっても利用可なものとな
っている。 〔発明が解決しようとする問題点〕 しかしながら、その時間スイッチはハイウエイ信号の複
数の多重度に対処可とされているものの、低多重度で使
用される場合に生じる未使用メモリエリアの有効利用に
ついては何等配慮されていないものとなっている。 本発明の目的は、未使用メモリエリアをメモリセルの障
害発生時に有効利用することで、時間スイッチメモリを
メモリセルの障害より救済するようにした時間スイッチ
メモリ救済方法を供するにある。 〔問題点を解決するための手段〕 上記目的は、時間スイッチメモリおけるアドレス容量Ｎ
が最大多重度でのタイムスロット入替動作可として設定
されている場合に、該最大多重度に対し1/2n（n:1以上
の任意整数）の多重度でタイムスロット入替動作が行わ
れている状態で、時間スイッチメモリおける全アドレス
０〜Ｎ−１エリアのうち、現にタイムスロット入替動作
に使用されている連続アドレス０〜Ｎ×（1/2n）−１エ
リア内にメモリセル障害が発生した際には、時間スイッ
チメモリへの書込みアドレス、読出しアドレス各々は、
以降、Ｍが１〜2n−１のうち、何れか１つの任意整数と
して、Ｍ×Ｎ×（1/2n）の値が加算されたアドレスＭ×
Ｎ×（1/2n）〜Ｎ×（1/2n）−１＋Ｍ×Ｎ×（1/2n）エ
リア内のものに変換された上、時間スイッチメモリが書
込み／読出しアクセスされることで達成される。 〔作用〕 時間スイッチメモリはその容量が通常ハイウエイ信号の
最大多重度に対処可として少なくとも設定されているこ
とから、少なくとも最大多重度よりも小の多重度で使用
される場合には時間スイッチメモリはその全メモリエリ
アが使用中ではなく、タイムスロット入替動作に関与し
ない未使用メモリエリアが存在することになる。この未
使用メモリエリアは多重度が小さくなる程に増大する
が、この未使用エリアを現に使用中のメモリエリアに障
害が発生した場合に利用しようというものである。この
ためには、現に使用中のメモリエリアに対するメモリア
ドレスを未使用メモリエリアに対するメモリアドレスに
変更すればよいというわけである。この変更の自由度は
多重度が小さい程に大きく、また、最大多重度であって
もメモリ容量に余裕がある場合には、障害より救済され
ることが可能となるものである。 〔実施例〕 以下、本発明をディジタル時分割交換機における通話路
系に例を採り第１図から第３図により説明する。 先ず、本発明に係る通話路系について説明すれば、第１
図はその一例での構成を示したものである。図示の如く
時間スイッチとしての通話路メモリ２の入側、出側には
シリアル−パラレル変換器１、パラレル−シリアル変換
器３が配されており、シリアル信号としての入力ハイウ
エイ信号12はシリアル−パラレル変換器１でパラレル変
換されたうえ通話路メモリ２に書込される一方、その書
込された入力ハイウエイ信号12はそのタイムスロットが
入替された状態で通話路メモリ２より読出されたうえパ
ラレル−シリアル変換器３でシリアル変換された後、出
力ハイウエイ信号13として出力されるものとなってい
る。入力ハイウエイ信号12が音声PCMデータの場合は、
１フレーム分書込される度に１フレーム分遅れての読出
が行なわれるようになっているものである。 以上からも判るように入力ハイウエイ信号12が通話路メ
モリ２に書込される際での書込アドレスは連続したもの
として所定アドレス順に発生させればよいが、読出アド
レスは書込アドレスの範囲内で不連続なものとして、し
かも変更可として発生される必要がある。これら書込ア
ドレス、読出アドレスは後述するように基本的にはそれ
ぞれアドレスカウンタ７、制御メモリ８より発生される
が、通話路メモリ２に障害が発生した場合には、セレク
タ６からの多重度対応の一定値がそれらアドレスに加算
するものとなっている。 さて、ここでタイムスロット入替可能なハイウエイ多重
度が8.192MHz、4.096MHz、2.048MHzの３種類であるとす
れば、最大ハイウエイ多重度8.192MHzで動作可能とすべ
く通話路メモリ２、制御メモリ８の容量はそれぞれ８ビ
ット×1024ワード、10ビット×1024ワードとされ、通話
路メモリ２への書込、それよりの読出は８ビット単位に
行なわれるものとなっている。この場合、ハイウエイ多
重度に対するタイムスロット入替可能チャトネル数は通
話音声の標本化周波数が8kHzなので、フレーム周期は12
5μｓとなり、このフレーム周期内のタイムスロットの
数は8.192MHzでは1024（8.192MHz/8kHz）チャトネル、
4.096MHzでは512（4.096MHz/8kHz）チャトネル、また、
2.048MHzでは256（2.048MHz/8kHz）チャトネルとなるこ
とが判る。即ち、8.192MHzの場合は通話路メモリ２の全
メモリエリアが、4.096MHzでは全メモリエリアの1/2
が、2.048MHzでは全メモリエリアの1/4がタイムスロッ
ト入替動作に必要とされるものである。 ここで、タイムスロット入替動作について説明すれば、
入力ハイウエイ信号12は先ず８ビット単位（１タイムス
ロット分）にシリアル−パラレル変換器１で順次パラレ
ル変換されたうえセレクタ４からの書込アドレス信号に
よる制御下にタイムスロットの順番で通話路メモリ２に
アドレス０より書込されるものとなっている。したがっ
て、タイムスロットの順番と通話路メモリ２のアドレス
が１対１に対応していることになり、ハイウエイ多重度
に対する通話路メモリの使用アドレスの範囲は、それぞ
れ8.192MHzではアドレス０〜1023、4.096MHzではアドレ
ス０〜511、2.048MHzではアドレス０〜255となる。 一方、制御メモリ８の使用アドレスも通話路メモリ２の
使用アドレスに対応しており、その内容は通話路メモリ
２に同期して順次読み出されるようになっている。この
制御メモリ８には常に出力ハイウエイ上の各タイムスロ
ットと接続されるべき入力ハイウエイ上のタイムスロッ
ト番号、即ち、通話路メモリ２の使用アドレスが内容と
して予め中央処理装置インタフェース回路９によって記
憶されており、出力ハイウエイ上の所望のタイムスロッ
トの時刻になったとき、入力ハイウエイ上の接続される
べきタイムスロットを示すアドレスデータが制御メモリ
８より取り出されたうえ読出アドレスとしてセレクタ４
を介し通話路メモリ２に与えられるようになっている。
このとき、セレクタ４に対する書込／読出制御は読出指
定となっている。これにより通話路メモリ２からはその
アドレスの内容が読み出されパラレル／シリアル変換器
３でシリアル変換されることによって、出力ハイウエイ
信号13として出力されることになるものである。多重度
をｎとした場合、通話路メモリ２のメモリサイクルタイ
ムｔ（μｓ）はｔ＝（125μs/n）・（1/2）となること
から、中央処理装置インターフェース回路９からセレク
タ４に対する書込／読出制御はその読出モード、書込モ
ードがメモリサイクルタイムｔ毎に切替されることにな
るわけである。 以上の動作により、出力ハイウエイ上のタイムスロット
には、これに接続されるべき入力ハイウエイ上のタイム
スロットが交換接続されたことになり、タイムスロット
入替機能が実現されるものである。 さて、8.192MHz、4.096MHz、2.048MHzでの各ハイウエイ
多重度に対してタイムスロット入替動作を可能とするた
めの書込アドレスおよび読出アドレスの発生方法につい
て説明すれば、これは原則的にはアドレスカウンタ７に
よっている。アドレスカウンタ７は中央処理装置インタ
フェース回路９からのアドレスカウンタ制御により125
μｓの時間内に０〜255（256進）か、０〜511（512進）
または０〜1023（1024進）更新されるかが制御されるよ
うになっており、そのカウント機能が３種類のモードに
切替可能となっている。また、セレクタ６にはアドレス
補正値
〔０〕，〔256〕，〔512〕が予め入力設定されて
おり、中央処理装置インタフェース回路９からのアドレ
ス補正値選択制御によってそのうちの何れかが選択され
るようになっている。通常は
おり、中央処理装置インタフェース回路９からのアドレ
ス補正値選択制御によってそのうちの何れかが選択され
るようになっている。通常は
〔０〕が選択されるものと
なっている。先ず、8.192MHzでの入力ハイウエイ多重度
に対してはアドレスカウンタ７が1024進カウンタとして
機能すべく設定されるとともに、セレクタ６はアドレス
補正値
なっている。先ず、8.192MHzでの入力ハイウエイ多重度
に対してはアドレスカウンタ７が1024進カウンタとして
機能すべく設定されるとともに、セレクタ６はアドレス
補正値
〔０〕を選択出力するものとなっている。これに
より加算器５ではアドレスカウンタ７からのサウンド値
とアドレス補正値
より加算器５ではアドレスカウンタ７からのサウンド値
とアドレス補正値
〔０〕を加算するところとなり、加算
結果は書込アドレスとしてセレクタ４を介し通話路メモ
リ２に与えられるものである。一方、読出アドレスにつ
いては、アドレスカウンタ７のカウンタ値をアドレスと
して制御メモリ８より読み出された読出アドレスが加算
器10でアドレス補正値
結果は書込アドレスとしてセレクタ４を介し通話路メモ
リ２に与えられるものである。一方、読出アドレスにつ
いては、アドレスカウンタ７のカウンタ値をアドレスと
して制御メモリ８より読み出された読出アドレスが加算
器10でアドレス補正値
〔０〕と加算されることによって
得られるようになっている。次に4.096MHz、2.048MHzの
入力ハイウエイ多重度についてはアドレスカウンタが７
がそれぞれ502進カウント、256進カウンタとして機能す
べく設定されることを除けば、他の事情は8.192MHzの入
力ハイウエイ多重度の場合と同様となっている。 通常はアドレス補正値
得られるようになっている。次に4.096MHz、2.048MHzの
入力ハイウエイ多重度についてはアドレスカウンタが７
がそれぞれ502進カウント、256進カウンタとして機能す
べく設定されることを除けば、他の事情は8.192MHzの入
力ハイウエイ多重度の場合と同様となっている。 通常はアドレス補正値
〔０〕としてタイムスロット入替
動作が行なわれるが、通話路メモリに障害が発生した場
合での動作が以下のようである。 即ち、4.096MHz、2.048MHzの入力ハイウエイ多重度にお
ける動作では通話路メモリ２におけるアドレス０〜1023
のうち、それぞれアドレス０〜511、０〜255までのアド
レスを使用するが、通話路メモリ２としてはアドレス０
〜1023までが用意されている。よって、未使用アドレス
のメモリエリアを有効利用するために、先ず通話路メモ
リ２が障害を起した際に全体の制御を行なっている中央
処理装置11が何等かの方法により障害の発生を認識し得
るようにしておく。これは例えば、通話路メモリ２に対
するメモリテストデータの書込、読出動作の実行により
認識し得る。これにより中央処理装置11がメモリ障害を
認識した場合には、中央処理装置11は第２図に示す障害
発生時処理フロー従い書込アドレス変更処理命令を発行
するようになっている。この命令の発行によって中央処
理装置インタフェース回路９はその命令を実行し、この
結果セレクタ６でのアドレス補正値の選択はそれまでの
動作が行なわれるが、通話路メモリに障害が発生した場
合での動作が以下のようである。 即ち、4.096MHz、2.048MHzの入力ハイウエイ多重度にお
ける動作では通話路メモリ２におけるアドレス０〜1023
のうち、それぞれアドレス０〜511、０〜255までのアド
レスを使用するが、通話路メモリ２としてはアドレス０
〜1023までが用意されている。よって、未使用アドレス
のメモリエリアを有効利用するために、先ず通話路メモ
リ２が障害を起した際に全体の制御を行なっている中央
処理装置11が何等かの方法により障害の発生を認識し得
るようにしておく。これは例えば、通話路メモリ２に対
するメモリテストデータの書込、読出動作の実行により
認識し得る。これにより中央処理装置11がメモリ障害を
認識した場合には、中央処理装置11は第２図に示す障害
発生時処理フロー従い書込アドレス変更処理命令を発行
するようになっている。この命令の発行によって中央処
理装置インタフェース回路９はその命令を実行し、この
結果セレクタ６でのアドレス補正値の選択はそれまでの
〔０〕より変更されるものである。第３図は通話路メモ
リ２のメモリマップを示すが、これより判るように入力
ハイウエイ多重度が8.192MHzの場合はアドレス０〜1023
領域の全てが使用に供されているから、障害が発生した
場合には救済の余地は全くないことになる。しかしなが
ら、4.096MHz、2.048MHzの場合はそれぞれアドレス０〜
511,0〜255領域だけが使用されていることから、障害発
生時にはそれぞれアドレス512〜1023,256〜511領域を新
たなアドレス領域として使用し得るというものである。
したがって、アドレス補正値の選択を4.096MHzの場合に
は〔512〕に、また、2.048MHzの場合は〔256〕に変更す
ればよいというわけである。2.048MHzの場合にはアドレ
ス256〜511,512〜767,768〜1023領域の何れかに変更す
れば十分であり、アドレス補正値〔768〕の追加するこ
とで何れにも変更可能となるものである。アドレス補正
値の選択を変更した場合には、そのアドレス補正値が加
算器5,10で本来の書込アドレス、読出アドレスに加算さ
れることから、通話路メモリ２における使用アドレス領
域はそのアドレス補正値分変更されるものである。した
がって、4.096MHz、2.048MHzの入力ハイウエイ多重度で
の動作時に、通話路メモリ２の未使用部分を、タイムス
ロット入替動作中に障害が発生した際に使用することに
よっては、タイムスロット入替動作を継続することが可
能となり、通話路メモリ２の未使用部分の有効利用が図
れることになる。 〔発明の効果〕 以上説明したように本発明による場合は、障害発生時に
未使用メモリエリアに使用メモリエリアを変更すること
で、時間スイッチメモリはその障害より救済されるとい
った効果がある。
リ２のメモリマップを示すが、これより判るように入力
ハイウエイ多重度が8.192MHzの場合はアドレス０〜1023
領域の全てが使用に供されているから、障害が発生した
場合には救済の余地は全くないことになる。しかしなが
ら、4.096MHz、2.048MHzの場合はそれぞれアドレス０〜
511,0〜255領域だけが使用されていることから、障害発
生時にはそれぞれアドレス512〜1023,256〜511領域を新
たなアドレス領域として使用し得るというものである。
したがって、アドレス補正値の選択を4.096MHzの場合に
は〔512〕に、また、2.048MHzの場合は〔256〕に変更す
ればよいというわけである。2.048MHzの場合にはアドレ
ス256〜511,512〜767,768〜1023領域の何れかに変更す
れば十分であり、アドレス補正値〔768〕の追加するこ
とで何れにも変更可能となるものである。アドレス補正
値の選択を変更した場合には、そのアドレス補正値が加
算器5,10で本来の書込アドレス、読出アドレスに加算さ
れることから、通話路メモリ２における使用アドレス領
域はそのアドレス補正値分変更されるものである。した
がって、4.096MHz、2.048MHzの入力ハイウエイ多重度で
の動作時に、通話路メモリ２の未使用部分を、タイムス
ロット入替動作中に障害が発生した際に使用することに
よっては、タイムスロット入替動作を継続することが可
能となり、通話路メモリ２の未使用部分の有効利用が図
れることになる。 〔発明の効果〕 以上説明したように本発明による場合は、障害発生時に
未使用メモリエリアに使用メモリエリアを変更すること
で、時間スイッチメモリはその障害より救済されるとい
った効果がある。
第１図は、本発明に係る通話路メモリを有するディジタ
ル時分割交換機通話路系の一例での構成を示す図、第２
図は、メモリ障害発生時での処理のフローの示す図、第
３図は、通話路メモリのメモリマップを示す図である。 ２……通話路メモリ、4,6……セレクタ、5,10……加算
器、７……アドレスカウンタ、８……制御メモリ、９…
…中央処理装置インタフェース回路、11……中央処理装
置。
ル時分割交換機通話路系の一例での構成を示す図、第２
図は、メモリ障害発生時での処理のフローの示す図、第
３図は、通話路メモリのメモリマップを示す図である。 ２……通話路メモリ、4,6……セレクタ、5,10……加算
器、７……アドレスカウンタ、８……制御メモリ、９…
…中央処理装置インタフェース回路、11……中央処理装
置。
Claims (1)
- 【請求項１】ハイウェイ多重度可変として、シリアル信
号としての入力ハイウェイ信号は順次パラレル変換され
た上、シーケンシャルアドレスを以て書込みされる一
方、ランダムアドレスを以て順次読み出される入力ハイ
ウェイ信号はシリアル変換された上、出力ハイウェイ上
に出力されるべく、タイムスロット入替動作が行われる
時間スイッチメモリにおけるメモリセル障害からの救済
方法であって、時間スイッチメモリおけるアドレス容量
Ｎが最大多重度でのタイムスロット入替動作可として設
定されている場合に、該最大多重度に対し1/2n（n:1以
上の任意整数）の多重度でタイムスロット入替動作が行
われている状態で、時間スイッチメモリおける全アドレ
ス０〜Ｎ−１エリアのうち、現にタイムスロット入替動
作に使用されている連続アドレス０〜Ｎ×（1/2n）−１
エリア内にメモリセル障害が発生した際には、時間スイ
ッチメモリへの書込みアドレス、読出しアドレス各々
は、以降、Ｍが１〜2n−１のうち、何れか１つの任意整
数として、Ｍ×Ｎ×（1/2n）の値が加算されたアドレス
Ｍ×Ｎ×（1/2n）〜Ｎ×（1/2n）−１＋Ｍ×Ｎ×（1/
2n）エリア内のものに変換された上、時間スイッチメモ
リが書込み／読出しアクセスされるようにした時間スイ
ッチメモリ救済方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278824A JPH0763195B2 (ja) | 1986-11-25 | 1986-11-25 | 時間スイッチメモリ救済方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278824A JPH0763195B2 (ja) | 1986-11-25 | 1986-11-25 | 時間スイッチメモリ救済方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63132598A JPS63132598A (ja) | 1988-06-04 |
| JPH0763195B2 true JPH0763195B2 (ja) | 1995-07-05 |
Family
ID=17602664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61278824A Expired - Fee Related JPH0763195B2 (ja) | 1986-11-25 | 1986-11-25 | 時間スイッチメモリ救済方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763195B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153489A (ja) * | 1982-03-09 | 1983-09-12 | Fujitsu Ltd | 時分割交換方式における通話路メモリのアドレス変換方式 |
| JPS5944192A (ja) * | 1982-09-06 | 1984-03-12 | Fujitsu Ltd | 通話路メモリのアドレス変換方式 |
-
1986
- 1986-11-25 JP JP61278824A patent/JPH0763195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63132598A (ja) | 1988-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1279393C (en) | Digital signal processing system | |
| JPH0763195B2 (ja) | 時間スイッチメモリ救済方法 | |
| JPH09190378A (ja) | メモリアドレス制御回路 | |
| EP1020867B1 (en) | Method for refreshing a dynamic memory | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| RU2115160C1 (ru) | Устройство динамического изменения адресов памяти | |
| JP3429880B2 (ja) | メモリ装置およびメモリアクセス方法 | |
| JPS6149249A (ja) | 記憶装置のインタリ−ブ制御方式 | |
| JP2914289B2 (ja) | 時分割スイッチの制御方式 | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| KR100291938B1 (ko) | 동일구조 종속장치의 고속 초기화회로 | |
| JPH022299A (ja) | 時間スイッチ回路 | |
| JP3034548B2 (ja) | 時間スイッチ | |
| JPH04128939A (ja) | マイクロコンピュータ | |
| JPH03267897A (ja) | メモリスイッチ監視方式 | |
| JPH07107577A (ja) | 時分割タイムスロット入替回路 | |
| JPS6257398A (ja) | 多元速度時分割通話路 | |
| JPH0620195B2 (ja) | 速度変換回路 | |
| JPS58213541A (ja) | デ−タ分離回路 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| JPH07203494A (ja) | 時分割スイッチ回路の構成方式 | |
| JPS58106608A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JPS6370698A (ja) | 時分割交換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |