JPS5827363A - 電界効果トランジスタの製造法 - Google Patents

電界効果トランジスタの製造法

Info

Publication number
JPS5827363A
JPS5827363A JP56124946A JP12494681A JPS5827363A JP S5827363 A JPS5827363 A JP S5827363A JP 56124946 A JP56124946 A JP 56124946A JP 12494681 A JP12494681 A JP 12494681A JP S5827363 A JPS5827363 A JP S5827363A
Authority
JP
Japan
Prior art keywords
gate electrode
active region
region
insulating layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56124946A
Other languages
English (en)
Inventor
Toshikazu Furuya
古屋　敏和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56124946A priority Critical patent/JPS5827363A/ja
Priority to EP82304222A priority patent/EP0072660B1/en
Priority to DE8282304222T priority patent/DE3274925D1/de
Priority to US06/406,978 priority patent/US4432133A/en
Publication of JPS5827363A publication Critical patent/JPS5827363A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、活性領域の周囲が厚い絶縁層で覆われ７’ｊ
ＭＴＳ型電界効果トランジスタの製造法に関する。
ＭＩＳ型電界効果トランジスタは周知のように半導体単
基板に薄い絶縁膜を被着し、その上にゲート電極を形成
し、その両側の半導体基板に不純物を拡散してソース、
ドレイン領域を形成してなる。トランジスタが形成され
る半導体基板部分は活性領域、その周辺はフィールド領
域と呼ばれるが、該フィールド領域の表面は配線容量低
減などを図って厚い絶縁膜で覆う。そこで活性層周辺に
は薄い絶縁膜から厚い絶縁膜へ変る傾斜部が形成される
ととＫなる。第１図、第２図はこの部分の説明図で１０
はシリコン半導体基板、１２Ｆｉ活性領域、１４けフィ
ールド領域、Ｄ、Ｓはゲート電極Ｇｔ−マスクにしてセ
Ｖファライン方式で不純物を拡散して形成してなるドレ
イン、ソース領域である。第１図で斜線全村して示す部
分が薄い絶縁膜（ゲート酸化膜）１６と厚い絶縁膜（フ
ィールド酸化膜）１８を結ぶ傾斜部である。
ゲート電極Ｇは、次のようにして形成される。
即ち活性領域１２上には窒化：膜（８１ｓＮｎ）などの
耐酸化性膜を被着したのち充分熱酸化してフィールド領
域Ｋｌい酸化膜１８を形成し、次いで窒化膜を除いて軽
く熱酸化して薄い酸化膜１６を形成し、然るのち全面に
多結晶シリコン膜を被着し、次いでフォトエツチングに
より、詳しくは先ずフォトレジストを塗布し、マスクを
通して露光し、現偉し、こうしてパターニングしたフォ
トレジスト膜全マスクにして多結晶シリコンを工、チン
グして、図示形成のゲート電極Ｇを形成する。ところで
活性領域の周囲には前述のように傾斜部があり、ゲート
電極Ｇはこの傾斜部を通って延びる。傾斜部では、温布
したフォトレジストの厚みに変動が生じ、また露光に際
して光の乱反射があり、これらの結果、第１図に実線で
示すように均一幅のゲート電極を作ろうとしても、１実
際にできるのは点線で示すように傾斜部で食い込みが生
じた、・局部的に細幅なゲート電極となってしまう。
ＭＯＳ　トランジスタの主要な開発目標の１つは短チヤ
ネル化であり、ゲート電極幅（正しくはゲート長）は益
々小となる傾向があるが、そのようになる程傾斜部での
細幅化はしきい値変化、リーク電流増大、ドレイン・ソ
ース耐圧の低下などの特性変動を生じ、また場合によっ
ては断線事故さえもたらし、問題である。また短チヤネ
ル化に伴ないフォトレジストは高感度のものが使用され
る傾向にあり、これは前述の食込み、細幅化を著しくす
る。
本発明はかかる点を改善しようとするもので、特徴とす
る所は半導体基板表面に活性領域を除いて厚い絶縁層を
形成し、該活性領域には薄い絶縁層を形成し、該活性領
域全横断するようにゲート電極を活性領域周辺の絶縁層
上に本鈴るように該活性領域の絶縁層上く形成し、該ゲ
ート電極の両側の活性領域に不純物を拡散してソース、
ドレイン領域を形成してなる電界効果トランジスタの製
造法において、該半導体基板表面の絶縁層上にゲート電
極材料の薄膜を被着し、活性領域の両端部で中間部よ抄
広幅となるゲート電極形成用パターンを持つマスクを用
いて該ゲート電極材料膜をフォトエツチングしてゲート
電極を形成する工程を有することにある。次に第５図に
示す実施例を参照してこれを説明する。
第３図で第１図と同じ部分には同じ符号が付してあり、
そして網線を付し友部分はフォトエツチングのマスクで
ある。本例ではフォトレジストにネガレジストを使用す
ることを想定しており、網線を付した部分の下のフォ）
Ｌ／シストは露光せず、そして白地部分が露光して架橋
し、現像すると咳白地部分が残る。ポジフシスト使用の
場合は透明、不透明部分を逆にすればよい。この残存す
るレジスト膜に対応するマスク部分はゲート電極の形状
會持つが、前記傾斜部では図示の如く中間部よシ広幅と
しである。このようにすれば露光における光の散乱など
で該傾斜部の幅に食い込みが生じて細幅化しても、中間
部の１幅と同じかそれ以上とすることが可能である（こ
うなるように予め大きく広幅としておく）。このように
バターニングした残存フォトレジスト膜をマスクとして
多結晶シリコン全エツチングすれば第４図に示すように
、傾斜部が中間部以上の幅を持つゲート電極Ｇが得られ
る。
ソース、ドレイン拡散はゲート電極Ｇｉマスクとして行
なわれるから、ゲート電極の両側の活性領域がソース領
域Ｓおよびドレイン領域りとなり、チャネルはゲート電
極Ｇの直下にできる。従ってゲート長は中間部ａで短か
く、傾斜部す、ｅで長く、シきい値などのＭＯＳ）ラン
ジスタの特性は中間部１が決定する。このトランジスタ
では局部的に（傾斜部で）ゲート幅が小となるようなこ
と部分ｄは厚い不純物拡散領域とする。短チヤネル化に
伴なってソース、ドレイン領域の厚みは薄くなるが、こ
れに伴ない周辺でのｐｍ接合の絶縁破壊が生じ易い。こ
の周辺部分の不純物拡散又はイオン注入を深く行なって
厚みを厚くしておくと上記絶縁破壊防止に有効である。
なおソース領域Ｓは一般に接地側の電位で使用するから
、周辺厚みを大にする必要はない。
以上説明したように本発明によれば簡単な手段でＭＯＳ
）ランジスタの特性変動などｔ阻止でき、甚だ有効であ
る。
【図面の簡単な説明】
第１図および第２図はＭＯＳ　）ランジスタの要部の概
略平面図およびＸ−Ｘ線断面図、第５図は本発明の実施
例を示す概略平面図、第４図は形成されたゲート電極形
状を示す概略平面図である。 図面で１０は半導体基板、１２は活性領域、１８は厚い
絶縁層、１６は薄い絶縁層、Ｇはゲート電極−，２０は
マスクである。 出願人　富士通株式会社 代理人弁理士　　青　　柳　　　　　稔第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面に活性領域周辺いて厚い絶縁層を形成し
    、該活性領域には薄い絶縁層を形成し、該活性領域を横
    断するようにゲート電極を活性領域周辺の絶縁層上にも
    跨るように該活性領域の絶縁層上に形成し、該ゲート電
    極の両側の活性領域に不純物を拡散してソース、ドレイ
    ン領斌ヲ形成してなる電界効果トランジスタ製造法にお
    いて、該半導体基板表面の絶縁層上にゲート電極材料の
    薄膜全被着し、活性領域の両端部で中間部より広幅とな
    るゲート電極形成用パターンを持つマスク全周いて該ゲ
    ート電極材料膜をフォトエツチングしてゲート電極を形
    成する工程を有すること全特徴とする電界効果トランジ
    スタの製造法。
JP56124946A 1981-08-10 1981-08-10 電界効果トランジスタの製造法 Pending JPS5827363A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56124946A JPS5827363A (ja) 1981-08-10 1981-08-10 電界効果トランジスタの製造法
EP82304222A EP0072660B1 (en) 1981-08-10 1982-08-10 Field effect transistor and method for its production
DE8282304222T DE3274925D1 (en) 1981-08-10 1982-08-10 Field effect transistor and method for its production
US06/406,978 US4432133A (en) 1981-08-10 1982-08-10 Method of producing a field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56124946A JPS5827363A (ja) 1981-08-10 1981-08-10 電界効果トランジスタの製造法

Publications (1)

Publication Number Publication Date
JPS5827363A true JPS5827363A (ja) 1983-02-18

Family

ID=14898106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56124946A Pending JPS5827363A (ja) 1981-08-10 1981-08-10 電界効果トランジスタの製造法

Country Status (4)

Country Link
US (1) US4432133A (ja)
EP (1) EP0072660B1 (ja)
JP (1) JPS5827363A (ja)
DE (1) DE3274925D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318063A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 半導体装置
KR20020058258A (ko) * 2000-12-29 2002-07-12 박종섭 모스 트랜지스터 및 그 제조 방법
US7323746B2 (en) 2004-09-14 2008-01-29 Samsung Electronics Co., Ltd. Recess gate-type semiconductor device and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
US4563805A (en) * 1984-03-08 1986-01-14 Standard Telephones And Cables, Plc Manufacture of MOSFET with metal silicide contact
FR2561443B1 (fr) * 1984-03-19 1986-08-22 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles d'un circuit integre cmos
JPS62200767A (ja) * 1986-02-28 1987-09-04 Toshiba Corp Ｍｏｓ型半導体装置
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
JPH07115190A (ja) * 1992-11-30 1995-05-02 Texas Instr Inc <Ti> ゲート画定トランジスタ
JPH0766152A (ja) * 1993-08-30 1995-03-10 Sony Corp 半導体装置の製造方法
US5567553A (en) * 1994-07-12 1996-10-22 International Business Machines Corporation Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures
TW314644B (en) * 1996-04-04 1997-09-01 Ibm Transistor gate to minimize agglomeration defect sensitivity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4925874A (ja) * 1972-07-05 1974-03-07
JPS54133080A (en) * 1978-04-06 1979-10-16 Nec Corp Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US28703A (en) * 1860-06-12 Richard vose
USRE28703E (en) 1966-04-14 1976-02-03 U.S. Philips Corporation Method of manufacturing a semiconductor device
GB1289740A (ja) * 1969-12-24 1972-09-20
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
NL7902247A (nl) * 1978-03-25 1979-09-27 Fujitsu Ltd Metaal-isolator-halfgeleidertype halfgeleiderinrich- ting en werkwijze voor het vervaardigen ervan.
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4925874A (ja) * 1972-07-05 1974-03-07
JPS54133080A (en) * 1978-04-06 1979-10-16 Nec Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318063A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 半導体装置
KR20020058258A (ko) * 2000-12-29 2002-07-12 박종섭 모스 트랜지스터 및 그 제조 방법
US7323746B2 (en) 2004-09-14 2008-01-29 Samsung Electronics Co., Ltd. Recess gate-type semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE3274925D1 (en) 1987-02-05
US4432133A (en) 1984-02-21
EP0072660A3 (en) 1983-11-09
EP0072660A2 (en) 1983-02-23
EP0072660B1 (en) 1986-12-30

Similar Documents

Publication Publication Date Title
KR910006703B1 (ko) Mos형 반도체장치 및 그 제조방법
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
US6686300B2 (en) Sub-critical-dimension integrated circuit features
JP3655467B2 (ja) 二重拡散形ｍｏｓトランジスタ及びその製造方法
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
JP3326366B2 (ja) 半導体装置及びその製造方法
US4432133A (en) Method of producing a field effect transistor
KR100232197B1 (ko) 반도체 소자의 제조 방법
US20040099891A1 (en) Sub-critical-dimension integrated circuit features
JP3421588B2 (ja) 半導体装置およびその製造方法
KR100281543B1 (ko) 오프셋 구조의 박막 트랜지스터 제조방법
JPH0463437A (ja) 半導体集積回路装置
JP2594121B2 (ja) 半導体装置の製造方法
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR940006683B1 (ko) Nand형 rom셀의 제조방법 및 그 구조
KR100197987B1 (ko) 반전층 드레인 트랜지스터 제조방법
KR950005475B1 (ko) 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법
KR950002201B1 (ko) Mos 트랜지스터의 제조방법 및 이에 따른 장치
KR920000229B1 (ko) 셀프 얼라인 방법을 이용한 고전압 반도체 소자의 제조방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR0129585B1 (ko) 자기정합에 의한 트랜지스터 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
JPH0214788B2 (ja)
KR100204424B1 (ko) 반도체 소자의 제조방법
KR100197647B1 (ko) 반도체 소자의 소자분리절연막 형성방법