JPH0766346A - リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法 - Google Patents
リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法Info
- Publication number
- JPH0766346A JPH0766346A JP5229406A JP22940693A JPH0766346A JP H0766346 A JPH0766346 A JP H0766346A JP 5229406 A JP5229406 A JP 5229406A JP 22940693 A JP22940693 A JP 22940693A JP H0766346 A JPH0766346 A JP H0766346A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- plating layer
- tin
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームのリードぬれ性を向上させ、
リードパターンとリードフレームのリードとの接合性を
高め、信頼性を向上させる。 【構成】 少なくともインナーリード部５の先端部表面
に形成された錫めっき層１３と、錫めっき層１３上に形
成された金めっき層１８とからなる接合層１９が形成さ
れたリードフレームである。
リードパターンとリードフレームのリードとの接合性を
高め、信頼性を向上させる。 【構成】 少なくともインナーリード部５の先端部表面
に形成された錫めっき層１３と、錫めっき層１３上に形
成された金めっき層１８とからなる接合層１９が形成さ
れたリードフレームである。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレーム、この
リードフレームを用いた複合リードフレーム及び複合リ
ードフレームの製造方法に関し、特に、内部リードと外
部リードとの接合性を向上させたリードフレーム、この
リードフレームを用いた複合リードフレーム及び複合リ
ードフレームの製造方法に関する。
リードフレームを用いた複合リードフレーム及び複合リ
ードフレームの製造方法に関し、特に、内部リードと外
部リードとの接合性を向上させたリードフレーム、この
リードフレームを用いた複合リードフレーム及び複合リ
ードフレームの製造方法に関する。
【０００２】
【従来の技術】一般にＩＣ、ＬＳＩ等の半導体装置は、
図３及び図４に示されるように、半導体チップ１２をリ
ードフレーム１の搭載台７にボンディングし、半導体チ
ップ１２に設けられた電極部とインナーリード部５の先
端部６の貴金属めっき層９を金等の極細線１０でワイヤ
ボンディングした後、プラスチック樹脂１１でモールド
される。
図３及び図４に示されるように、半導体チップ１２をリ
ードフレーム１の搭載台７にボンディングし、半導体チ
ップ１２に設けられた電極部とインナーリード部５の先
端部６の貴金属めっき層９を金等の極細線１０でワイヤ
ボンディングした後、プラスチック樹脂１１でモールド
される。
【０００３】近年は、半導体チップの大容量化や多機能
化に伴い、半導体チップ上の電極数が増加している。こ
れに対し、半導体パッケージを小型化するため、リード
幅やリード間のピッチを狭くする必要もある。ところ
が、リードフレームを用いたパッケージでは、リード間
のピッチを狭くし、パッケージを小型化するには限界が
ある。そこで、ワイヤボンディングに代わり、エッチン
グ等によって薄い銅箔からなるリードパターンをフィル
ム上に形成したフィルムキャリアを用いることによっ
て、多ピン化、薄型化を可能にする実装方法、すなわ
ち、Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ
（ＴＡＢ）が用いられるようになった。
化に伴い、半導体チップ上の電極数が増加している。こ
れに対し、半導体パッケージを小型化するため、リード
幅やリード間のピッチを狭くする必要もある。ところ
が、リードフレームを用いたパッケージでは、リード間
のピッチを狭くし、パッケージを小型化するには限界が
ある。そこで、ワイヤボンディングに代わり、エッチン
グ等によって薄い銅箔からなるリードパターンをフィル
ム上に形成したフィルムキャリアを用いることによっ
て、多ピン化、薄型化を可能にする実装方法、すなわ
ち、Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ
（ＴＡＢ）が用いられるようになった。
【０００４】図５には、ＴＡＢによるＩＣパッケージが
示されている。このパッケージは、半導体チップ１２の
電極端子上に金バンプ１４を設け、金バンプ１４上に、
フィルム１５上に形成されたリードパターンのインナー
リード部１６を熱圧着し、樹脂１１で封止することによ
って形成されている。そして、このパッケージのアウタ
ーリード部１７がプリント基板に接合される。
示されている。このパッケージは、半導体チップ１２の
電極端子上に金バンプ１４を設け、金バンプ１４上に、
フィルム１５上に形成されたリードパターンのインナー
リード部１６を熱圧着し、樹脂１１で封止することによ
って形成されている。そして、このパッケージのアウタ
ーリード部１７がプリント基板に接合される。
【０００５】上記パッケージに用いられるフィルムキャ
リア上に形成されたリードは、薄い銅箔からなるため、
パッケージ後もアウターリード部１７が容易に変形し易
く、リードフレーム１を用いたパッケージと比べて実装
時の取扱いが困難である。そのため、図６に示されるよ
うな、アウターリード部３をリードフレームで形成し、
これに半導体チップ１２を接合したフィルムキャリアを
搭載する複合リードフレームが提案された。この複合リ
ードフレームは、フィルムキャリアのリードに金めっき
を施し、リードフレーム１のインナーリード部５の先端
部６に、図７に示されるように錫めっき１３を施して接
合層１９を形成し、フィルムキャリアのリードとリード
フレームのリードとを金−錫共晶接合によって接合して
いる。
リア上に形成されたリードは、薄い銅箔からなるため、
パッケージ後もアウターリード部１７が容易に変形し易
く、リードフレーム１を用いたパッケージと比べて実装
時の取扱いが困難である。そのため、図６に示されるよ
うな、アウターリード部３をリードフレームで形成し、
これに半導体チップ１２を接合したフィルムキャリアを
搭載する複合リードフレームが提案された。この複合リ
ードフレームは、フィルムキャリアのリードに金めっき
を施し、リードフレーム１のインナーリード部５の先端
部６に、図７に示されるように錫めっき１３を施して接
合層１９を形成し、フィルムキャリアのリードとリード
フレームのリードとを金−錫共晶接合によって接合して
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
複合リードフレームは、リードフレームに施された錫め
っきの表面が酸化し易いという欠点があり、金−錫接合
時のぬれ性や接合強度が低下するという問題があった。
複合リードフレームは、リードフレームに施された錫め
っきの表面が酸化し易いという欠点があり、金−錫接合
時のぬれ性や接合強度が低下するという問題があった。
【０００７】したがって、本発明の目的は、リードフレ
ームのリードのぬれ性を高め、リードパターンとリード
フレームのリードとの接合性を向上させた信頼性の高い
リードフレーム、このリードフレームを用いた複合リー
ドフレーム及び複合リードフレームの製造方法を提供す
ることにある。
ームのリードのぬれ性を高め、リードパターンとリード
フレームのリードとの接合性を向上させた信頼性の高い
リードフレーム、このリードフレームを用いた複合リー
ドフレーム及び複合リードフレームの製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するため、少なくともリードの先端部表面に形成され
た錫又は錫を主成分とする第１のめっき層と、第１のめ
っき層の表面に形成された金を成分とする第２のめっき
層とを有することを特徴とするリードフレームを提供す
る。
決するため、少なくともリードの先端部表面に形成され
た錫又は錫を主成分とする第１のめっき層と、第１のめ
っき層の表面に形成された金を成分とする第２のめっき
層とを有することを特徴とするリードフレームを提供す
る。
【０００９】また、本発明は、絶縁フィルム上に形成さ
れ、金めっきが施されたリードパターンからなる内部リ
ードと、リードフレームから形成されたリードよりなる
外部リードと、内部リードと外部リードとを接合するた
めの外部リード表面の少なくとも一端に形成された錫又
は錫を主成分とする第１のめっき層と、第１のめっき層
の表面に形成された金を成分とする第２のめっき層から
なる接合層とから構成されることを特徴とする複合リー
ドフレームを提供する。
れ、金めっきが施されたリードパターンからなる内部リ
ードと、リードフレームから形成されたリードよりなる
外部リードと、内部リードと外部リードとを接合するた
めの外部リード表面の少なくとも一端に形成された錫又
は錫を主成分とする第１のめっき層と、第１のめっき層
の表面に形成された金を成分とする第２のめっき層から
なる接合層とから構成されることを特徴とする複合リー
ドフレームを提供する。
【００１０】更に、本発明は、リードフレームから形成
されたリードよりなる外部リードの表面の少なくとも一
端に、錫又は錫を主成分とする第１のめっき層を形成す
る工程と、第１のめっき層の表面に、金を成分とする第
２のめっき層を形成する工程と、第２のめっき層を介し
て、絶縁フィルム上に形成された金めっきが施されたリ
ードパターンからなる内部リードと外部リードとを接合
する工程とを有することを特徴とする複合リードフレー
ムの製造方法を提供する。
されたリードよりなる外部リードの表面の少なくとも一
端に、錫又は錫を主成分とする第１のめっき層を形成す
る工程と、第１のめっき層の表面に、金を成分とする第
２のめっき層を形成する工程と、第２のめっき層を介し
て、絶縁フィルム上に形成された金めっきが施されたリ
ードパターンからなる内部リードと外部リードとを接合
する工程とを有することを特徴とする複合リードフレー
ムの製造方法を提供する。
【００１１】
【実施例】以下に、本発明の第１実施例を図面を参照に
しつつ詳細に説明する。図１には、本実施例の複合リー
ドフレームに用いられるリードフレームが示されてい
る。このリードフレーム１は、所定のパターンに基づい
て、銅系合金又は鉄系合金等を素材とした金属条をエッ
チング又はプレス加工することで形成された外枠２と、
アウターリード部３と、ダムバー４と、インナーリード
部５と、パイロットホール８とから構成されている。
しつつ詳細に説明する。図１には、本実施例の複合リー
ドフレームに用いられるリードフレームが示されてい
る。このリードフレーム１は、所定のパターンに基づい
て、銅系合金又は鉄系合金等を素材とした金属条をエッ
チング又はプレス加工することで形成された外枠２と、
アウターリード部３と、ダムバー４と、インナーリード
部５と、パイロットホール８とから構成されている。
【００１２】図２には、図１に示されるリードフレーム
１におけるＡ−Ａ’断面の断面図が示されている。この
図２に示されているように、インナーリード部５の先端
部６の表面には、錫めっき層１３と錫めっき層の表面に
薄い金めっき層１８とからなる接合層１９が形成されて
いる。
１におけるＡ−Ａ’断面の断面図が示されている。この
図２に示されているように、インナーリード部５の先端
部６の表面には、錫めっき層１３と錫めっき層の表面に
薄い金めっき層１８とからなる接合層１９が形成されて
いる。
【００１３】そして、上記リードフレーム１と、ＴＡＢ
法により製造される絶縁フィルム上に形成されたリード
パターン（図示せず）とを接合層１９を介して接合し、
従来技術の欄で説明した図６に示される半導体パッケー
ジに用いられているような複合リードフレームを得るこ
とができる。
法により製造される絶縁フィルム上に形成されたリード
パターン（図示せず）とを接合層１９を介して接合し、
従来技術の欄で説明した図６に示される半導体パッケー
ジに用いられているような複合リードフレームを得るこ
とができる。
【００１４】上記複合リードフレームの製造方法は以下
の通りである。まず、インナーリード部５に錫めっきを
施し、その上から更に金めっきを施して接合層１９を形
成し、上記リードフレーム１を製造する。また、これと
は別に、ＴＡＢ法により金めっきが施されたリードパタ
ーンを製造する。次に、上記リードパターンとリードフ
レームのインナーリード部５とを接合層１９を介して接
合する。この接合は、所定の温度で所定の時間加圧する
ことにより行う。これにより、リードパターンとリード
フレーム１のインナーリード部５とが接合される。そし
て、従来技術の欄で説明した図６に示されるように、リ
ードパターンとリードフレーム１のインナーリード部５
とでモールド樹脂１１に覆われる内部リードを構成し、
リードフレーム１のアウターリード部３で外部回路と接
続される外部リードを構成する。
の通りである。まず、インナーリード部５に錫めっきを
施し、その上から更に金めっきを施して接合層１９を形
成し、上記リードフレーム１を製造する。また、これと
は別に、ＴＡＢ法により金めっきが施されたリードパタ
ーンを製造する。次に、上記リードパターンとリードフ
レームのインナーリード部５とを接合層１９を介して接
合する。この接合は、所定の温度で所定の時間加圧する
ことにより行う。これにより、リードパターンとリード
フレーム１のインナーリード部５とが接合される。そし
て、従来技術の欄で説明した図６に示されるように、リ
ードパターンとリードフレーム１のインナーリード部５
とでモールド樹脂１１に覆われる内部リードを構成し、
リードフレーム１のアウターリード部３で外部回路と接
続される外部リードを構成する。
【００１５】ここで、以下の実施例１及び２と、比較例
１及び２とを製造し、めっき直後に接合したもの及びめ
っき後一週間放置して接合したもののぬれ性を比較する
ことにより、両者の接合試験を行った。具体的には、Ｔ
ＡＢ法によるリードパターンとリードフレーム１のイン
ナーリード部５とを接合層１９を介して接合して複合リ
ードフレームを製造し、その後、リードパターンを引き
剥がして接合面のぬれ面積を測定した。
１及び２とを製造し、めっき直後に接合したもの及びめ
っき後一週間放置して接合したもののぬれ性を比較する
ことにより、両者の接合試験を行った。具体的には、Ｔ
ＡＢ法によるリードパターンとリードフレーム１のイン
ナーリード部５とを接合層１９を介して接合して複合リ
ードフレームを製造し、その後、リードパターンを引き
剥がして接合面のぬれ面積を測定した。
【００１６】〔実施例１〕上述の製造方法により、リー
ドフレーム１の接合層１９を３μｍの厚さの錫めっき層
１３と、０．１μｍの厚さの金めっき層１８とで形成
し、めっき直後にＴＡＢ法により製造されたリードパタ
ーン（３５μｍ厚銅リードで、下地に０．５μｍのＮｉ
めっきを施し、その表面に１．０μｍの金めっきを施し
たもの）へ３５０℃で５秒間加圧して接合した後、冷却
して複合リードフレームを得た。
ドフレーム１の接合層１９を３μｍの厚さの錫めっき層
１３と、０．１μｍの厚さの金めっき層１８とで形成
し、めっき直後にＴＡＢ法により製造されたリードパタ
ーン（３５μｍ厚銅リードで、下地に０．５μｍのＮｉ
めっきを施し、その表面に１．０μｍの金めっきを施し
たもの）へ３５０℃で５秒間加圧して接合した後、冷却
して複合リードフレームを得た。
【００１７】〔実施例２〕上述の製造方法により、リー
ドフレーム１の接合層１９を３μｍの厚さの錫めっき層
１３と、０．１μｍの厚さの金めっき層１８とで形成
し、一週間放置後、ＴＡＢ法により製造されたリードパ
ターン（３５μｍ厚銅リードで、下地に０．５μｍのＮ
ｉめっきを施し、その表面に１．０μｍの金めっきを施
したもの）へ３５０℃で５秒間加圧して接合した後、冷
却して複合リードフレームを得た。
ドフレーム１の接合層１９を３μｍの厚さの錫めっき層
１３と、０．１μｍの厚さの金めっき層１８とで形成
し、一週間放置後、ＴＡＢ法により製造されたリードパ
ターン（３５μｍ厚銅リードで、下地に０．５μｍのＮ
ｉめっきを施し、その表面に１．０μｍの金めっきを施
したもの）へ３５０℃で５秒間加圧して接合した後、冷
却して複合リードフレームを得た。
【００１８】〔比較例１〕リードフレーム１の接合層１
９を３μｍの厚さの錫めっき層で形成し、めっき直後に
ＴＡＢ法により製造されたリードパターン（３５μｍ厚
銅リードで、下地に０．５μｍのＮｉめっきを施し、そ
の表面に１．０μｍの金めっきを施したもの）へ３５０
℃で５秒間加圧して接合した後、冷却して複合リードフ
レームを得た。
９を３μｍの厚さの錫めっき層で形成し、めっき直後に
ＴＡＢ法により製造されたリードパターン（３５μｍ厚
銅リードで、下地に０．５μｍのＮｉめっきを施し、そ
の表面に１．０μｍの金めっきを施したもの）へ３５０
℃で５秒間加圧して接合した後、冷却して複合リードフ
レームを得た。
【００１９】〔比較例２〕リードフレーム１の接合層１
９を３μｍの厚さの錫めっき層で形成し、一週間放置
後、ＴＡＢ法により製造されたリードパターン（３５μ
ｍ厚銅リードで、下地に０．５μｍのＮｉめっきを施
し、その表面に１．０μｍの金めっきを施したもの）へ
３５０℃で５秒間加圧して接合した後、冷却して複合リ
ードフレームを得た。
９を３μｍの厚さの錫めっき層で形成し、一週間放置
後、ＴＡＢ法により製造されたリードパターン（３５μ
ｍ厚銅リードで、下地に０．５μｍのＮｉめっきを施
し、その表面に１．０μｍの金めっきを施したもの）へ
３５０℃で５秒間加圧して接合した後、冷却して複合リ
ードフレームを得た。
【００２０】上記４種類の複合リードフレームから、Ｔ
ＡＢ法によるリードパターンを引き剥がし、接合面のぬ
れ面積を測定した結果を表１に示す。
ＡＢ法によるリードパターンを引き剥がし、接合面のぬ
れ面積を測定した結果を表１に示す。
【表１】 この表１においては、実施例１のもののぬれ面積を１０
０％として他のものとを比較している。表１より明らか
なように、錫めっき及び金めっきからなる接合層１９を
持つ本実施例のリードフレーム１である実施例２のもの
は、めっき後一週間放置してもぬれ面積に変化は起きな
かった。一方、錫めっきのみの接合層を持つ比較例のも
のは、めっき直後の比較例１のものでもぬれ性は実施例
１のものより多少低下しており、一週間放置した比較例
２のものは、実施例１のものの半分に低下している。こ
のように、実施例１及び２のものは、時間が経過しても
ぬれ性に変化はないが、比較例１及び２のものは、時間
が経過するとぬれ性が低下することが確認された。
０％として他のものとを比較している。表１より明らか
なように、錫めっき及び金めっきからなる接合層１９を
持つ本実施例のリードフレーム１である実施例２のもの
は、めっき後一週間放置してもぬれ面積に変化は起きな
かった。一方、錫めっきのみの接合層を持つ比較例のも
のは、めっき直後の比較例１のものでもぬれ性は実施例
１のものより多少低下しており、一週間放置した比較例
２のものは、実施例１のものの半分に低下している。こ
のように、実施例１及び２のものは、時間が経過しても
ぬれ性に変化はないが、比較例１及び２のものは、時間
が経過するとぬれ性が低下することが確認された。
【００２１】
【発明の効果】以上のように、本発明のリードフレー
ム、このリードフレームを用いた複合リードフレーム及
び複合リードフレームの製造方法によれば、リードフレ
ームのリードに金を成分とする第２めっき層を設けたの
で、リードフレームのリードとリードパターンとのぬれ
性を高め、リードパターンとリードフレームのリードと
の接合性を高め、信頼性を向上させることができる。
ム、このリードフレームを用いた複合リードフレーム及
び複合リードフレームの製造方法によれば、リードフレ
ームのリードに金を成分とする第２めっき層を設けたの
で、リードフレームのリードとリードパターンとのぬれ
性を高め、リードパターンとリードフレームのリードと
の接合性を高め、信頼性を向上させることができる。
【図１】本発明の一実施例を示す平面図である。
【図２】本発明の一実施例を示す断面図である。
【図３】リードフレームを示す平面図である。
【図４】リードフレームを用いたＩＣパッケージを示す
断面図である。
断面図である。
【図５】ＴＡＢ法によるＩＣパッケージを示す断面図で
ある。
ある。
【図６】従来の複合リードフレームを用いたＩＣパッケ
ージを示す断面図である。
ージを示す断面図である。
【図７】従来の複合リードフレームに用いられるリード
フレームのリードの断面である。
フレームのリードの断面である。
１ リードフレーム ２ 外枠
部 ３ リードフレームのアウターリード部 ４ ダムバー ５ リードフレームのインナーリード部 ６ インナーリード部の先端 ７ ＩＣ
チップ搭載部 ８ パイロットホール ９ 貴金
属めっき層 １０ ボンディングワイヤ １１ モー
ルド樹脂 １２ 半導体チップ １３ 錫め
っき層 １４ 金バンプ １５ フィ
ルム １６ リードパターンのインナーリード部１６ １７ リードパターンのアウターリード部１７ １８ 金めっき層 １９ 接合層
部 ３ リードフレームのアウターリード部 ４ ダムバー ５ リードフレームのインナーリード部 ６ インナーリード部の先端 ７ ＩＣ
チップ搭載部 ８ パイロットホール ９ 貴金
属めっき層 １０ ボンディングワイヤ １１ モー
ルド樹脂 １２ 半導体チップ １３ 錫め
っき層 １４ 金バンプ １５ フィ
ルム １６ リードパターンのインナーリード部１６ １７ リードパターンのアウターリード部１７ １８ 金めっき層 １９ 接合層
Claims (3)
- 【請求項１】 少なくともリードの先端部表面に形成さ
れた錫又は錫を主成分とする第１のめっき層と、 前記第１のめっき層の表面に形成された金を成分とする
第２のめっき層とを有することを特徴とするリードフレ
ーム。 - 【請求項２】 絶縁フィルム上に形成され、金めっきが
施されたリードパターンからなる内部リードと、 リードフレームから形成されたリードよりなる外部リー
ドと、 前記内部リードと前記外部リードとを接合するための前
記外部リード表面の少なくとも一端に形成された錫又は
錫を主成分とする第１のめっき層と、前記第１のめっき
層の表面に形成された金を成分とする第２のめっき層か
らなる接合層とから構成されることを特徴とする複合リ
ードフレーム。 - 【請求項３】 リードフレームから形成されたリードよ
りなる外部リードの表面の少なくとも一端に、錫又は錫
を主成分とする第１のめっき層を形成する工程と、 前記第１のめっき層の表面に、金を成分とする第２のめ
っき層を形成する工程と、 前記第２のめっき層を介して、絶縁フィルム上に形成さ
れた金めっきが施されたリードパターンからなる内部リ
ードと前記外部リードとを、所定の温度で所定の時間加
圧することにより接合する工程とを有することを特徴と
する複合リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229406A JPH0766346A (ja) | 1993-08-23 | 1993-08-23 | リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229406A JPH0766346A (ja) | 1993-08-23 | 1993-08-23 | リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766346A true JPH0766346A (ja) | 1995-03-10 |
Family
ID=16891719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229406A Pending JPH0766346A (ja) | 1993-08-23 | 1993-08-23 | リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766346A (ja) |
-
1993
- 1993-08-23 JP JP5229406A patent/JPH0766346A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
| JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0158864B2 (ja) | ||
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH06252334A (ja) | 半導体装置 | |
| JPH0766346A (ja) | リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法 | |
| JPH1126648A (ja) | 半導体装置およびそのリードフレーム | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| US20040119146A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH08162594A (ja) | 複合リードフレーム及び半導体パッケージ | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP3434226B2 (ja) | 固定リードフレームおよびその製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 |