JPH0766367A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0766367A JPH0766367A JP16235193A JP16235193A JPH0766367A JP H0766367 A JPH0766367 A JP H0766367A JP 16235193 A JP16235193 A JP 16235193A JP 16235193 A JP16235193 A JP 16235193A JP H0766367 A JPH0766367 A JP H0766367A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- insulating film
- side wall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】キャパシタ部の下部電極の側壁近傍にエッチン
グ残渣を残さない形状の半導体装置の製造方法を提供す
る。 【構成】ＳｉＯ2 膜３０をエッチバックすることによ
り、傾斜した側壁３０ａを下部電極１４に形成する。次
に、絶縁膜１６を、下部電極１４等の上に形成する。側
壁３０ａではなだらかに傾斜した絶縁膜１６が形成され
る。これにより、多結晶Ｓｉ膜１９と絶縁膜１６との段
差が緩和されるため、下部電極１４の側壁３０ａの近傍
にエッチング残渣が残らない。
グ残渣を残さない形状の半導体装置の製造方法を提供す
る。 【構成】ＳｉＯ2 膜３０をエッチバックすることによ
り、傾斜した側壁３０ａを下部電極１４に形成する。次
に、絶縁膜１６を、下部電極１４等の上に形成する。側
壁３０ａではなだらかに傾斜した絶縁膜１６が形成され
る。これにより、多結晶Ｓｉ膜１９と絶縁膜１６との段
差が緩和されるため、下部電極１４の側壁３０ａの近傍
にエッチング残渣が残らない。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド酸化膜の上
に、電荷を蓄積するキャパシタ部が形成された半導体装
置及びその製造方法に関する。
に、電荷を蓄積するキャパシタ部が形成された半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来から、例えばフィールド酸化膜上に
キャパシタ部が形成され、電荷の蓄積に用いる構造のア
ナログ製品が知られている。図２を参照して従来のキャ
パシタ部の製造方法を説明する。先ず、図２（ａ）に示
されるように、半導体基板１０の上に形成されたフィー
ルド酸化膜（ＬＯＣＯＳ）１２の上に、一般に多結晶Ｓ
ｉからなる下部電極１４を形成する。次に、熱酸化膜又
は減圧ＣＶＤで形成されるＳｉＮ膜（又は熱酸化膜とＳ
ｉＮ膜の組み合わせ）からなる絶縁膜１６を、図２
（ｂ）に示されるように、半導体基板１０、フィールド
酸化膜１２、下部電極１４の上に形成する。次に、図２
（ｃ）に示されるように、絶縁膜１６の上の所定領域に
ホトレジスト１８を形成し、続いて、このホトレジスト
１８をマスクにして、図２（ｄ）に示されるように、Ｒ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）に
より絶縁膜１６をエッチングし、ホトレジスト１８を剥
離する。次に、上部電極２２を形成するために、図２
（ｅ）に示されるように多結晶Ｓｉ膜１９を形成し、さ
らに、図２（ｆ）に示されるように多結晶Ｓｉ膜１９の
上の所定場所にホトレジスト２０を形成する。次に、こ
のホトレジスト２０をマスクにして、図２（ｇ）に示さ
れるように、ＲＩＥにより多結晶Ｓｉ膜１９をエッチン
グし上部電極２２を形成する。尚、この多結晶Ｓｉ膜１
９は、図示しない他の場所ではゲート電極とされる。
キャパシタ部が形成され、電荷の蓄積に用いる構造のア
ナログ製品が知られている。図２を参照して従来のキャ
パシタ部の製造方法を説明する。先ず、図２（ａ）に示
されるように、半導体基板１０の上に形成されたフィー
ルド酸化膜（ＬＯＣＯＳ）１２の上に、一般に多結晶Ｓ
ｉからなる下部電極１４を形成する。次に、熱酸化膜又
は減圧ＣＶＤで形成されるＳｉＮ膜（又は熱酸化膜とＳ
ｉＮ膜の組み合わせ）からなる絶縁膜１６を、図２
（ｂ）に示されるように、半導体基板１０、フィールド
酸化膜１２、下部電極１４の上に形成する。次に、図２
（ｃ）に示されるように、絶縁膜１６の上の所定領域に
ホトレジスト１８を形成し、続いて、このホトレジスト
１８をマスクにして、図２（ｄ）に示されるように、Ｒ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）に
より絶縁膜１６をエッチングし、ホトレジスト１８を剥
離する。次に、上部電極２２を形成するために、図２
（ｅ）に示されるように多結晶Ｓｉ膜１９を形成し、さ
らに、図２（ｆ）に示されるように多結晶Ｓｉ膜１９の
上の所定場所にホトレジスト２０を形成する。次に、こ
のホトレジスト２０をマスクにして、図２（ｇ）に示さ
れるように、ＲＩＥにより多結晶Ｓｉ膜１９をエッチン
グし上部電極２２を形成する。尚、この多結晶Ｓｉ膜１
９は、図示しない他の場所ではゲート電極とされる。
【０００３】
【発明が解決しようとする課題】従来は上記の方法でキ
ャパシタ部が形成されていたが、この方法では上部電極
２２を形成する際のＲＩＥによるエッチング工程（図２
（ｇ）で示される工程）で以下のような問題がある。 （１）下部電極１４の側壁に段差があるため、上部電極
２２のエッチング残渣２４（多結晶Ｓｉ膜１９の残渣）
が下部電極１４の側壁近傍に残る。 （２）このエッチング残渣２４は、他の層に悪影響を及
ぼさないようにその後のウェット処理等で除去できな
い。この為、エッチング残渣２４が残ったままで層間絶
縁膜１６を形成すると、残渣間に“す”が入り外観不良
の原因となる。また、半導体装置の信頼性も低下する恐
れがある。
ャパシタ部が形成されていたが、この方法では上部電極
２２を形成する際のＲＩＥによるエッチング工程（図２
（ｇ）で示される工程）で以下のような問題がある。 （１）下部電極１４の側壁に段差があるため、上部電極
２２のエッチング残渣２４（多結晶Ｓｉ膜１９の残渣）
が下部電極１４の側壁近傍に残る。 （２）このエッチング残渣２４は、他の層に悪影響を及
ぼさないようにその後のウェット処理等で除去できな
い。この為、エッチング残渣２４が残ったままで層間絶
縁膜１６を形成すると、残渣間に“す”が入り外観不良
の原因となる。また、半導体装置の信頼性も低下する恐
れがある。
【０００４】本発明は、上記事情に鑑み、下部電極の側
壁近傍にエッチング残渣を残さない形状のキャパシタ部
を備えた半導体装置及びその製造方法を提供することを
目的とする。
壁近傍にエッチング残渣を残さない形状のキャパシタ部
を備えた半導体装置及びその製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、半導体基板と、該半導体基板
に形成されたフィールド酸化膜と、該フィールド酸化膜
の上に形成された、傾斜した側壁を有する下部電極と、
該下部電極を覆って形成された絶縁膜と、前記下部電極
の上に前記絶縁膜を挟んで形成された上部電極とを備え
たことを特徴とするものである。
の本発明の半導体装置は、半導体基板と、該半導体基板
に形成されたフィールド酸化膜と、該フィールド酸化膜
の上に形成された、傾斜した側壁を有する下部電極と、
該下部電極を覆って形成された絶縁膜と、前記下部電極
の上に前記絶縁膜を挟んで形成された上部電極とを備え
たことを特徴とするものである。
【０００６】また、上記目的を達成するための本発明の
半導体装置の製造方法は、フィールド酸化膜の上に、電
荷を蓄積するキャパシタ部が形成された半導体装置の製
造方法において、半導体基板にフィールド酸化膜を形成
し、該フィールド酸化膜の上に、傾斜した側壁を有する
下部電極を形成し、該下部電極を覆うように絶縁膜を形
成し、該絶縁膜の上に上部電極用膜を形成し、該上部電
極用膜をエッチングすることにより、前記下部電極の上
に前記絶縁膜を挟んで上部電極を形成することを特徴と
するものである。
半導体装置の製造方法は、フィールド酸化膜の上に、電
荷を蓄積するキャパシタ部が形成された半導体装置の製
造方法において、半導体基板にフィールド酸化膜を形成
し、該フィールド酸化膜の上に、傾斜した側壁を有する
下部電極を形成し、該下部電極を覆うように絶縁膜を形
成し、該絶縁膜の上に上部電極用膜を形成し、該上部電
極用膜をエッチングすることにより、前記下部電極の上
に前記絶縁膜を挟んで上部電極を形成することを特徴と
するものである。
【０００７】
【作用】本発明の半導体装置の製造方法によれば、下部
電極は傾斜した側壁を有しており、このため下部電極を
覆うように形成された絶縁膜はこの側壁の部分で傾斜し
ている。従って、上部電極用膜がエッチングされて上部
電極が形成される際は、上部電極用膜と絶縁膜との段差
が緩和されており、下部電極の側壁に沿った絶縁膜の部
分に上部電極のエッチング残渣が残ることが無い。
電極は傾斜した側壁を有しており、このため下部電極を
覆うように形成された絶縁膜はこの側壁の部分で傾斜し
ている。従って、上部電極用膜がエッチングされて上部
電極が形成される際は、上部電極用膜と絶縁膜との段差
が緩和されており、下部電極の側壁に沿った絶縁膜の部
分に上部電極のエッチング残渣が残ることが無い。
【０００８】また、本発明の半導体装置では、下部電極
の側壁に沿った絶縁膜の部分に上部電極のエッチング残
渣が残らないため、この絶縁膜の上に形成される層間膜
中に“す”が形成されず、外観不良の要因が減少する。
また、半導体装置の信頼性も向上する。
の側壁に沿った絶縁膜の部分に上部電極のエッチング残
渣が残らないため、この絶縁膜の上に形成される層間膜
中に“す”が形成されず、外観不良の要因が減少する。
また、半導体装置の信頼性も向上する。
【０００９】
【実施例】以下、図１を参照して本発明の半導体装置の
製造方法の一実施例を説明する。図１は、本発明の半導
体装置の製造方法を示す断面図である。先ず、従来の方
法により半導体基板１０のフィールド酸化膜１２の上に
多結晶Ｓｉからなる下部電極１４を形成し、図１（ａ）
に示されるように、これらフィールド酸化膜１２等の上
に、厚さ約４０００オングストロームのＳｉＯ2 膜３０
を形成する。このＳｉＯ2 膜３０は、ＣＶＤ法により温
度４００℃、（ＳｉＨ4＋Ｏ2 ）ガス雰囲気で形成す
る。次に、ＲＩＥによりＳｉＯ2 膜３０をエッチバック
して、図１（ｂ）に示されるように、傾斜した側壁３０
ａを下部電極１４に形成する。次に、絶縁膜１６を、図
１（ｃ）に示されるように、半導体基板１０、フィール
ド酸化膜１２、下部電極１４の上に形成する。この絶縁
膜１６は側壁３０ａの上にも形成されるが、側壁３０ａ
は傾斜しているため側壁３０ａの部分ではなだらかに傾
斜した絶縁膜１６が形成される。これにより、後述する
ように、下部電極１４の側壁３０ａの近傍にエッチング
残渣が残らない。ここで、絶縁膜１６として熱酸化膜を
用いる場合は、例えば、温度９５０℃、（ＳｉＨ4 ＋Ｏ
2 ）ガス雰囲気でドライ酸化によりＳｉＯ2 膜を形成す
る。一方、絶縁膜１６として窒化膜を用いる場合は、温
度７６０℃、圧力３５Ｐａ、（ＳｉＨ2 Ｃｌ2 ＋ＮＨ
3 ）ガス雰囲気で減圧ＣＶＤ法によりＳｉＮ膜を形成す
る。尚、絶縁膜１６としては、ＳｉＮ膜と熱酸化膜の組
み合わせを用いてもよい。次に、絶縁膜１６をフィール
ド酸化膜１２の上にだけ残すために、図１（ｄ）に示さ
れるように、絶縁膜１６の上の所定領域にホトレジスト
１８を形成し、続いて、このホトレジスト１８をマスク
にして、図１（ｅ）に示されるように、ＲＩＥにより絶
縁膜１６をエッチングし、その後ホトレジスト１８を剥
離する。次に、上部電極２２を形成するために、例え
ば、温度６２０℃、圧力２７Ｐａ、ＳｉＨ4 ガス雰囲気
で減圧ＣＶＤ法により、図１（ｆ）に示されるように、
多結晶Ｓｉ膜１９を形成する。この多結晶Ｓｉ膜１９
は、絶縁膜１６が側壁３０ａの部分で傾斜して形成され
ているため、全面でほぼ同じ膜厚で形成される。次に、
多結晶Ｓｉ膜１９をエッチングして上部電極２２を形成
するために、図１（ｇ）に示されるように多結晶Ｓｉ膜
１９の上の所定場所にホトレジスト２０を形成する。次
に、このホトレジスト２０をマスクにして、図１（ｈ）
に示されるように、ＲＩＥにより多結晶Ｓｉ膜１８をエ
ッチングし上部電極２２を形成し、その後ホトレジスト
２０を除去する。
製造方法の一実施例を説明する。図１は、本発明の半導
体装置の製造方法を示す断面図である。先ず、従来の方
法により半導体基板１０のフィールド酸化膜１２の上に
多結晶Ｓｉからなる下部電極１４を形成し、図１（ａ）
に示されるように、これらフィールド酸化膜１２等の上
に、厚さ約４０００オングストロームのＳｉＯ2 膜３０
を形成する。このＳｉＯ2 膜３０は、ＣＶＤ法により温
度４００℃、（ＳｉＨ4＋Ｏ2 ）ガス雰囲気で形成す
る。次に、ＲＩＥによりＳｉＯ2 膜３０をエッチバック
して、図１（ｂ）に示されるように、傾斜した側壁３０
ａを下部電極１４に形成する。次に、絶縁膜１６を、図
１（ｃ）に示されるように、半導体基板１０、フィール
ド酸化膜１２、下部電極１４の上に形成する。この絶縁
膜１６は側壁３０ａの上にも形成されるが、側壁３０ａ
は傾斜しているため側壁３０ａの部分ではなだらかに傾
斜した絶縁膜１６が形成される。これにより、後述する
ように、下部電極１４の側壁３０ａの近傍にエッチング
残渣が残らない。ここで、絶縁膜１６として熱酸化膜を
用いる場合は、例えば、温度９５０℃、（ＳｉＨ4 ＋Ｏ
2 ）ガス雰囲気でドライ酸化によりＳｉＯ2 膜を形成す
る。一方、絶縁膜１６として窒化膜を用いる場合は、温
度７６０℃、圧力３５Ｐａ、（ＳｉＨ2 Ｃｌ2 ＋ＮＨ
3 ）ガス雰囲気で減圧ＣＶＤ法によりＳｉＮ膜を形成す
る。尚、絶縁膜１６としては、ＳｉＮ膜と熱酸化膜の組
み合わせを用いてもよい。次に、絶縁膜１６をフィール
ド酸化膜１２の上にだけ残すために、図１（ｄ）に示さ
れるように、絶縁膜１６の上の所定領域にホトレジスト
１８を形成し、続いて、このホトレジスト１８をマスク
にして、図１（ｅ）に示されるように、ＲＩＥにより絶
縁膜１６をエッチングし、その後ホトレジスト１８を剥
離する。次に、上部電極２２を形成するために、例え
ば、温度６２０℃、圧力２７Ｐａ、ＳｉＨ4 ガス雰囲気
で減圧ＣＶＤ法により、図１（ｆ）に示されるように、
多結晶Ｓｉ膜１９を形成する。この多結晶Ｓｉ膜１９
は、絶縁膜１６が側壁３０ａの部分で傾斜して形成され
ているため、全面でほぼ同じ膜厚で形成される。次に、
多結晶Ｓｉ膜１９をエッチングして上部電極２２を形成
するために、図１（ｇ）に示されるように多結晶Ｓｉ膜
１９の上の所定場所にホトレジスト２０を形成する。次
に、このホトレジスト２０をマスクにして、図１（ｈ）
に示されるように、ＲＩＥにより多結晶Ｓｉ膜１８をエ
ッチングし上部電極２２を形成し、その後ホトレジスト
２０を除去する。
【００１０】上記した製造方法によれば、下部電極１４
は傾斜した側壁３０ａを有しており、このため下部電極
１４を覆うように形成された絶縁膜１６はこの側壁３０
ａの部分で傾斜し、上部電極２２が形成される際は、多
結晶Ｓｉ膜１９と絶縁膜１６との段差が緩和される。こ
のため、下部電極１４の側壁３０ａに沿った絶縁膜１６
の部分に上部電極２２のエッチング残渣が残ることが無
い。また、絶縁膜１６にエッチング残渣が残らないた
め、この絶縁膜１６の上に形成される層間膜中に“す”
が形成されておらず、装置の信頼性が向上する。また、
外観不良の要因も減少する。
は傾斜した側壁３０ａを有しており、このため下部電極
１４を覆うように形成された絶縁膜１６はこの側壁３０
ａの部分で傾斜し、上部電極２２が形成される際は、多
結晶Ｓｉ膜１９と絶縁膜１６との段差が緩和される。こ
のため、下部電極１４の側壁３０ａに沿った絶縁膜１６
の部分に上部電極２２のエッチング残渣が残ることが無
い。また、絶縁膜１６にエッチング残渣が残らないた
め、この絶縁膜１６の上に形成される層間膜中に“す”
が形成されておらず、装置の信頼性が向上する。また、
外観不良の要因も減少する。
【００１１】本実施例では、ＳｉＯ2 膜をエッチバック
して形成したが、これに限ることなく、他の絶縁膜で形
成してもよい。
して形成したが、これに限ることなく、他の絶縁膜で形
成してもよい。
【００１２】
【発明の効果】以上説明したように本発明の半導体装置
によれば、下部電極の側壁に沿った絶縁膜の部分に上部
電極のエッチング残渣が残らないため、この絶縁膜の上
に形成される層間膜中に“す”が形成されず、半導体装
置の信頼性が向上する。また、外観不良の要因も減少す
る。
によれば、下部電極の側壁に沿った絶縁膜の部分に上部
電極のエッチング残渣が残らないため、この絶縁膜の上
に形成される層間膜中に“す”が形成されず、半導体装
置の信頼性が向上する。また、外観不良の要因も減少す
る。
【００１３】また、本発明の半導体装置の製造方法によ
れば、下部電極は傾斜した側壁を有しており、このため
下部電極を覆うように形成された絶縁膜はこの側壁の部
分で傾斜している。従って、上部電極用膜がエッチング
されて上部電極が形成される際は、上部電極用膜と絶縁
膜との段差が緩和されており、下部電極の側壁に沿った
絶縁膜の部分に上部電極のエッチング残渣が残ることが
無い。
れば、下部電極は傾斜した側壁を有しており、このため
下部電極を覆うように形成された絶縁膜はこの側壁の部
分で傾斜している。従って、上部電極用膜がエッチング
されて上部電極が形成される際は、上部電極用膜と絶縁
膜との段差が緩和されており、下部電極の側壁に沿った
絶縁膜の部分に上部電極のエッチング残渣が残ることが
無い。
【図１】本発明の半導体装置の製造方法の一実施例を示
す断面図である。
す断面図である。
【図２】従来の半導体装置の製造方法を示す断面図であ
る。
る。
１０ 半導体基板 １２ フィールド酸化膜 １４ 下部電極 １６ 絶縁膜 １８，２０ ホトレジスト ２２ 上部電極 ３０ ＳｉＯ2 膜 ３０ａ 側壁
Claims (2)
- 【請求項１】 半導体基板と、 該半導体基板に形成されたフィールド酸化膜と、 該フィールド酸化膜の上に形成された、傾斜した側壁を
有する下部電極と、 該下部電極を覆って形成された絶縁膜と、 前記下部電極の上に前記絶縁膜を挟んで形成された上部
電極とを備えたことを特徴とする半導体装置。 - 【請求項２】 フィールド酸化膜の上に、電荷を蓄積す
るキャパシタ部が形成された半導体装置の製造方法にお
いて、 半導体基板にフィールド酸化膜を形成し、 該フィールド酸化膜の上に、傾斜した側壁を有する下部
電極を形成し、 該下部電極を覆うように絶縁膜を形成し、 該絶縁膜の上に上部電極用膜を形成し、 該上部電極用膜をエッチングすることにより、前記下部
電極の上に前記絶縁膜を挟んで上部電極を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16235193A JPH0766367A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16235193A JPH0766367A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766367A true JPH0766367A (ja) | 1995-03-10 |
Family
ID=15752918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16235193A Withdrawn JPH0766367A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844652A1 (de) * | 1996-11-08 | 1998-05-27 | Siemens Aktiengesellschaft | Integrierbarer Kondensator Verfahren zu seiner Herstellung sowie Speicherfeld unter Verwendung des Kondensators |
| JP2014209506A (ja) * | 2013-04-16 | 2014-11-06 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-06-30 JP JP16235193A patent/JPH0766367A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844652A1 (de) * | 1996-11-08 | 1998-05-27 | Siemens Aktiengesellschaft | Integrierbarer Kondensator Verfahren zu seiner Herstellung sowie Speicherfeld unter Verwendung des Kondensators |
| JP2014209506A (ja) * | 2013-04-16 | 2014-11-06 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3161836B2 (ja) | 半導体記憶装置 | |
| US4333965A (en) | Method of making integrated circuits | |
| JPH0231504B2 (ja) | ||
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| JPH0766367A (ja) | 半導体装置及びその製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JP2003100860A (ja) | 半導体装置 | |
| JP2705124B2 (ja) | 半導体装置の製造方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPH10214816A (ja) | 半導体装置の製造方法及び半導体装置の容量素子の製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| KR19980048091A (ko) | 반도체소자의 소자격리구조 형성방법 | |
| KR970067769A (ko) | 반도체 장치의 소자 분리 방법 | |
| JPS6223134A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH0438876A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH06338588A (ja) | Ｍｉｓキャパシターとその製造方法 | |
| JPH04171929A (ja) | 酸化膜エッチバック方法 | |
| JPH073825B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH08250463A (ja) | 半導体装置の製造方法 | |
| JPH09260483A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |