JPH076977A - 集積回路の構造およびコンタクトウインドーの形成方法 - Google Patents
集積回路の構造およびコンタクトウインドーの形成方法Info
- Publication number
- JPH076977A JPH076977A JP3100474A JP10047491A JPH076977A JP H076977 A JPH076977 A JP H076977A JP 3100474 A JP3100474 A JP 3100474A JP 10047491 A JP10047491 A JP 10047491A JP H076977 A JPH076977 A JP H076977A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride layer
- nitride
- titanium
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 エッチングの危険性からトランジスタの各部
を保護するとともに同時に小さい外形状であっても大き
なコンタクトウインドーを形成可能にする。 【構成】 ソース／ドレイン電極の上にチタンシリサイ
ドの領域を形成するとともに、ウインドーおよびゲート
電極の上に窒化チタンの層を形成し；窒化チタン層の上
に窒化シリコンの層を形成し；窒化シリコンの層をパタ
ーニングし；パターン化された窒化シリコンの層をマス
クとして使用して窒化チタンの層をパターン化し；窒化
チタンによっては保護されないゲート電極をシールする
ために別の窒化シリコンの層を加え；異方性のエッチン
グによって電極の上にウインドーを開け；窒化シリコン
および窒化チタンを保護バリヤとして使用して、等方性
エッチングによってウインドーを広げ；そして前記ウイ
ンドー内にコンタクト材料を加える。
を保護するとともに同時に小さい外形状であっても大き
なコンタクトウインドーを形成可能にする。 【構成】 ソース／ドレイン電極の上にチタンシリサイ
ドの領域を形成するとともに、ウインドーおよびゲート
電極の上に窒化チタンの層を形成し；窒化チタン層の上
に窒化シリコンの層を形成し；窒化シリコンの層をパタ
ーニングし；パターン化された窒化シリコンの層をマス
クとして使用して窒化チタンの層をパターン化し；窒化
チタンによっては保護されないゲート電極をシールする
ために別の窒化シリコンの層を加え；異方性のエッチン
グによって電極の上にウインドーを開け；窒化シリコン
および窒化チタンを保護バリヤとして使用して、等方性
エッチングによってウインドーを広げ；そして前記ウイ
ンドー内にコンタクト材料を加える。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路内にトランジ
スタおよびその他のデバイスを形成するための製造プロ
セスに関連し、特に、小さな外形寸法の設計基準にもか
かわらず改善されたステップカバレージ（段差被覆性）
が得られるコンタクトウインドーの形成に関する。
スタおよびその他のデバイスを形成するための製造プロ
セスに関連し、特に、小さな外形寸法の設計基準にもか
かわらず改善されたステップカバレージ（段差被覆性）
が得られるコンタクトウインドーの形成に関する。
【０００２】本発明は電界効果トランジスタに限定され
るものではなく、バイポーラ，CMOSまたは他の半導体技
術における応用も考えられるが、ここでは電界効果トラ
ンジスタについて述べ、主に MOSトランジスタに言及す
る。
るものではなく、バイポーラ，CMOSまたは他の半導体技
術における応用も考えられるが、ここでは電界効果トラ
ンジスタについて述べ、主に MOSトランジスタに言及す
る。
【０００３】
【従来の技術】基本的に MOSトランジスタは、一般に半
導体の表面にソースおよびドレインと呼ばれる高濃度に
ドープされた領域を含んでおり、このソース領域とドレ
イン領域の間にゲート領域若しくはチャンネルを有して
いる。ゲート電極はチャンネル領域の上に位置し、この
チャンネルを形成または除去するために電気的にバイア
スが加えられる。
導体の表面にソースおよびドレインと呼ばれる高濃度に
ドープされた領域を含んでおり、このソース領域とドレ
イン領域の間にゲート領域若しくはチャンネルを有して
いる。ゲート電極はチャンネル領域の上に位置し、この
チャンネルを形成または除去するために電気的にバイア
スが加えられる。
【０００４】MOS トランジスタは絶縁技術によって、近
傍のトランジスタまたはその他のデバイスから分離され
ている。この絶縁技術として、厚いフィールド酸化物を
使用するものとフィールドシールドを使用する２つの技
法が普及している。フィールドシールドを使用するもの
については、例えば、Ｓ．イートン等の出願に基づきイ
ンモス社に与えられた「厚い酸化物のフィールドシール
ドCMOSプロセス」と題する1986年２月18日に公告された
米国特許第 4,570,331号明細書において開示されてい
る。
傍のトランジスタまたはその他のデバイスから分離され
ている。この絶縁技術として、厚いフィールド酸化物を
使用するものとフィールドシールドを使用する２つの技
法が普及している。フィールドシールドを使用するもの
については、例えば、Ｓ．イートン等の出願に基づきイ
ンモス社に与えられた「厚い酸化物のフィールドシール
ドCMOSプロセス」と題する1986年２月18日に公告された
米国特許第 4,570,331号明細書において開示されてい
る。
【０００５】本発明の好適な構成では、コンタクト部分
にあるチタンシリサイド(TiS2)領域を被う窒化チタン(T
iN) 層を使用しており、このような組合せ部分は半導体
産業においては周知のことである。この従来技術はスチ
ーブンス，マックルーレおよびヒル氏により発明されイ
ンモス社に譲渡された「シリサイドの厚さを制御した半
導体コンタクトのシリサイド／窒化物プロセス」と題す
る米国特許第 4,784,973号明細書（1988年11月15日公
告）に開示されている。
にあるチタンシリサイド(TiS2)領域を被う窒化チタン(T
iN) 層を使用しており、このような組合せ部分は半導体
産業においては周知のことである。この従来技術はスチ
ーブンス，マックルーレおよびヒル氏により発明されイ
ンモス社に譲渡された「シリサイドの厚さを制御した半
導体コンタクトのシリサイド／窒化物プロセス」と題す
る米国特許第 4,784,973号明細書（1988年11月15日公
告）に開示されている。
【０００６】この特許では、一例として、窒化チタンが
シリコン基板のソースまたはドレインコンタクト材料と
してのアルミニウムとの合金化反応の反応に対するバリ
ヤとして適用できることが説明されている。また、この
特許では、コンタクト開口部に位置し、例えばシリコ
ン，酸素，窒素の化合物またはシリコン酸化物から形成
されるコントロール層を使用したプロセスが開示されて
いる。チタンの層が加えられ、チタンシリサイドがコン
トロール層の下に形成され、そして窒化チタンがコント
ロール層の上に形成される。しかしながら、ここではBP
SG等の誘電体の比較的厚い層が形成された後に、チタン
が加えられる点に注目すべきである。
シリコン基板のソースまたはドレインコンタクト材料と
してのアルミニウムとの合金化反応の反応に対するバリ
ヤとして適用できることが説明されている。また、この
特許では、コンタクト開口部に位置し、例えばシリコ
ン，酸素，窒素の化合物またはシリコン酸化物から形成
されるコントロール層を使用したプロセスが開示されて
いる。チタンの層が加えられ、チタンシリサイドがコン
トロール層の下に形成され、そして窒化チタンがコント
ロール層の上に形成される。しかしながら、ここではBP
SG等の誘電体の比較的厚い層が形成された後に、チタン
が加えられる点に注目すべきである。
【０００７】更に背景として、窒化チタンをチタンシリ
サイドと結合させた応用について、タン，ウエイ，ハー
ケン，ホロウエイ，バンおよびダグラス氏らが1985年の
「窒化チタンを使用したVLSIの局所的な相互接続レベ
ル」国際電子デバイス会議（IEDM85）において議論して
いる。タン氏等は窒化チタンを局所的な相互接続のため
に使用している。
サイドと結合させた応用について、タン，ウエイ，ハー
ケン，ホロウエイ，バンおよびダグラス氏らが1985年の
「窒化チタンを使用したVLSIの局所的な相互接続レベ
ル」国際電子デバイス会議（IEDM85）において議論して
いる。タン氏等は窒化チタンを局所的な相互接続のため
に使用している。
【０００８】
【発明が解決しようとする課題】トランジスタを絶縁す
ることに加えて、このトランジスタを使用するために、
トランジスタのソース，ドレインおよびゲートに対して
接続が行われなければならない。集積回路内に使用され
る MOSトランジスタは一般に、トランジスタ構造の上部
に厚い層間誘電体を有している。誘電体が形成されてか
ら、トランジスタのソース，ドレイン，ゲートに対する
コンタクトのためのコンタクトウインドーをエッチング
する。
ることに加えて、このトランジスタを使用するために、
トランジスタのソース，ドレインおよびゲートに対して
接続が行われなければならない。集積回路内に使用され
る MOSトランジスタは一般に、トランジスタ構造の上部
に厚い層間誘電体を有している。誘電体が形成されてか
ら、トランジスタのソース，ドレイン，ゲートに対する
コンタクトのためのコンタクトウインドーをエッチング
する。
【０００９】コンタクトのサイズが縮小すると、コンタ
クトウインドーは「アスペクト比」（高さを底面で割っ
たもの）が大きくなり過ぎて（すなわち 0.5以上）、ス
パッタリング若しくは蒸着された導体のステップカバレ
ージが不十分となる傾向がある。それはソース／ドレイ
ン領域が小さくなっても層間誘電体の厚みが変わらない
ことによる。
クトウインドーは「アスペクト比」（高さを底面で割っ
たもの）が大きくなり過ぎて（すなわち 0.5以上）、ス
パッタリング若しくは蒸着された導体のステップカバレ
ージが不十分となる傾向がある。それはソース／ドレイ
ン領域が小さくなっても層間誘電体の厚みが変わらない
ことによる。
【００１０】従って、本発明の主たる目的は、このよう
なエッチングの危険性からトランジスタの各部を保護す
るとともに、同時に小さい外形状であっても大きなウイ
ンドーを形成することが可能となる回路構造および製造
方法を提供することである。
なエッチングの危険性からトランジスタの各部を保護す
るとともに、同時に小さい外形状であっても大きなウイ
ンドーを形成することが可能となる回路構造および製造
方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は請求項１〜９に記載の構成を有する。本発
明では、コンタクト部分の上に単に窒化チタンの層を設
けるよりも進んだ側面を有しており、これらについては
後述の好ましい実施例の説明を参照することによって理
解することができる。
め、本発明は請求項１〜９に記載の構成を有する。本発
明では、コンタクト部分の上に単に窒化チタンの層を設
けるよりも進んだ側面を有しており、これらについては
後述の好ましい実施例の説明を参照することによって理
解することができる。
【００１２】しかしながら、本発明の意図するものは、
遷移金属の窒化物を、トランジスタのソース，ゲート電
極およびドレイン領域上に形成するところにあり、窒化
物の一例として窒化チタン(TiN) があげられる。好まし
くは、窒化チタンのブランケット層を形成し、これによ
って誘電体で絶縁したゲート電極の上部と側面、および
ソース・ドレイン領域用の各開口の底部壁と側壁を被
う。フィールドシールドによる分離が行われているデバ
イスでは、窒化物の層がフィールドシールド・トランジ
スタの上部表面を被うことになる。この窒化物の層は複
合窒化物構造の一つの要素である。
遷移金属の窒化物を、トランジスタのソース，ゲート電
極およびドレイン領域上に形成するところにあり、窒化
物の一例として窒化チタン(TiN) があげられる。好まし
くは、窒化チタンのブランケット層を形成し、これによ
って誘電体で絶縁したゲート電極の上部と側面、および
ソース・ドレイン領域用の各開口の底部壁と側壁を被
う。フィールドシールドによる分離が行われているデバ
イスでは、窒化物の層がフィールドシールド・トランジ
スタの上部表面を被うことになる。この窒化物の層は複
合窒化物構造の一つの要素である。
【００１３】本発明で使用されている複合窒化物構造の
第２の要素は、第１窒化物層の上部に形成された第２窒
化物層である。この第２窒化物層は、第１窒化物層のコ
ンタクト上に直接これと接触するように形成することが
望ましい。好ましくは、この第２窒化物層は窒化シリコ
ン物によって構成される。従って、２層の化合物の構造
が少なくとも一時的にゲート電極の側壁および好ましく
はこの上部全体に形成される。ゲート電極の側壁と第１
の層との間にはスペーサーが設けられる。このスペーサ
ーは２酸化シリコンまたは窒化シリコンなどの誘電体か
らなる。この化合物は周囲に相対的に厚い層間誘電体を
形成する前に加えるのが望ましい。
第２の要素は、第１窒化物層の上部に形成された第２窒
化物層である。この第２窒化物層は、第１窒化物層のコ
ンタクト上に直接これと接触するように形成することが
望ましい。好ましくは、この第２窒化物層は窒化シリコ
ン物によって構成される。従って、２層の化合物の構造
が少なくとも一時的にゲート電極の側壁および好ましく
はこの上部全体に形成される。ゲート電極の側壁と第１
の層との間にはスペーサーが設けられる。このスペーサ
ーは２酸化シリコンまたは窒化シリコンなどの誘電体か
らなる。この化合物は周囲に相対的に厚い層間誘電体を
形成する前に加えるのが望ましい。
【００１４】この化合物の構造には、化合物がソース若
しくはドレイン領域と交差する部分にのみ位置する第３
の層を含めることができる。従って、この第３の層はチ
タンシリサイドとするのが望ましく、最下層に形成され
る。チタンシリサイドは基板自体に形成されるもので、
指定されたソース／ドレイン領域における基板の上部表
面から下方へ延び、基板内部へと延在する（しかしソー
ス／ドレイン領域が基板内に延びている部分までは近接
しない）。
しくはドレイン領域と交差する部分にのみ位置する第３
の層を含めることができる。従って、この第３の層はチ
タンシリサイドとするのが望ましく、最下層に形成され
る。チタンシリサイドは基板自体に形成されるもので、
指定されたソース／ドレイン領域における基板の上部表
面から下方へ延び、基板内部へと延在する（しかしソー
ス／ドレイン領域が基板内に延びている部分までは近接
しない）。
【００１５】
【作用】第２窒化物、好ましくは窒化シリコンの層の有
利な効果のひとつは、第１窒化物層の酸化を防ぐことで
ある。酸化が防止されるのは、第２窒化物層が窒化シリ
コンであり、第１窒化物層が窒化チタンの場合である。
このような組合せの更に有利な点は、プロセスの流れに
おいて、第２窒化物層が第１窒化物層に影響を与えるこ
となく、または第１窒化物層を規定することなくパター
ン化されることである。これに続く工程では、パターン
化された第２窒化物層は第１窒化物層の中で自身のパタ
ーンを繰り返す。第２窒化物層はここで除去することも
できるし、または後のプロセスで除去することもでき
る。
利な効果のひとつは、第１窒化物層の酸化を防ぐことで
ある。酸化が防止されるのは、第２窒化物層が窒化シリ
コンであり、第１窒化物層が窒化チタンの場合である。
このような組合せの更に有利な点は、プロセスの流れに
おいて、第２窒化物層が第１窒化物層に影響を与えるこ
となく、または第１窒化物層を規定することなくパター
ン化されることである。これに続く工程では、パターン
化された第２窒化物層は第１窒化物層の中で自身のパタ
ーンを繰り返す。第２窒化物層はここで除去することも
できるし、または後のプロセスで除去することもでき
る。
【００１６】次に、更にもう１つの窒化物層をこの領域
に堆積させ、既存の１または２の窒化物層上を被う。そ
して相対的に厚い誘電体の層を加える。その後しばらく
して、ソース／ドレイン領域に対するコンタクトウイン
ドーを規定し、異方性エッチングすることができる。ゲ
ート電極若しくはフィールドシールド上に窒化チタン構
造が存在することによって、コンタクトウインドーがこ
の領域に重なる場合のコンタクトウインドーのエッチン
グを行っている間、誘電体がこの領域から除去されるの
を防ぐ。このことは、ソース／ドレインとゲート若しく
はフィールドシールドとの間の望ましくない電気的なコ
ンタクトを防止することにある。
に堆積させ、既存の１または２の窒化物層上を被う。そ
して相対的に厚い誘電体の層を加える。その後しばらく
して、ソース／ドレイン領域に対するコンタクトウイン
ドーを規定し、異方性エッチングすることができる。ゲ
ート電極若しくはフィールドシールド上に窒化チタン構
造が存在することによって、コンタクトウインドーがこ
の領域に重なる場合のコンタクトウインドーのエッチン
グを行っている間、誘電体がこの領域から除去されるの
を防ぐ。このことは、ソース／ドレインとゲート若しく
はフィールドシールドとの間の望ましくない電気的なコ
ンタクトを防止することにある。
【００１７】次に、厚い誘電体中のコンタクトウインド
ーは、フォトレジストが除去される前に好ましくはウェ
ットエッチングのプロセスを用いて広げられる。このウ
ェットエッチングでは、フォトレジスト，第１窒化物
層，若しくはこれに追加される窒化物層がほとんどエッ
チングされないことが望ましい。従って、この化合物に
よる構造は、ウェットエッチングのときにゲート若しく
はフィールドシールド電極をエッチングして不必要な電
気的なコンタクトの発生を防ぐ。この広げられたウイン
ドーによって、ゲート電極若しくはフィールドシールド
電極と短絡することのない広くセルファラインされたコ
ンタクトが可能となり、ステップカバレージが改善され
る。
ーは、フォトレジストが除去される前に好ましくはウェ
ットエッチングのプロセスを用いて広げられる。このウ
ェットエッチングでは、フォトレジスト，第１窒化物
層，若しくはこれに追加される窒化物層がほとんどエッ
チングされないことが望ましい。従って、この化合物に
よる構造は、ウェットエッチングのときにゲート若しく
はフィールドシールド電極をエッチングして不必要な電
気的なコンタクトの発生を防ぐ。この広げられたウイン
ドーによって、ゲート電極若しくはフィールドシールド
電極と短絡することのない広くセルファラインされたコ
ンタクトが可能となり、ステップカバレージが改善され
る。
【００１８】
【実施例】本発明の実施例を図面に基づいて説明する。
【００１９】図１には、フィールドシールド絶縁トラン
ジスタ部分（右側）に隣り合う電解効果型 MOSトランジ
スタ（左側）の一部が、断面図によって示されている。
この図は集積回路を形成する際の途中の段階を示してい
る。図示するように、基板10は望ましくは適度にドーピ
ングされた単結晶シリコンからなる半導体ウェハーであ
る。このシリコンが低い濃度でドープされていることは
理解されるであろう。更にエピタキシャル層が含まれて
いる。基板10はトランジスタの他の部分を代表するもの
であることを意図している。
ジスタ部分（右側）に隣り合う電解効果型 MOSトランジ
スタ（左側）の一部が、断面図によって示されている。
この図は集積回路を形成する際の途中の段階を示してい
る。図示するように、基板10は望ましくは適度にドーピ
ングされた単結晶シリコンからなる半導体ウェハーであ
る。このシリコンが低い濃度でドープされていることは
理解されるであろう。更にエピタキシャル層が含まれて
いる。基板10はトランジスタの他の部分を代表するもの
であることを意図している。
【００２０】誘電体12は好ましくは0.05ミクロンから
0.1ミクロン程度の厚さの酸化シリコンであり、基板10
の上部表面の上に堆積させるか、または成長させる。酸
化物12の上にはフィールドシールドのゲート電極14が設
けられ、これは望ましくは典型的に 0.1ミクロンから
0.4ミクロン程度の厚さの多結晶シリコン（ポリシリコ
ン）である。
0.1ミクロン程度の厚さの酸化シリコンであり、基板10
の上部表面の上に堆積させるか、または成長させる。酸
化物12の上にはフィールドシールドのゲート電極14が設
けられ、これは望ましくは典型的に 0.1ミクロンから
0.4ミクロン程度の厚さの多結晶シリコン（ポリシリコ
ン）である。
【００２１】誘電体16はフィールドシールドのゲート電
極14の上にこれに接触するように示してある。誘電体16
は例えば酸化シリコンまたは窒化シリコンからなり、そ
の厚さは 0.1ミクロンから 0.3ミクロン程度である。こ
の構造はフィールドシールド絶縁トランジスタを与え、
そのゲート電極をグランドに接続してフィールドシール
ド絶縁トランジスタをオフにすることができる。優れた
フィールドシールド技術の代わりに、フィールド酸化物
を使用できることは理解されるであろう。一般に、コン
タクトが行われる領域の隣の素子について本発明は限定
せず、絶縁部であってもよいしその他の構造であっても
よい。
極14の上にこれに接触するように示してある。誘電体16
は例えば酸化シリコンまたは窒化シリコンからなり、そ
の厚さは 0.1ミクロンから 0.3ミクロン程度である。こ
の構造はフィールドシールド絶縁トランジスタを与え、
そのゲート電極をグランドに接続してフィールドシール
ド絶縁トランジスタをオフにすることができる。優れた
フィールドシールド技術の代わりに、フィールド酸化物
を使用できることは理解されるであろう。一般に、コン
タクトが行われる領域の隣の素子について本発明は限定
せず、絶縁部であってもよいしその他の構造であっても
よい。
【００２２】言及したように、 MOS型トランジスタは例
示的なフィールドシールド絶縁トランジスタのゲート電
極14の左に形成されている。従ってゲート電極の一般的
な構造18は図１の左側に示してある。ゲート電極の構造
18とフィールドシールドの電極14との間は、領域20であ
る。ゲート電極の構造18は、好ましくはドープされたポ
リシリコンからなるゲート電極22から構成される。電極
22の下は相対的に薄い誘電体24であり、通常は 0.015ミ
クロンから0.03ミクロン程度の厚さの酸化シリコンであ
る。誘電体24はゲート電極22を基板10の上部表面から分
離する。ゲート電極22の上部および側面は更に誘電体26
であり、好ましくは0.15ミクロンから 0.4ミクロン程度
の厚さの酸化シリコンまたは窒化シリコンで形成され
る。ゲート電極の構造18には更に別の要素を含めること
もできる。
示的なフィールドシールド絶縁トランジスタのゲート電
極14の左に形成されている。従ってゲート電極の一般的
な構造18は図１の左側に示してある。ゲート電極の構造
18とフィールドシールドの電極14との間は、領域20であ
る。ゲート電極の構造18は、好ましくはドープされたポ
リシリコンからなるゲート電極22から構成される。電極
22の下は相対的に薄い誘電体24であり、通常は 0.015ミ
クロンから0.03ミクロン程度の厚さの酸化シリコンであ
る。誘電体24はゲート電極22を基板10の上部表面から分
離する。ゲート電極22の上部および側面は更に誘電体26
であり、好ましくは0.15ミクロンから 0.4ミクロン程度
の厚さの酸化シリコンまたは窒化シリコンで形成され
る。ゲート電極の構造18には更に別の要素を含めること
もできる。
【００２３】ソース／ドレイン領域28は領域20の下部に
示されている。これは、好ましくはイオン注入、若しく
は拡散などの別の方法によるドーパントによって形成さ
れる。このソース／ドレイン領域28は、１立方センチメ
ートル当たり1017から1018個のイオンでの濃度範囲でド
ープするのが望ましい。
示されている。これは、好ましくはイオン注入、若しく
は拡散などの別の方法によるドーパントによって形成さ
れる。このソース／ドレイン領域28は、１立方センチメ
ートル当たり1017から1018個のイオンでの濃度範囲でド
ープするのが望ましい。
【００２４】次に、遷移金属、好ましくはチタンからな
る層30が堆積によって、または他の方法によって図１に
示した全体構造からなる第１の領域の上に形成される。
これにはスパッタリングによって追加され、通常は0.02
ミクロンの厚さとする。これによって図１の構造ができ
る。
る層30が堆積によって、または他の方法によって図１に
示した全体構造からなる第１の領域の上に形成される。
これにはスパッタリングによって追加され、通常は0.02
ミクロンの厚さとする。これによって図１の構造ができ
る。
【００２５】そして図１に示す構造は窒素を含む雰囲気
中で高温でアニールされ、若しくは反応を起こさせる。
一例としてこの工程は、窒素，アンモニア，またはN2＋
H2の雰囲気で 550℃の温度で行うことができる。周囲の
雰囲気の酸素濃度は極度に低くすることが望ましい。こ
の結果、チタンがソース／ドレイン領域とコンタクトす
る部分において、基板10のシリコンと反応して電気伝導
性のチタンシリサイド領域34（図２）を形成する。
中で高温でアニールされ、若しくは反応を起こさせる。
一例としてこの工程は、窒素，アンモニア，またはN2＋
H2の雰囲気で 550℃の温度で行うことができる。周囲の
雰囲気の酸素濃度は極度に低くすることが望ましい。こ
の結果、チタンがソース／ドレイン領域とコンタクトす
る部分において、基板10のシリコンと反応して電気伝導
性のチタンシリサイド領域34（図２）を形成する。
【００２６】チタン層はまた、チタンシリサイド領域34
の上およびその他のチタンが堆積された全ての領域（第
１の領域）の上に窒化チタン層36を形成する。ソース／
ドレイン領域の上の窒化チタン層は他の部分よりも薄く
なっていることが分かるが、これはこの領域のチタンの
一部が基板10のシリコンと反応したことによる。チタン
層30と反応した後、希望に応じて、窒素をを含む雰囲気
中でのアニール若しくは反応により２回目のチタンの堆
積を行うことによって、または窒素イオンを含んだチャ
ンバー内でチタン反応スパッタリングによって、窒化チ
タン層36を更に厚くすることができる。窒化チタン層36
の最終的な厚さは0.03から 0.1ミクロンの範囲、チタン
シリサイド領域34の厚さは 0.012から 0.2ミクロンの範
囲とするのが好ましい。これが図２に示す構造である。
の上およびその他のチタンが堆積された全ての領域（第
１の領域）の上に窒化チタン層36を形成する。ソース／
ドレイン領域の上の窒化チタン層は他の部分よりも薄く
なっていることが分かるが、これはこの領域のチタンの
一部が基板10のシリコンと反応したことによる。チタン
層30と反応した後、希望に応じて、窒素をを含む雰囲気
中でのアニール若しくは反応により２回目のチタンの堆
積を行うことによって、または窒素イオンを含んだチャ
ンバー内でチタン反応スパッタリングによって、窒化チ
タン層36を更に厚くすることができる。窒化チタン層36
の最終的な厚さは0.03から 0.1ミクロンの範囲、チタン
シリサイド領域34の厚さは 0.012から 0.2ミクロンの範
囲とするのが好ましい。これが図２に示す構造である。
【００２７】次に、第２窒化物層40が第１窒化物層36の
上部に堆積又は別の方法によって形成される。この第２
窒化物層40（図示せず）は好ましくは窒化シリコン物か
ら形成し、その厚さは例えば0.02から 0.1ミクロンであ
る。これは窒化シリコンの気相成長法(CVD) によって簡
単に形成することができる。層40およびその一部をとき
どき「上部窒化物層」と呼ぶ。
上部に堆積又は別の方法によって形成される。この第２
窒化物層40（図示せず）は好ましくは窒化シリコン物か
ら形成し、その厚さは例えば0.02から 0.1ミクロンであ
る。これは窒化シリコンの気相成長法(CVD) によって簡
単に形成することができる。層40およびその一部をとき
どき「上部窒化物層」と呼ぶ。
【００２８】図２に示す構造は周知のフォトリソグラフ
ィおよびエッチングの手順を用いて処理され、窒化シリ
コン物層が図３に示すように領域20の上の部分40ａだけ
を残すようパターン化される。エッチングの後に残った
上部窒化物層の部分40ａが、領域20の底部および側壁、
更にこのウインドー隣の水平な面の部分を被っている状
態が見られる。
ィおよびエッチングの手順を用いて処理され、窒化シリ
コン物層が図３に示すように領域20の上の部分40ａだけ
を残すようパターン化される。エッチングの後に残った
上部窒化物層の部分40ａが、領域20の底部および側壁、
更にこのウインドー隣の水平な面の部分を被っている状
態が見られる。
【００２９】より正確に言うと、このパターニング工程
の後において、上部窒化物層の部分40ａは誘電体16の一
部の上方に位置し、ゲート電極構造18を部分的に被って
いる。フォトレジスト層（図示せず）の中で40ａの部分
のパターンを規定した後に、この上部窒化物層は４フッ
化炭素，酸素，および窒素を概略２：１：３の割合から
成るプラズマ内でエッチングすることができる。このウ
インドーの垂直な側壁に沿って望ましくない微粒子列
（フィラメント）が残るのを防ぐために、窒化シリコン
のエッチングは等方性もの、若しくは等方性に近いこと
が望ましい。これによって図３に示す構造が得られる。
の後において、上部窒化物層の部分40ａは誘電体16の一
部の上方に位置し、ゲート電極構造18を部分的に被って
いる。フォトレジスト層（図示せず）の中で40ａの部分
のパターンを規定した後に、この上部窒化物層は４フッ
化炭素，酸素，および窒素を概略２：１：３の割合から
成るプラズマ内でエッチングすることができる。このウ
インドーの垂直な側壁に沿って望ましくない微粒子列
（フィラメント）が残るのを防ぐために、窒化シリコン
のエッチングは等方性もの、若しくは等方性に近いこと
が望ましい。これによって図３に示す構造が得られる。
【００３０】40ａの部分を形成するために窒化シリコン
層をパターニングした後に、第１若しくは下部の（チタ
ンの）窒化物層36の露出した部分を、例えば水酸化アン
モニウム、過酸化水素および水から成る水溶液を含むウ
ェットエッチングによって除去することができる。窒化
シリコン層の部分40ａは，領域20の内部およびこの近傍
の下部窒化物層36の下に延びている部分36ａを保護する
ためのマスクの役割を果たす。これによって図４に示す
構造が得られ、図４は窒化チタン層部分36ａが実質的に
窒化シリコンの部分40と同一の領域を占めることを示し
ている。
層をパターニングした後に、第１若しくは下部の（チタ
ンの）窒化物層36の露出した部分を、例えば水酸化アン
モニウム、過酸化水素および水から成る水溶液を含むウ
ェットエッチングによって除去することができる。窒化
シリコン層の部分40ａは，領域20の内部およびこの近傍
の下部窒化物層36の下に延びている部分36ａを保護する
ためのマスクの役割を果たす。これによって図４に示す
構造が得られ、図４は窒化チタン層部分36ａが実質的に
窒化シリコンの部分40と同一の領域を占めることを示し
ている。
【００３１】図５では、下部窒化物層36の露出された部
分をエッチングで除去後に、窒化シリコンの部分40ａを
除去することもできるし、この場所に残してもよい。次
に、好ましくは窒化シリコンから成る別の窒化物層45が
CVDまたはその他の有効なプロセスによって堆積され
る。この別の窒化物層45は例えば、 0.1ミクロンの厚さ
を有し、全体の領域を被う。この層はゲート電極の構造
18を被い、これをシールする。
分をエッチングで除去後に、窒化シリコンの部分40ａを
除去することもできるし、この場所に残してもよい。次
に、好ましくは窒化シリコンから成る別の窒化物層45が
CVDまたはその他の有効なプロセスによって堆積され
る。この別の窒化物層45は例えば、 0.1ミクロンの厚さ
を有し、全体の領域を被う。この層はゲート電極の構造
18を被い、これをシールする。
【００３２】次に、厚い誘電体層46が全体の領域の上に
堆積され、酸素および水蒸気を含む雰囲気中で約５分か
ら20分の間の時間で 850℃から 920℃の間の熱サイクル
によって形状が平になるよう滑らかに流す。この厚い誘
電体層は、リンがドープされた２酸化シリコン，リンお
よびボロン、若しくはひ素を適度な濃度で混合したもの
が望ましいが、この代わりに PSGまたはBPSGを使用する
こともできる。
堆積され、酸素および水蒸気を含む雰囲気中で約５分か
ら20分の間の時間で 850℃から 920℃の間の熱サイクル
によって形状が平になるよう滑らかに流す。この厚い誘
電体層は、リンがドープされた２酸化シリコン，リンお
よびボロン、若しくはひ素を適度な濃度で混合したもの
が望ましいが、この代わりに PSGまたはBPSGを使用する
こともできる。
【００３３】この厚い誘電体層の上部には、図５に示す
ようにパターン化したフォトレジスト50が設けられる。
ここで厚い誘電体層46が、好ましくはフッ化炭素または
クロロカーボンを用いて異方性エッチングされて層36ａ
が露出している。この層36ａはシリサイド領域34を介し
てソース／ドレイン領域28に電気的に接続されており、
この部分にコンタクトがされる。このエッチングによっ
て生じる側壁を点線48で示す。この側壁48は窒化チタン
層部分36ａの上部表面上で途切れていることが分る。こ
の厚い誘電体層の部分46はまだフィールドシールド絶縁
構造の上部に残っており、ゲート電極の構造18の上にも
残っている。両方の側壁48の間のスペースはしばしば１
ミクロン以下となる。この部分は平面図としてみた場合
に正方形でも長方形でも、または円形の開口部であって
もよい。
ようにパターン化したフォトレジスト50が設けられる。
ここで厚い誘電体層46が、好ましくはフッ化炭素または
クロロカーボンを用いて異方性エッチングされて層36ａ
が露出している。この層36ａはシリサイド領域34を介し
てソース／ドレイン領域28に電気的に接続されており、
この部分にコンタクトがされる。このエッチングによっ
て生じる側壁を点線48で示す。この側壁48は窒化チタン
層部分36ａの上部表面上で途切れていることが分る。こ
の厚い誘電体層の部分46はまだフィールドシールド絶縁
構造の上部に残っており、ゲート電極の構造18の上にも
残っている。両方の側壁48の間のスペースはしばしば１
ミクロン以下となる。この部分は平面図としてみた場合
に正方形でも長方形でも、または円形の開口部であって
もよい。
【００３４】これに続いてスパッタリングまたは蒸着に
よって堆積される金属（またはその他の導体）のステッ
プカバレージを改善するために、次のプロセスでコンタ
クトウインドーを広げる。この操作はフォトレジスト50
を除去する前に行うのが望ましい。これには、フォトレ
ジスト50，窒化チタン層部分36ａ，および窒化シリコン
45がエッチングされずに、厚い誘電体層46だけが選択的
にエッチングされるウェットエッチングのプロセスが用
いられる。これには緩衝作用のあるＨＦ水溶液が適して
いる。
よって堆積される金属（またはその他の導体）のステッ
プカバレージを改善するために、次のプロセスでコンタ
クトウインドーを広げる。この操作はフォトレジスト50
を除去する前に行うのが望ましい。これには、フォトレ
ジスト50，窒化チタン層部分36ａ，および窒化シリコン
45がエッチングされずに、厚い誘電体層46だけが選択的
にエッチングされるウェットエッチングのプロセスが用
いられる。これには緩衝作用のあるＨＦ水溶液が適して
いる。
【００３５】ウインドーはエッチングの時間に比例して
広がって新たな側壁52となり、通常は１分間から５分間
のエッチングによって、ウェットエッチングする前より
も 0.1ミクロンから 0.2ミクロンだけ両側が広がる。フ
ォトレジスト50は好ましくはこの場所に残されて、この
エッチングの間中に残すべく誘電体46が薄くなることか
ら保護する制御手段としての役割を果し、その後除去さ
れる。
広がって新たな側壁52となり、通常は１分間から５分間
のエッチングによって、ウェットエッチングする前より
も 0.1ミクロンから 0.2ミクロンだけ両側が広がる。フ
ォトレジスト50は好ましくはこの場所に残されて、この
エッチングの間中に残すべく誘電体46が薄くなることか
ら保護する制御手段としての役割を果し、その後除去さ
れる。
【００３６】これまで好適な実施例について説明してき
たが、これらの例に対しては、請求項に記載されている
本発明の技術的思想の範囲内で種々の変形が可能である
ことは明らかである。
たが、これらの例に対しては、請求項に記載されている
本発明の技術的思想の範囲内で種々の変形が可能である
ことは明らかである。
【００３７】
【発明の効果】この発明では、厚い誘電体層の中に広い
コンタクトウインドーが形成される。ゲート電極22若し
くはフィールドシールド電極14は誘電体としての窒化チ
タン層部分36ａ，および窒化シリコン45の組合せによっ
てシールされるので、このコンタクトウインドーはこれ
らの素子と短絡することはない。このように、基本的な
設計基準を変更することなく、ステップカバレージを改
善することが可能となる。
コンタクトウインドーが形成される。ゲート電極22若し
くはフィールドシールド電極14は誘電体としての窒化チ
タン層部分36ａ，および窒化シリコン45の組合せによっ
てシールされるので、このコンタクトウインドーはこれ
らの素子と短絡することはない。このように、基本的な
設計基準を変更することなく、ステップカバレージを改
善することが可能となる。
【００３８】更に、このウインドーはセルフアラインさ
れたものであることは理解されるであろう。すなわち、
もしこのウインドーがうまく配列されない場合には、窒
化チタンがゲート電極14，22を保護するからである。
れたものであることは理解されるであろう。すなわち、
もしこのウインドーがうまく配列されない場合には、窒
化チタンがゲート電極14，22を保護するからである。
【００３９】この段階でこのコンタクトウインドーを通
して金属，金属シリサイド，ドープされた多結晶シリコ
ン，または他の導体を用いてソース／ドレイン領域28と
の電気的な接続を行うことが可能となる。
して金属，金属シリサイド，ドープされた多結晶シリコ
ン，または他の導体を用いてソース／ドレイン領域28と
の電気的な接続を行うことが可能となる。
【図１】本発明のプロセスにおいて、集積回路内のフィ
ールドシールド絶縁トランジスタ構造に隣接して部分的
に形成されたトランジスタの断面図である。
ールドシールド絶縁トランジスタ構造に隣接して部分的
に形成されたトランジスタの断面図である。
【図２】第１窒化物層が形成され、シリサイド領域がソ
ース／ドレイン領域内に形成された後のプロセス段階の
状態を示す第１図の構造図である。
ース／ドレイン領域内に形成された後のプロセス段階の
状態を示す第１図の構造図である。
【図３】第２窒化物層が付け加えられ、形成された後の
状態を示す図２の構造図である。
状態を示す図２の構造図である。
【図４】第１窒化物層の露出された部分がエッチングに
よって除去された後の状態を示す図３の構造図である。
よって除去された後の状態を示す図３の構造図である。
【図５】窒化物の別の層および層間誘電体が付け加えら
れ、コンタクトウインドーがソース／ドレイン領域にエ
ッチングされ、さらに続いてエッチングされた状態を示
す図４の構造図である。
れ、コンタクトウインドーがソース／ドレイン領域にエ
ッチングされ、さらに続いてエッチングされた状態を示
す図４の構造図である。
10…基板 12…酸化物 14、22 …ゲート電極 16、24、26…誘電体 28…ソース／ドレイン領域 30…チタン層 34…チタンシリサイド領域 36…第１窒化物層 40…第２窒化物層 45…別の窒化物層 46…誘電体層 48、52 …側壁 50…フォトレジスト
【手続補正書】
【提出日】平成４年７月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 集積回路の構造およびコンタクトウイ
ンドーの形成方法
ンドーの形成方法
【特許請求の範囲】
【発明の詳細な説明】
【産業上の利用分野】本発明は、集積回路内にトランジ
スタおよびその他のデバイスを形成するための製造プロ
セスに関連し、特に、小さな外形寸法の設計基準（デザ
インルール）にもかかわらず改善されたステップカバレ
ージ（段差被覆性）が得られるコンタクトウインドーの
形成に関する。本発明は電界効果トランジスタに限定さ
れるものではなく、バイポーラ，ＣＭＯＳまたは他の半
導体技術における応用も考えられるが、ここでは電界効
果トランジスタについて述べ、主にＭＯＳトランジスタ
に言及する。
スタおよびその他のデバイスを形成するための製造プロ
セスに関連し、特に、小さな外形寸法の設計基準（デザ
インルール）にもかかわらず改善されたステップカバレ
ージ（段差被覆性）が得られるコンタクトウインドーの
形成に関する。本発明は電界効果トランジスタに限定さ
れるものではなく、バイポーラ，ＣＭＯＳまたは他の半
導体技術における応用も考えられるが、ここでは電界効
果トランジスタについて述べ、主にＭＯＳトランジスタ
に言及する。
【従来の技術】基本的にＭＯＳトランジスタは、一般に
半導体の表面にソースおよびドレインと呼ばれる高濃度
にドープされた領域を含んでおり、このソース領域とド
レイン領域の間にゲート領域若しくはチャンネルを有し
ている。ゲート電極はチャンネル領域の上に位置し、こ
のチャンネルを形成または除去するために電気的にバイ
アスが加えられる。ＭＯＳトランジスタは絶縁技術によ
って、近傍のトランジスタまたはその他のデバイスから
絶縁されている。この絶縁技術として、厚いフィールド
酸化物を使用するものとフィールドシールドを使用する
２つの技法が普及している。フィールドシールドを使用
するものについては、例えば、Ｓ．イートン等の出願に
基づきインモス社に与えられた「厚い酸化物のフィール
ドシールドＣＭＯＳプロセス」と題する１９８６年２月
１８日に公告された米国特許第４，５７０，３３１号明
細書において開示されている。本発明の好適な構成で
は、コンタクト部分にあるチタンシリサイド（Ｔｉ
Ｓ２）領域を被う窒化チタン（ＴｉＮ）層を使用してお
り、このような組合せ部分は半導体産業においては周知
のことである。この従来技術はスチーブンス，マックル
ーレおよびヒル氏により発明されインモス社に譲渡され
た「シリサイドの厚さを制御した半導体コンタクトのシ
リサイド／窒化物プロセス」と題する米国特許第４，７
８４，９７３号明細書（１９８８年１１月１５日公告）
に開示されている。この特許では、一例として、窒化チ
タンが、シリコン基板とソース／ドレイン用アルミニウ
ムコンタクト材料との間の合金化反応に対するバリヤと
して適用できることが説明されている。また、この特許
では、コンタクト開口部に位置し、例えばシリコン，酸
素，窒素の化合物またはシリコン酸化物から形成される
コントロール層を使用したプロセスが開示されている。
チタンの層が加えられ、チタンシリサイドがコントロー
ル層の下に形成され、そして窒化チタンがコントロール
層の上に形成される。しかしながら、ここではＢＰＳＧ
等の絶縁体の比較的厚い層が形成された後に、チタンが
加えられる点に注目すべきである。更に、窒化チタンを
チタンシリサイドと結合させた応用については、タン，
ウエイ，ハーケン，ホロウエイ，バンおよびググラス氏
らが１９８５年の「窒化チタンを使用したＶＬＳＩの局
所的な相互接続レベル」国際電子デバイス会議（ＩＥＤ
Ｍ８５）において議論されている。タン氏等は窒化チタ
ンを局所的な相互接続のために使用している。
半導体の表面にソースおよびドレインと呼ばれる高濃度
にドープされた領域を含んでおり、このソース領域とド
レイン領域の間にゲート領域若しくはチャンネルを有し
ている。ゲート電極はチャンネル領域の上に位置し、こ
のチャンネルを形成または除去するために電気的にバイ
アスが加えられる。ＭＯＳトランジスタは絶縁技術によ
って、近傍のトランジスタまたはその他のデバイスから
絶縁されている。この絶縁技術として、厚いフィールド
酸化物を使用するものとフィールドシールドを使用する
２つの技法が普及している。フィールドシールドを使用
するものについては、例えば、Ｓ．イートン等の出願に
基づきインモス社に与えられた「厚い酸化物のフィール
ドシールドＣＭＯＳプロセス」と題する１９８６年２月
１８日に公告された米国特許第４，５７０，３３１号明
細書において開示されている。本発明の好適な構成で
は、コンタクト部分にあるチタンシリサイド（Ｔｉ
Ｓ２）領域を被う窒化チタン（ＴｉＮ）層を使用してお
り、このような組合せ部分は半導体産業においては周知
のことである。この従来技術はスチーブンス，マックル
ーレおよびヒル氏により発明されインモス社に譲渡され
た「シリサイドの厚さを制御した半導体コンタクトのシ
リサイド／窒化物プロセス」と題する米国特許第４，７
８４，９７３号明細書（１９８８年１１月１５日公告）
に開示されている。この特許では、一例として、窒化チ
タンが、シリコン基板とソース／ドレイン用アルミニウ
ムコンタクト材料との間の合金化反応に対するバリヤと
して適用できることが説明されている。また、この特許
では、コンタクト開口部に位置し、例えばシリコン，酸
素，窒素の化合物またはシリコン酸化物から形成される
コントロール層を使用したプロセスが開示されている。
チタンの層が加えられ、チタンシリサイドがコントロー
ル層の下に形成され、そして窒化チタンがコントロール
層の上に形成される。しかしながら、ここではＢＰＳＧ
等の絶縁体の比較的厚い層が形成された後に、チタンが
加えられる点に注目すべきである。更に、窒化チタンを
チタンシリサイドと結合させた応用については、タン，
ウエイ，ハーケン，ホロウエイ，バンおよびググラス氏
らが１９８５年の「窒化チタンを使用したＶＬＳＩの局
所的な相互接続レベル」国際電子デバイス会議（ＩＥＤ
Ｍ８５）において議論されている。タン氏等は窒化チタ
ンを局所的な相互接続のために使用している。
【発明が解決しようとする課題】前記したとおり、トラ
ンジスタを絶縁しなければならないことに加えて、この
トランジスタを使用するために、トランジスタのソー
ス，ドレインおよびゲートに対して接続が行われなけれ
ばならない。集積回路内に使用されるＭＯＳトランジス
タは一般に、トランジスタ構造の上部に厚い層間絶縁膜
を有している。絶縁膜が形成されてから、トランジスタ
のソース，ドレイン，ゲートに対するコンタクトのため
のコンタクトウインドーをエッチングする。コンタクト
のサイズが縮小すると、コンタクトウインドーは「アス
ペクト比」（高さを底面径で割った値）が大きくなり過
ぎて（すなわち０．５以上）、スパッタリング若しくは
蒸着された導体のステップカバレージが不十分となる傾
向がある。それはソース／ドレイン領域が小さくなって
も層間絶縁膜の厚みが変わらないことによる。従って、
本発明の主たる目的は、このようなエッチングの結果に
よる障害からトランジスタの各部を保護するとともに、
同時にコンタクト部が小さい形状であっても大きなウイ
ンドーを形成することが可能となる集積回路の構造およ
びコンタクトウインドーの形成方法を提供することであ
る。
ンジスタを絶縁しなければならないことに加えて、この
トランジスタを使用するために、トランジスタのソー
ス，ドレインおよびゲートに対して接続が行われなけれ
ばならない。集積回路内に使用されるＭＯＳトランジス
タは一般に、トランジスタ構造の上部に厚い層間絶縁膜
を有している。絶縁膜が形成されてから、トランジスタ
のソース，ドレイン，ゲートに対するコンタクトのため
のコンタクトウインドーをエッチングする。コンタクト
のサイズが縮小すると、コンタクトウインドーは「アス
ペクト比」（高さを底面径で割った値）が大きくなり過
ぎて（すなわち０．５以上）、スパッタリング若しくは
蒸着された導体のステップカバレージが不十分となる傾
向がある。それはソース／ドレイン領域が小さくなって
も層間絶縁膜の厚みが変わらないことによる。従って、
本発明の主たる目的は、このようなエッチングの結果に
よる障害からトランジスタの各部を保護するとともに、
同時にコンタクト部が小さい形状であっても大きなウイ
ンドーを形成することが可能となる集積回路の構造およ
びコンタクトウインドーの形成方法を提供することであ
る。
【課題を解決するための手段】上記目的を達成するた
め、本発明は請求項１〜４に記載の構成を有しており、
コンタクト部分の上に単に窒化チタンの層を設けるより
も進んだ側面を備えている。具体的には、集積回路のゲ
ート電極に近接するソース／ドレイン領域の上にコンタ
クトウインドーを形成するために、ソース／ドレイン領
域の上にチタンシリサイドの領域を形成するとともに、
ソース／ドレイン領域およびゲート電極の上に第１窒化
物層を形成し、第１窒化物層の上に第２窒化物層を形成
し、ソース／ドレイン領域およびその近傍のゲート電極
の一部を覆うようにこの層をパターニングし、パターン
化された第２窒化物層をマスクとして使用して第１窒化
物層をパターン化し、第２窒化物層を除去するかまたは
残置させ、この層によっては保護されないゲート電極を
シールするために別の窒化物層を加え、次いで、比較的
厚い絶縁膜を加え、異方性のエッチングによってソース
／ドレイン電極の上で、この絶縁膜にウインドーを開
け、第２窒化物層を除去した場合の第１窒化物層もしく
は残置した場合の第２窒化物層，および別の窒化物層を
保護バリヤとして使用して、等方性エッチングによって
ウインドーを広げ、そして前記ウインドー内にコンタク
ト材料を加える構成を備えること特徴としている。本発
明では、トランジスタのソース，ゲート電極およびドレ
イン領域上に遷移金属の窒化物を形成するところにあ
り、窒化物の一例として窒化チタン（ＴｉＮ）があげら
れる。好ましくは、窒化チタンのブランケット層を形成
し、これによって絶縁体で絶縁したゲート電極の上部と
側面、およびソース・ドレイン領域用の各開口の底部壁
と側壁を被う。フィールドシールドによる分離が行われ
ているデバイスでは、窒化物の層がフィールドシールド
・トランジスタの上部表面を被うことになる。この第１
窒化物層は複合窒化物構造の第１の要素である。本発明
で使用されている複合窒化物構造の第２の要素は、第１
窒化物層の上部に形成された第２窒化物層である。この
第２窒化物層は、第１窒化物層のコンタクト上に直接こ
れと接触するように形成することが望ましい。好ましく
は、この第２窒化物層は窒化シリコンを含むかまたはそ
れのみによって構成される。従って、複合窒化物構造が
少なくとも一時的にゲート電極の側壁および好ましくは
この上部全体に形成される。ゲート電極の側壁と第１窒
化物層との間にはスペーサーが設けられる。このスペー
サーは２酸化シリコンまたは窒化シリコンなどの絶縁体
からなる。この複合窒化物構造は周囲に相対的に厚い層
間絶縁膜を形成する前に設けるのが望ましい。この複合
窒化物構造には、ソース／ドレイン領域と交差する部分
にのみ位置する第３の層を含めることができる。この第
３の層はチタンシリサイドとするのが望ましく、最下層
に形成される。チタンシリサイドは基板自体に形成され
るもので、このソース／ドレイン領域において基板の上
部表面から下方へ延び、基板内部へと延在するが、ソー
ス／ドレイン領域の底部までには至らない。
め、本発明は請求項１〜４に記載の構成を有しており、
コンタクト部分の上に単に窒化チタンの層を設けるより
も進んだ側面を備えている。具体的には、集積回路のゲ
ート電極に近接するソース／ドレイン領域の上にコンタ
クトウインドーを形成するために、ソース／ドレイン領
域の上にチタンシリサイドの領域を形成するとともに、
ソース／ドレイン領域およびゲート電極の上に第１窒化
物層を形成し、第１窒化物層の上に第２窒化物層を形成
し、ソース／ドレイン領域およびその近傍のゲート電極
の一部を覆うようにこの層をパターニングし、パターン
化された第２窒化物層をマスクとして使用して第１窒化
物層をパターン化し、第２窒化物層を除去するかまたは
残置させ、この層によっては保護されないゲート電極を
シールするために別の窒化物層を加え、次いで、比較的
厚い絶縁膜を加え、異方性のエッチングによってソース
／ドレイン電極の上で、この絶縁膜にウインドーを開
け、第２窒化物層を除去した場合の第１窒化物層もしく
は残置した場合の第２窒化物層，および別の窒化物層を
保護バリヤとして使用して、等方性エッチングによって
ウインドーを広げ、そして前記ウインドー内にコンタク
ト材料を加える構成を備えること特徴としている。本発
明では、トランジスタのソース，ゲート電極およびドレ
イン領域上に遷移金属の窒化物を形成するところにあ
り、窒化物の一例として窒化チタン（ＴｉＮ）があげら
れる。好ましくは、窒化チタンのブランケット層を形成
し、これによって絶縁体で絶縁したゲート電極の上部と
側面、およびソース・ドレイン領域用の各開口の底部壁
と側壁を被う。フィールドシールドによる分離が行われ
ているデバイスでは、窒化物の層がフィールドシールド
・トランジスタの上部表面を被うことになる。この第１
窒化物層は複合窒化物構造の第１の要素である。本発明
で使用されている複合窒化物構造の第２の要素は、第１
窒化物層の上部に形成された第２窒化物層である。この
第２窒化物層は、第１窒化物層のコンタクト上に直接こ
れと接触するように形成することが望ましい。好ましく
は、この第２窒化物層は窒化シリコンを含むかまたはそ
れのみによって構成される。従って、複合窒化物構造が
少なくとも一時的にゲート電極の側壁および好ましくは
この上部全体に形成される。ゲート電極の側壁と第１窒
化物層との間にはスペーサーが設けられる。このスペー
サーは２酸化シリコンまたは窒化シリコンなどの絶縁体
からなる。この複合窒化物構造は周囲に相対的に厚い層
間絶縁膜を形成する前に設けるのが望ましい。この複合
窒化物構造には、ソース／ドレイン領域と交差する部分
にのみ位置する第３の層を含めることができる。この第
３の層はチタンシリサイドとするのが望ましく、最下層
に形成される。チタンシリサイドは基板自体に形成され
るもので、このソース／ドレイン領域において基板の上
部表面から下方へ延び、基板内部へと延在するが、ソー
ス／ドレイン領域の底部までには至らない。
【作用】第２窒化物層、好ましくは窒化シリコンの層と
した場合、その有利な効果のひとつは、第１窒化物層の
酸化を防ぐことである。酸化が防止されるのは、第２窒
化物層が窒化シリコンであり、第１窒化物層が窒化チタ
ンの場合である。このような組合せの更に有利な点は、
プロセスにおいて、第２窒化物層が第１窒化物層に影響
を与えることなくパターン化されることである。これに
続く工程では、パターン化された第２窒化物層がそのパ
ターンを第１窒化物層上に複写するために使用される。
第２窒化物層はここで除去することもできるし、または
後のプロセスで除去することもできる。更に、複合窒化
物構造の１つとして別の窒化物層をこの領域に堆積さ
せ、既に形成された第１または第２の窒化物層を覆う。
さらにこの上に、比較的厚い絶縁体の層を堆積する。そ
の後、異方性エッチングを行い、ソース／ドレイン領域
へのコンタクトウインドーを形成する。ゲート電極若し
くはフィールドシールド上に窒化チタン構造が形成され
ているので、コンタクトウインドーのエッチング中にコ
ンタクトウインドーがこれらの領域とオーバーラップす
る部分で、絶縁体がこれらの領域から除去されるのを防
ぐことができる。これにより、ソース／ドレインとゲー
ト若しくはフィールドシールドとの間に好ましくない電
気的接触が生じないようになる。次に、厚い絶縁体中の
コンタクトウインドーは、フォトレジストが除去される
前に好ましくはウェットエッチングのプロセスを用いて
広げられる。このウェットエッチングでは、フォトレジ
スト，第１窒化物層，若しくはこれに追加される別の窒
化物層がほとんどエッチングされないことが望ましい。
従って、この複合窒化物構造は、ウェットエッチングの
ときにゲート若しくはフィールドシールド電極をエッチ
ングして不必要な電気的なコンタクトの発生を防ぐ。こ
の広げられたウインドーによって、ゲート電極若しくは
フィールドシールド電極と短絡することのない広くセル
ファラインされたコンタクトが可能となり、ステップカ
バレージが改善される。
した場合、その有利な効果のひとつは、第１窒化物層の
酸化を防ぐことである。酸化が防止されるのは、第２窒
化物層が窒化シリコンであり、第１窒化物層が窒化チタ
ンの場合である。このような組合せの更に有利な点は、
プロセスにおいて、第２窒化物層が第１窒化物層に影響
を与えることなくパターン化されることである。これに
続く工程では、パターン化された第２窒化物層がそのパ
ターンを第１窒化物層上に複写するために使用される。
第２窒化物層はここで除去することもできるし、または
後のプロセスで除去することもできる。更に、複合窒化
物構造の１つとして別の窒化物層をこの領域に堆積さ
せ、既に形成された第１または第２の窒化物層を覆う。
さらにこの上に、比較的厚い絶縁体の層を堆積する。そ
の後、異方性エッチングを行い、ソース／ドレイン領域
へのコンタクトウインドーを形成する。ゲート電極若し
くはフィールドシールド上に窒化チタン構造が形成され
ているので、コンタクトウインドーのエッチング中にコ
ンタクトウインドーがこれらの領域とオーバーラップす
る部分で、絶縁体がこれらの領域から除去されるのを防
ぐことができる。これにより、ソース／ドレインとゲー
ト若しくはフィールドシールドとの間に好ましくない電
気的接触が生じないようになる。次に、厚い絶縁体中の
コンタクトウインドーは、フォトレジストが除去される
前に好ましくはウェットエッチングのプロセスを用いて
広げられる。このウェットエッチングでは、フォトレジ
スト，第１窒化物層，若しくはこれに追加される別の窒
化物層がほとんどエッチングされないことが望ましい。
従って、この複合窒化物構造は、ウェットエッチングの
ときにゲート若しくはフィールドシールド電極をエッチ
ングして不必要な電気的なコンタクトの発生を防ぐ。こ
の広げられたウインドーによって、ゲート電極若しくは
フィールドシールド電極と短絡することのない広くセル
ファラインされたコンタクトが可能となり、ステップカ
バレージが改善される。
【実施例】本発明の実施例を図面に基づいて説明する。
図１には、フィールドシールド絶縁トランジスタ部分
（右側）に隣り合う電界効果型ＭＯＳトランジスタ（左
側）の一部が、断面図によって示されている。この図は
集積回路を形成する際の途中の段階を示している。図示
するように、基板１０は望ましくは適度にドーピングさ
れた単結晶シリコンからなる半導体ウェハーである。こ
のシリコンは低い濃度でドープされていることは理解さ
れるであろう。更に、エピタキシャル層を含ませること
も可能である。基板１０はトランジスタの一部分を表す
ものとして示されている。絶縁膜１２は好ましくは０．
０５ミクロンから０．１ミクロン程度の厚さの酸化シリ
コンであり、基板１０の上部表面の上に堆積させるか、
または成長させる。酸化物１２の上にはフィールドシー
ルドのゲート電極１４が設けられ、これは望ましくは典
型的に０．１ミクロンから０．４ミクロン程度の厚さの
多結晶シリコン（ポリシリコン）である。絶縁膜１６は
フィールドシールドのゲート電極１４の上にこれに接触
するように示してある。絶縁膜１６は例えば酸化シリコ
ンまたは窒化シリコンからなり、その厚さは０．１ミク
ロンから０．３ミクロン程度である。この構造はフィー
ルドシールド絶縁トランジスタを与え、そのゲート電極
をグランドに接続してフィールドシールド絶縁トランジ
スタをオフにすることができる。優れたフィールドシー
ルド技術の代わりに、フィールド酸化物を使用できるこ
とは理解されるであろう。一般に、コンタクトが行われ
る領域の隣の素子について本発明は眼定せず、絶縁部で
あってもよいしその他の構造であってもよい。言及した
ように、ＭＯＳ型トランジスタは例示的なフィールドシ
ールド絶縁トランジスタのゲート電極１４の左に形成さ
れている。従ってゲート電極の一般的な構造１８は図１
の左側に示してある。ゲートの電極構造１８とフィール
ドシールドの電極１４との間はチャンネル領域２０であ
る。ゲートの電極構造１８は、好ましくはドープされた
ポリシリコンからなるゲート電極２２を含んでおり、電
極２２の下には比較的薄い絶縁膜２４、通常は０．０１
５ミクロンから０．０３ミクロン程度の厚さの酸化シリ
コンが形成されている。絶縁膜２４はゲート電極２２を
基板１０の上部表面から分離する。ゲート電極２２の上
部および側面は更に絶縁膜２６であり、好ましくは０．
１５ミクロンから０．４ミクロン程度の厚さの酸化シリ
コンまたは窒化シリコンで形成される。ゲート電極の構
造１８には更に別の要素を含めることもできる。ソース
／ドレイン領域２８はチャンネル領域２０の下部に示さ
れている。これは、好ましくはイオン注入法、若しくは
拡散などの別の方法によって導入されるドーパントによ
って形成される。このソース／ドレイン領域２８は、１
立方センチメートル当たり１０１７から１０１８個のイ
オンでの濃度範囲でドープするのが望ましい。次に、遷
移金属、好ましくはチタンからなる層３０が堆積によっ
て、または他の方法によって図１に示した全体構造から
なる領域の上に形成される。これにはスパッタリングに
よって追加され、通常は０．０２ミクロンの厚さとす
る。これによって図１の構造ができる。そして、図１に
示す構造は窒素を含む雰囲気中で高温でアニールされ、
若しくは反応を生じる。一例としてこの工程は、窒素，
アンモニア，またはＮ２＋Ｈ２の雰囲気で５５０℃の温
度で行うことができる。周囲の雰囲気の酸素濃度は極度
に低くすることが望ましい。この結果、チタンがソース
／ドレイン領域とコンタクトする部分において、基板１
０のシリコンと反応して電気伝導性のチタンシリサイド
領域３４（図２）を形成する。チタン層はまた、チタン
シリサイド領域３４の上およびその他のチタンが堆積さ
れた全ての領域の上で窒化チタン層３６となる。ソース
／ドレイン領域の上の窒化チタン層は他の部分よりも薄
くなっていることが分かるが、これはこの領域のチタン
の一部か基板１０のシリコンと反応したことによる。チ
タン層３０の反応が終了した後、必要に応じて、２回目
のチタンの堆積の後に窒素を含む雰囲気中でのアニール
若しくは反応を行うことによって、または窒素イオンを
含んだチャンバー内でチタン反応スパッタリングによっ
て、窒化チタン層３６を更に厚くすることができる。窒
化チタン層３６の最終的な厚さは０．０３から０．１ミ
クロンの範囲、チタンシリサイド領域３４の厚さは０．
０１２から０．２ミクロンの範囲とするのが好ましい。
これが図２に示す構造である。次に、第２窒化物層４０
が第１窒化物層３６の上部に堆積又は別の方法によって
形成される。この第２窒化物層４０（図示せず）は好ま
しくは窒化シリコンで形成し、その厚さは例えば０．０
２から０．１ミクロンである。これは窒化シリコンの気
相成長法（ＣＶＤ）によって簡単に形成することができ
る。層４０およびその一部を以下「上部窒化物層」と呼
ぶこともある。図２に示す構造は周知のフォトリソグラ
フィおよびエッチングの手順を用いて処理され、上部層
を形成する窒化シリコン層が図３に示すように領域２０
の上の部分４０ａだけを残すようパターン化される。エ
ッチングの後に残った上部窒化物層の部分４０ａが、領
域２０の底部および側壁、更にこのウインドー隣の水平
な面の部分を覆っている状態が見られる。より正確に言
うと、このパターニング工程の後において、上部窒化物
層の部分４０ａは、絶縁膜１６の一部の上方に位置しゲ
ート電極構造１８を部分的に覆っている。フォトレジス
ト層（図示せず）の中で４０ａの部分のパターンを規定
した後に、この上部窒化物層は４フッ化炭素，酸素，お
よび窒素が概略２：１：３の割合から成るプラズマ内で
エッチングすることができる。このウインドーの垂直な
側壁に沿って望ましくない微粒子列（フィラメント）が
残るのを防ぐために、窒化シリコンのエッチングは等方
性もの、若しくは等方性に近いことが望ましい。これに
よって図３に示す構造が得られる。４０ａの部分を形成
するために窒化シリコン層をパターニングした後に、チ
タンの第１窒化物層３６（以下、「下部窒化物層」と呼
ぶこともある。）の露出した部分を、例えば水酸化アン
モニウム、過酸化水素および水から成る水溶液を含むウ
ェットエッチングによって除去することができる。窒化
シリコン層の部分４０ａは，領域２０の内部およびこの
近傍の下部窒化物層３６であって、この部分４０ａの下
に延びている部分３６ａを保護するためのマスクの役割
を果たす。これによって図４に示す構造が得られ、図４
は窒化チタン層部分３６ａが実質的に窒化シリコンの部
分４０ａと同一の領域を占めることを示している。図５
の工程のとき、上記のように下部窒化物層３６の露出さ
れた部分をエッチングで除去後に、窒化シリコンの部分
４０ａを除去することもできるし、下部窒化物層上に残
してもよい。次に、図５のように、好ましくは窒化シリ
コンから成る第３窒化物層４５がＣＶＤまたはその他の
有効なプロセスによって堆積される。この第３窒化物層
４５は、例えば０．１ミクロンの厚さを有し、全体の領
域を覆う。この層はゲート電極の構造１８を覆い、これ
をシールする。次に、厚い絶縁体層４６が全体の領域の
上に堆積され、酸素および水蒸気を含む雰囲気中で約５
分から２０分の時間で ８５０℃から ９２０℃の間の
熱サイクルによって形状が平になるよう滑らかに流す。
この厚い絶縁体層は、リン，リンおよびボロン，もしく
はひ素を適当な不純物濃度でドープされた２酸化シリコ
ンであることが望ましいが、この代わりに ＰＳＧまた
はＢＰＳＧを使用することもできる。この厚い絶縁体層
の上部には、図５に示すようにパターン化したフォトレ
ジスト５０が設けられる。ここで厚い絶縁体層４６が、
好ましくはフッ化炭素またはクロロカーボンを用いて異
方性エッチングされて層３６ａが露出する。この層３６
ａはシリサイド領域３４を介してソース／ドレイン領域
２８に電気的に接続されており、この部分にコンタクト
が形成される。このエッチングによって生じる側壁を点
線４８で示す。この側壁４８は窒化チタン層部分３６ａ
の上部表面上まで延びていることが分る。この厚い絶縁
体層の部分４６はまだフィールドシールド絶縁構造の上
部に残っており、ゲートの電極構造１８の上にも残って
いる。両方の側壁４８の間のスペースはしばしば１ミク
ロン以下となる。この部分は平面図としてみた場合に正
方形でも長方形でも、または円形の開口部であってもよ
い。これに続いてスパッタリングまたは蒸着によってそ
の後に堆積される金属（またはその他の導体）のステッ
プカバレージを改善するために、次のプロセスでコンタ
クトウインドーを広げる。この操作はフォトレジスト５
０を除去する前に行うのが望ましい。これには、フォト
レジスト５０，窒化チタン層部分３６ａ，および窒化シ
リコン４５がエッチングされずに、厚い絶縁体層４６だ
けが選択的にエッチングされるウェットエッチングのプ
ロセスが用いられる。これには緩衝作用のあるＨＦ水溶
液が適している。ウインドーはエッチングの時間に比例
して広がって新たな側壁５２となり、通常は１分間から
５分間のエッチングによって、ウエットエッチングする
前よりも０．１ミクロンから０．２ミクロンだけ両側が
広がる。フォトレジスト５０は好ましくはこの場所に残
されて、このエッチングの間中に残すべく絶縁体層４６
が薄くなることから保護する制御手段としての役割を果
し、その後除去される。これまで好適な実施例について
説明してきたが、これらの例に対しては、請求項に記載
されている本発明の技術的思想の範囲内で種々の変形が
可能であることは明らかである。
図１には、フィールドシールド絶縁トランジスタ部分
（右側）に隣り合う電界効果型ＭＯＳトランジスタ（左
側）の一部が、断面図によって示されている。この図は
集積回路を形成する際の途中の段階を示している。図示
するように、基板１０は望ましくは適度にドーピングさ
れた単結晶シリコンからなる半導体ウェハーである。こ
のシリコンは低い濃度でドープされていることは理解さ
れるであろう。更に、エピタキシャル層を含ませること
も可能である。基板１０はトランジスタの一部分を表す
ものとして示されている。絶縁膜１２は好ましくは０．
０５ミクロンから０．１ミクロン程度の厚さの酸化シリ
コンであり、基板１０の上部表面の上に堆積させるか、
または成長させる。酸化物１２の上にはフィールドシー
ルドのゲート電極１４が設けられ、これは望ましくは典
型的に０．１ミクロンから０．４ミクロン程度の厚さの
多結晶シリコン（ポリシリコン）である。絶縁膜１６は
フィールドシールドのゲート電極１４の上にこれに接触
するように示してある。絶縁膜１６は例えば酸化シリコ
ンまたは窒化シリコンからなり、その厚さは０．１ミク
ロンから０．３ミクロン程度である。この構造はフィー
ルドシールド絶縁トランジスタを与え、そのゲート電極
をグランドに接続してフィールドシールド絶縁トランジ
スタをオフにすることができる。優れたフィールドシー
ルド技術の代わりに、フィールド酸化物を使用できるこ
とは理解されるであろう。一般に、コンタクトが行われ
る領域の隣の素子について本発明は眼定せず、絶縁部で
あってもよいしその他の構造であってもよい。言及した
ように、ＭＯＳ型トランジスタは例示的なフィールドシ
ールド絶縁トランジスタのゲート電極１４の左に形成さ
れている。従ってゲート電極の一般的な構造１８は図１
の左側に示してある。ゲートの電極構造１８とフィール
ドシールドの電極１４との間はチャンネル領域２０であ
る。ゲートの電極構造１８は、好ましくはドープされた
ポリシリコンからなるゲート電極２２を含んでおり、電
極２２の下には比較的薄い絶縁膜２４、通常は０．０１
５ミクロンから０．０３ミクロン程度の厚さの酸化シリ
コンが形成されている。絶縁膜２４はゲート電極２２を
基板１０の上部表面から分離する。ゲート電極２２の上
部および側面は更に絶縁膜２６であり、好ましくは０．
１５ミクロンから０．４ミクロン程度の厚さの酸化シリ
コンまたは窒化シリコンで形成される。ゲート電極の構
造１８には更に別の要素を含めることもできる。ソース
／ドレイン領域２８はチャンネル領域２０の下部に示さ
れている。これは、好ましくはイオン注入法、若しくは
拡散などの別の方法によって導入されるドーパントによ
って形成される。このソース／ドレイン領域２８は、１
立方センチメートル当たり１０１７から１０１８個のイ
オンでの濃度範囲でドープするのが望ましい。次に、遷
移金属、好ましくはチタンからなる層３０が堆積によっ
て、または他の方法によって図１に示した全体構造から
なる領域の上に形成される。これにはスパッタリングに
よって追加され、通常は０．０２ミクロンの厚さとす
る。これによって図１の構造ができる。そして、図１に
示す構造は窒素を含む雰囲気中で高温でアニールされ、
若しくは反応を生じる。一例としてこの工程は、窒素，
アンモニア，またはＮ２＋Ｈ２の雰囲気で５５０℃の温
度で行うことができる。周囲の雰囲気の酸素濃度は極度
に低くすることが望ましい。この結果、チタンがソース
／ドレイン領域とコンタクトする部分において、基板１
０のシリコンと反応して電気伝導性のチタンシリサイド
領域３４（図２）を形成する。チタン層はまた、チタン
シリサイド領域３４の上およびその他のチタンが堆積さ
れた全ての領域の上で窒化チタン層３６となる。ソース
／ドレイン領域の上の窒化チタン層は他の部分よりも薄
くなっていることが分かるが、これはこの領域のチタン
の一部か基板１０のシリコンと反応したことによる。チ
タン層３０の反応が終了した後、必要に応じて、２回目
のチタンの堆積の後に窒素を含む雰囲気中でのアニール
若しくは反応を行うことによって、または窒素イオンを
含んだチャンバー内でチタン反応スパッタリングによっ
て、窒化チタン層３６を更に厚くすることができる。窒
化チタン層３６の最終的な厚さは０．０３から０．１ミ
クロンの範囲、チタンシリサイド領域３４の厚さは０．
０１２から０．２ミクロンの範囲とするのが好ましい。
これが図２に示す構造である。次に、第２窒化物層４０
が第１窒化物層３６の上部に堆積又は別の方法によって
形成される。この第２窒化物層４０（図示せず）は好ま
しくは窒化シリコンで形成し、その厚さは例えば０．０
２から０．１ミクロンである。これは窒化シリコンの気
相成長法（ＣＶＤ）によって簡単に形成することができ
る。層４０およびその一部を以下「上部窒化物層」と呼
ぶこともある。図２に示す構造は周知のフォトリソグラ
フィおよびエッチングの手順を用いて処理され、上部層
を形成する窒化シリコン層が図３に示すように領域２０
の上の部分４０ａだけを残すようパターン化される。エ
ッチングの後に残った上部窒化物層の部分４０ａが、領
域２０の底部および側壁、更にこのウインドー隣の水平
な面の部分を覆っている状態が見られる。より正確に言
うと、このパターニング工程の後において、上部窒化物
層の部分４０ａは、絶縁膜１６の一部の上方に位置しゲ
ート電極構造１８を部分的に覆っている。フォトレジス
ト層（図示せず）の中で４０ａの部分のパターンを規定
した後に、この上部窒化物層は４フッ化炭素，酸素，お
よび窒素が概略２：１：３の割合から成るプラズマ内で
エッチングすることができる。このウインドーの垂直な
側壁に沿って望ましくない微粒子列（フィラメント）が
残るのを防ぐために、窒化シリコンのエッチングは等方
性もの、若しくは等方性に近いことが望ましい。これに
よって図３に示す構造が得られる。４０ａの部分を形成
するために窒化シリコン層をパターニングした後に、チ
タンの第１窒化物層３６（以下、「下部窒化物層」と呼
ぶこともある。）の露出した部分を、例えば水酸化アン
モニウム、過酸化水素および水から成る水溶液を含むウ
ェットエッチングによって除去することができる。窒化
シリコン層の部分４０ａは，領域２０の内部およびこの
近傍の下部窒化物層３６であって、この部分４０ａの下
に延びている部分３６ａを保護するためのマスクの役割
を果たす。これによって図４に示す構造が得られ、図４
は窒化チタン層部分３６ａが実質的に窒化シリコンの部
分４０ａと同一の領域を占めることを示している。図５
の工程のとき、上記のように下部窒化物層３６の露出さ
れた部分をエッチングで除去後に、窒化シリコンの部分
４０ａを除去することもできるし、下部窒化物層上に残
してもよい。次に、図５のように、好ましくは窒化シリ
コンから成る第３窒化物層４５がＣＶＤまたはその他の
有効なプロセスによって堆積される。この第３窒化物層
４５は、例えば０．１ミクロンの厚さを有し、全体の領
域を覆う。この層はゲート電極の構造１８を覆い、これ
をシールする。次に、厚い絶縁体層４６が全体の領域の
上に堆積され、酸素および水蒸気を含む雰囲気中で約５
分から２０分の時間で ８５０℃から ９２０℃の間の
熱サイクルによって形状が平になるよう滑らかに流す。
この厚い絶縁体層は、リン，リンおよびボロン，もしく
はひ素を適当な不純物濃度でドープされた２酸化シリコ
ンであることが望ましいが、この代わりに ＰＳＧまた
はＢＰＳＧを使用することもできる。この厚い絶縁体層
の上部には、図５に示すようにパターン化したフォトレ
ジスト５０が設けられる。ここで厚い絶縁体層４６が、
好ましくはフッ化炭素またはクロロカーボンを用いて異
方性エッチングされて層３６ａが露出する。この層３６
ａはシリサイド領域３４を介してソース／ドレイン領域
２８に電気的に接続されており、この部分にコンタクト
が形成される。このエッチングによって生じる側壁を点
線４８で示す。この側壁４８は窒化チタン層部分３６ａ
の上部表面上まで延びていることが分る。この厚い絶縁
体層の部分４６はまだフィールドシールド絶縁構造の上
部に残っており、ゲートの電極構造１８の上にも残って
いる。両方の側壁４８の間のスペースはしばしば１ミク
ロン以下となる。この部分は平面図としてみた場合に正
方形でも長方形でも、または円形の開口部であってもよ
い。これに続いてスパッタリングまたは蒸着によってそ
の後に堆積される金属（またはその他の導体）のステッ
プカバレージを改善するために、次のプロセスでコンタ
クトウインドーを広げる。この操作はフォトレジスト５
０を除去する前に行うのが望ましい。これには、フォト
レジスト５０，窒化チタン層部分３６ａ，および窒化シ
リコン４５がエッチングされずに、厚い絶縁体層４６だ
けが選択的にエッチングされるウェットエッチングのプ
ロセスが用いられる。これには緩衝作用のあるＨＦ水溶
液が適している。ウインドーはエッチングの時間に比例
して広がって新たな側壁５２となり、通常は１分間から
５分間のエッチングによって、ウエットエッチングする
前よりも０．１ミクロンから０．２ミクロンだけ両側が
広がる。フォトレジスト５０は好ましくはこの場所に残
されて、このエッチングの間中に残すべく絶縁体層４６
が薄くなることから保護する制御手段としての役割を果
し、その後除去される。これまで好適な実施例について
説明してきたが、これらの例に対しては、請求項に記載
されている本発明の技術的思想の範囲内で種々の変形が
可能であることは明らかである。
【発明の効果】この発明では、厚い絶縁体層の中に広い
コンタクトウインドーが形成される。ゲート電極２２若
しくはフィールドシールド電極１４は導電体としての窒
化チタン層部分３６ａ，および窒化シリコン４５の組合
せによってシールされるので、このコンタクトウインド
ーはこれらの素子と短絡することはない。このように、
基本的な設計基準を変更することなく、ステップカバレ
ージを改善することが可能となる。更に、このウインド
ーはセルフアラインされたものであることは理解される
であろう。すなわち、もしこのウインドーがうまく配列
されない場合には、窒化チタンが電極１４，２２を保護
するからである。この段階でこのコンタクトウインドー
を通して金属，金属シリサイド，ドープされた多結晶シ
リコン，または他の導体を用いてソース／ドレイン領域
２８との電気的な接続を行うことが可能となる。
コンタクトウインドーが形成される。ゲート電極２２若
しくはフィールドシールド電極１４は導電体としての窒
化チタン層部分３６ａ，および窒化シリコン４５の組合
せによってシールされるので、このコンタクトウインド
ーはこれらの素子と短絡することはない。このように、
基本的な設計基準を変更することなく、ステップカバレ
ージを改善することが可能となる。更に、このウインド
ーはセルフアラインされたものであることは理解される
であろう。すなわち、もしこのウインドーがうまく配列
されない場合には、窒化チタンが電極１４，２２を保護
するからである。この段階でこのコンタクトウインドー
を通して金属，金属シリサイド，ドープされた多結晶シ
リコン，または他の導体を用いてソース／ドレイン領域
２８との電気的な接続を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明のプロセスにおいて、集積回路内のフィ
ールドシールド絶縁トランジスタ構造に隣接して部分的
に形成されたトランジスタの断面図である。
ールドシールド絶縁トランジスタ構造に隣接して部分的
に形成されたトランジスタの断面図である。
【図２】第１窒化物層が形成され、シリサイド領域がソ
ース／ドレイン領域内に形成された後のプロセス段階の
状態を示す第１図の構造図である。
ース／ドレイン領域内に形成された後のプロセス段階の
状態を示す第１図の構造図である。
【図３】第２窒化物層が付け加えられ、形成された後の
状態を示す図２の構造図である。
状態を示す図２の構造図である。
【図４】第１窒化物層の露出された部分がエッチングに
よって除去された後の状態を示す図３の構造図である。
よって除去された後の状態を示す図３の構造図である。
【図５】窒化物の別の層および層間誘電体が付け加えら
れ、コンタクトウインドーがソース／ドレイン領域にエ
ッチングされ、さらに続いてエッチングされた状態を示
す図４の構造図である。
れ、コンタクトウインドーがソース／ドレイン領域にエ
ッチングされ、さらに続いてエッチングされた状態を示
す図４の構造図である。
【符号の説明】 １０…基板 １２…酸化物 １４、２２…ゲート電極 １６、２４、２６…絶縁体 ２８…ソース／ドレイン領域 ３０…チタン層 ３４…チタンシリサイド領域 ３６…第１窒化物層 ４０…第２窒化物層 ４５…第３窒化物層 ４６…絶縁体層 ４８、５２…側壁 ５０…フォトレジスト
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 21/336
Claims (9)
- 【請求項１】 電気的な接続がされる電極を有し、該電
極が集積回路の他の構造物と近接している集積回路トラ
ンジスタの製造において、 第１窒化物層が第１の電極と電気的に接続されるととも
に他の構造物から分離されるよう、前記電極および他の
構造物を含む第１領域の上に第１窒化物層を形成し、 前記第１窒化物層の上に第２窒化物層を形成し、 前記第２窒化物層を、前記電極上の第２窒化物の部分を
残すようにパターン配置し、 前記第２窒化物の部分をマスクとして使用して前記第１
窒化物層をパターンニングし、 前記その他の構造物を被うために別の窒化物層を付け加
え、 前記第１領域の上に比較的に厚い絶縁体を付け加え、 前記絶縁体を異方性エッチングして前記電極上にウイン
ドーを開き、 このウインドー，第１窒化物層および前記別の層を広げ
るために前記ウインドーを等方性エッチングして、前記
他の構造物がエッチング中に露出されることを防ぎ、こ
れによってコンタクト材が、改善されたステップカバレ
ージで前記電極と電気的に結合されるように前記広げら
れたウインドー内に設けられる、 各工程を含んでいることを特徴とするコンタクトウイン
ドーの形成方法。 - 【請求項２】 前記電極に第３の層（34）を形成する工
程をさらに含む請求項１の方法。 - 【請求項３】 前記第１窒化物層が遷移金属の窒化物か
ら成り、前記第２窒化物層および前記別の層が窒化シリ
コンから成る請求項１の方法。 - 【請求項４】 前記第１窒化物層が窒化チタンである請
求項３の方法。 - 【請求項５】 更に、前記電極の位置においてチタンシ
リサイド領域を形成する工程を含み、前記チタンシリサ
イドは前記窒化チタン層の下部に位置する請求項４の方
法。 - 【請求項６】 前記等方性エッチングする工程が、厚い
誘電体の上に保護層を残すことを含んでいる請求項５の
方法。 - 【請求項７】 集積回路内の別の構造物に隣接したソー
ス／ドレイン電極に対しコンタクトを形成し、この別の
構造物にはコンタクトは形成されず、前記電極が領域の
底部に位置している集積回路トランジスタの製造におい
て、 前記領域の側壁，前記領域の底部および前記別の構造物
の上に窒化チタン層を形成し、 前記窒化チタンの下方の前記領域の底部にチタンシリサ
イドの層を形成し、 前記窒化チタン層の上に窒化シリコンの層を形成し、 前記窒化シリコン層をパターンニングして、このうちの
前記領域内の部分を残し、前記別の構造物の一部を被う
ように延在させ、 そして前記パターン化された窒化シリコンをマスクとし
て使用して前記窒化チタン層をパターンニングし、 前記別の構造物の上に第２のシリコンシリサイドを付け
加え、 前記ウインドー，前記別の構造物，前記窒化チタンおよ
び第２窒化シリコン層の上に比較的厚い誘電体材料を付
け加え、 前記電極領域の上の厚い誘電体にウインドーを開け、前
記ウインドーを開ける工程が、異方性エッチングの後に
等方性エッチングを行う手順を含み、 続いて前記ウインドー内に導電性材料を配置して前記ソ
ース／ドレイン電極と電気的に接続する、 各工程を含んでいることを特徴とするコンタクトウイン
ドーの形成方法。 - 【請求項８】 前記ウインドーを開ける工程が、前記厚
い誘電体の上に保護層を設けることを含み、この保護層
が前記異方性エッチングおよび等方性エッチング処理中
にその位置に残されている、請求項７の方法。 - 【請求項９】 コンタクトが行われる電極を有する集積
回路トランジスタにおいて、 前記電極を被うとともに前記電極の回りの第１領域を保
護する、パターン化された窒化チタン層と、 前記第１領域よりも大きい第２領域の上に位置し、前記
窒化チタンと重なりあってこれらの下の別の構造物をシ
ールする窒化シリコン層とから構成され、 前記集積回路が、前記窒化チタンの上に位置する側壁を
有する比較的厚い誘電体を含んでいることを特徴とする
集積回路トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/505,242 US5043790A (en) | 1990-04-05 | 1990-04-05 | Sealed self aligned contacts using two nitrides process |
| US505242 | 1990-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH076977A true JPH076977A (ja) | 1995-01-10 |
| JPH0727878B2 JPH0727878B2 (ja) | 1995-03-29 |
Family
ID=24009558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100474A Expired - Lifetime JPH0727878B2 (ja) | 1990-04-05 | 1991-04-05 | 集積回路の構造およびコンタクトウインドーの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5043790A (ja) |
| EP (1) | EP0450572A3 (ja) |
| JP (1) | JPH0727878B2 (ja) |
| DE (1) | DE450572T1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283466A (ja) * | 1996-04-19 | 1997-10-31 | Nec Corp | 半導体装置の製造方法 |
| US6082444A (en) * | 1997-02-21 | 2000-07-04 | Tocalo Co., Ltd. | Heating tube for boilers and method of manufacturing the same |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216281A (en) * | 1990-04-05 | 1993-06-01 | Ramtron Corporation | Self sealed aligned contact incorporating a dopant source |
| JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| EP0540276B1 (en) * | 1991-10-31 | 1997-09-24 | STMicroelectronics, Inc. | A self-aligned contact process |
| US5323047A (en) * | 1992-01-31 | 1994-06-21 | Sgs-Thomson Microelectronics, Inc. | Structure formed by a method of patterning a submicron semiconductor layer |
| US5880036A (en) * | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
| US5286344A (en) * | 1992-06-15 | 1994-02-15 | Micron Technology, Inc. | Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride |
| KR960004079B1 (en) * | 1992-12-19 | 1996-03-26 | Lg Semicon Co Ltd | Contact hole forming method |
| JP3065829B2 (ja) * | 1992-12-25 | 2000-07-17 | 新日本製鐵株式会社 | 半導体装置 |
| JP3552238B2 (ja) * | 1992-12-28 | 2004-08-11 | 日立金属株式会社 | Ｌｓｉのオーミックコンタクト部形成方法 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| US6380598B1 (en) | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
| EP0718881B1 (en) * | 1994-12-20 | 2003-07-16 | STMicroelectronics, Inc. | Isolation by active transistors with grounded gates |
| JP3349001B2 (ja) * | 1994-12-29 | 2002-11-20 | ソニー株式会社 | 金属膜の形成方法 |
| US5763910A (en) * | 1995-01-31 | 1998-06-09 | Fujitsu Limited | Semiconductor device having a through-hole formed on diffused layer by self-alignment |
| DE19622415A1 (de) * | 1996-06-04 | 1997-12-11 | Siemens Ag | CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben |
| US6091129A (en) * | 1996-06-19 | 2000-07-18 | Cypress Semiconductor Corporation | Self-aligned trench isolated structure |
| US5830797A (en) * | 1996-06-20 | 1998-11-03 | Cypress Semiconductor Corporation | Interconnect methods and apparatus |
| US6004874A (en) * | 1996-06-26 | 1999-12-21 | Cypress Semiconductor Corporation | Method for forming an interconnect |
| US6049133A (en) * | 1996-06-27 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing concurrent diffusion barrier and salicide formation |
| US5911887A (en) * | 1996-07-19 | 1999-06-15 | Cypress Semiconductor Corporation | Method of etching a bond pad |
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
| US5861676A (en) * | 1996-11-27 | 1999-01-19 | Cypress Semiconductor Corp. | Method of forming robust interconnect and contact structures in a semiconductor and/or integrated circuit |
| US5968851A (en) * | 1997-03-19 | 1999-10-19 | Cypress Semiconductor Corp. | Controlled isotropic etch process and method of forming an opening in a dielectric layer |
| US5876614A (en) * | 1997-04-18 | 1999-03-02 | Storage Technology Corporation | Method of wet etching aluminum oxide to minimize undercutting |
| US6001710A (en) * | 1998-03-30 | 1999-12-14 | Spectrian, Inc. | MOSFET device having recessed gate-drain shield and method |
| US6235630B1 (en) | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
| US6725536B1 (en) * | 1999-03-10 | 2004-04-27 | Micron Technology, Inc. | Methods for the fabrication of electrical connectors |
| WO2001011681A1 (en) * | 1999-08-11 | 2001-02-15 | Ultrarf, Inc. | Mosfet device having recessed gate-drain shield and method |
| KR100308619B1 (ko) * | 1999-08-24 | 2001-11-01 | 윤종용 | 반도체 장치용 자기 정렬 콘택 패드 형성 방법 |
| US6091630A (en) * | 1999-09-10 | 2000-07-18 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
| CN1148788C (zh) * | 1999-12-08 | 2004-05-05 | 三星电子株式会社 | 半导体器件中的自对准接触结构及其形成方法 |
| US6624076B1 (en) * | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100339683B1 (ko) * | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
| US6445050B1 (en) | 2000-02-08 | 2002-09-03 | International Business Machines Corporation | Symmetric device with contacts self aligned to gate |
| US6337278B1 (en) | 2000-08-23 | 2002-01-08 | Mosel Vitelic, Inc. | Technique for forming a borderless overlapping gate and diffusion contact structure in integrated circuit device processing |
| US6365515B1 (en) | 2000-08-28 | 2002-04-02 | Micron Technology, Inc. | Chemical vapor deposition process |
| US7791158B2 (en) * | 2005-04-13 | 2010-09-07 | Samsung Electronics Co., Ltd. | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same |
| CN112151450B (zh) | 2019-06-26 | 2023-08-08 | 联华电子股份有限公司 | 半导体结构及其形成方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881078A (en) * | 1974-01-15 | 1975-04-29 | Raymond Lee Organization Inc | De-acceleration switch operable by release of force on accelerator pedal |
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| JPS60151476A (ja) * | 1984-01-14 | 1985-08-09 | Takashi Hosokawa | 電磁弁 |
| US4570331A (en) * | 1984-01-26 | 1986-02-18 | Inmos Corporation | Thick oxide field-shield CMOS process |
| JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
| US5010032A (en) * | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
| US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
| EP0232508B1 (en) * | 1986-01-09 | 1992-03-11 | International Business Machines Corporation | Dual glass reflow process for forming contacts |
| US4826781A (en) * | 1986-03-04 | 1989-05-02 | Seiko Epson Corporation | Semiconductor device and method of preparation |
| JPS63234548A (ja) * | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| US4878994A (en) * | 1987-07-16 | 1989-11-07 | Texas Instruments Incorporated | Method for etching titanium nitride local interconnects |
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| JP2776826B2 (ja) * | 1988-04-15 | 1998-07-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JPH01281750A (ja) * | 1988-05-07 | 1989-11-13 | Seiko Epson Corp | 半導体装置 |
| JPH01281988A (ja) * | 1988-05-07 | 1989-11-13 | Seiko Epson Corp | 熱転写記録媒体 |
| JP2904533B2 (ja) * | 1989-03-09 | 1999-06-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US4921572A (en) * | 1989-05-04 | 1990-05-01 | Olin Corporation | Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt |
-
1990
- 1990-04-05 US US07/505,242 patent/US5043790A/en not_active Expired - Lifetime
-
1991
- 1991-04-02 DE DE199191105191T patent/DE450572T1/de active Pending
- 1991-04-02 EP EP19910105191 patent/EP0450572A3/en not_active Withdrawn
- 1991-04-05 JP JP3100474A patent/JPH0727878B2/ja not_active Expired - Lifetime
-
1993
- 1993-04-07 US US08/043,569 patent/US5385634A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283466A (ja) * | 1996-04-19 | 1997-10-31 | Nec Corp | 半導体装置の製造方法 |
| US6082444A (en) * | 1997-02-21 | 2000-07-04 | Tocalo Co., Ltd. | Heating tube for boilers and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0450572A3 (en) | 1994-06-01 |
| JPH0727878B2 (ja) | 1995-03-29 |
| EP0450572A2 (en) | 1991-10-09 |
| US5043790A (en) | 1991-08-27 |
| US5385634A (en) | 1995-01-31 |
| DE450572T1 (de) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076977A (ja) | 集積回路の構造およびコンタクトウインドーの形成方法 | |
| CA2034075C (en) | Self-aligning contact and interconnect structure | |
| US6897534B2 (en) | Semiconductor device having gate electrode of stacked structure including polysilicon layer and metal layer and method of manufacturing the same | |
| US5610099A (en) | Process for fabricating transistors using composite nitride structure | |
| US4830971A (en) | Method for manufacturing a semiconductor device utilizing self-aligned contact regions | |
| US5483104A (en) | Self-aligning contact and interconnect structure | |
| US5389575A (en) | Self-aligned contact diffusion barrier method | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| EP0054259A2 (en) | Method of manufacturing a semiconductor device of the MIS type | |
| KR100243906B1 (ko) | 반도체장치의 제조방법 | |
| US5216281A (en) | Self sealed aligned contact incorporating a dopant source | |
| JPH0729986A (ja) | 半導体装置およびその製造方法 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| US6329252B1 (en) | Method of forming self-aligned contacts | |
| KR100206683B1 (ko) | 실리사이드 영역상의 보호 장벽 형성 방법 | |
| US7326644B2 (en) | Semiconductor device and method of fabricating the same | |
| JP3011941B2 (ja) | 半導体装置の製造方法 | |
| US20020068446A1 (en) | Method of forming self-aligned silicide layer | |
| JPH06204173A (ja) | 半導体装置の製造方法 | |
| JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
| KR20000000869A (ko) | 반도체장치의 제조 방법 | |
| KR100365409B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3439652B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 17 |