JPH01281750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01281750A
JPH01281750A JP63111026A JP11102688A JPH01281750A JP H01281750 A JPH01281750 A JP H01281750A JP 63111026 A JP63111026 A JP 63111026A JP 11102688 A JP11102688 A JP 11102688A JP H01281750 A JPH01281750 A JP H01281750A
Authority
JP
Japan
Prior art keywords
titanium
nitride
silicon nitride
titanium nitride
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63111026A
Other languages
English (en)
Inventor
Makio Goto
後藤　万亀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63111026A priority Critical patent/JPH01281750A/ja
Publication of JPH01281750A publication Critical patent/JPH01281750A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の構造に関する。
〔従来の技術〕
従来の半導体装置、とくにサリサイドのＳＲＡＭの構造
を第２図に示す、（これは、ＥＬＥＣＴＲＯＮＤＥＶＩ
ＣＥ　１９８７　Ｎｏ、３Ｇ、：掲載された論文ＴＩＴ
Ａ旧ＵＮ旧■ＲＩＤＥ　ＬＯＣＡＬ　ＩＮＴＥＲＣＯＮ
ＥＣＴに示されている。）同図において、２０１はＰ形
シリコン基板、２０２は素子分離用酸化膜、２０３はゲ
ート酸化膜、２０４．２０４′は多結晶シリコン（２０
４はゲート電極、２０４′は隣接する第２のトランジス
タのゲート配線）、２０５は低濃度ｎ型不純物拡散層、
２０６は絶縁膜サイドウオール、２０７は高濃度ｎ型不
純物拡散層、２０８はチタンシリサイド、２０９はチタ
ンナイトライドである。同図で明らかなように高濃度ｎ
型不純物拡散層２０５及び隣接する第２のトランジスタ
２０４′は表面にチタンシリサイドが形成され、その両
者を接続する目的でチタンナイトライド２０９が用いら
れていた。
〔発明が解決しようとする課題〕
しかしながら、前述の従来技術では、接続の目的で用い
られているチタンナイトライドは非常に酸化され易く、
後工程で支障をきたしていた。たとえばレジスト剥離工
程でＨ２ＳＯ４／Ｈ２Ｏ２の混合液に溶解したり、ある
いは酸素雰囲気中でのアニールの際に酸化して絶縁物に
なってしまうというように非常に大きな課題を持ってい
た。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、チタンナイトライドを
酸化から保護できる半導体装置の構造を提供するところ
にある。
〔課題を解決するための手段〕
１）本発明の半導体装置は、チタンナイトライド膜と耐
酸化性絶縁膜の積層パターンを具備した事を特徴とする
。この時、前記耐酸化性絶縁膜は５００Ａ以下のシリコ
ンナイトライド膜であることが望ましい。
〔実　施　例〕
以下、本発明の実施例を図面により詳細に説明する。第
１図は、本発明による半導体装置の断面図であり、同図
において、１０１はＰ形シリコン基板、１０２は素子分
離用酸化膜、１０３はゲート酸１ヒ膜、１０４．１０４
′は多結晶シリコン（１０４はシリコンゲート電極、１
０４′は隣接する第２のトランジスタのゲート配線、）
１０５は低濃度ｎ型不純物拡散層、１０６は絶縁膜サイ
ドウオール、１０７は高濃度ｎ型不純物拡散層、１０８
はチタンシリサイド、１０９はチタンナイトライドであ
り、その上面を２００−５００人のシリコンナイトライ
ド１１０が覆っている。
次に本発明の半導体装置の製造方法を簡単に説明する。
１０１〜１０７は周知の技術を用いて容易に形成される
のでここでは省略する。１０７を形成した後、全面にチ
タンを２００−８００人スパッタ法で形成する。つぎに
７００℃前後でハロゲンランプを用いてアニールを行な
う、この時前記多結晶シリコン１０４．１０４′及び高
濃度不純物拡散層１０７上のチタンはチタンシリサイド
になり、前記素子分離用酸化膜１０２及び前記絶縁膜サ
イドウオール１０６上のチタンはチタンナイトライドに
なる。
全面にシリコンナイトライドを２００−５００人形成し
た後に、レジストパターンを用い前記シリコンナイトラ
イドを一部エッチング除去する。
前記レジストパターンを剥離した後に、シリコンナイト
ライドパターン１１０をマスクに、前記チタンナイトラ
イド１０９をアンモニア、過酸化水素の混合液でエツチ
ング除去し、配線パターンを形成する。
〔発明の効果〕
以上述べたように、本発明によれば、チタンナイトライ
ドは上層のシリコンナイトライドに保護されているため
に後工程での安定性は従来技術に比べ充分改善されると
いう効果を有する。
【図面の簡単な説明】
第１図は、本発明の半導体装置の構造を示す断面図。 第２図は、従来の発明の半導体装置の構造を示す断面図
。 １０１．２０１・・・ｐ型シリコン基板１０２．２０２
・・・素子分離用酸化膜１０３．２０３・・・ゲート酸
化膜 １０４．２０４・・・多結晶シリコン（ゲート電極） １０４′、２０４’　・多結晶シリコン（隣接するトラ
ンジスタのゲート 配線） １０５．２０５・・・低濃度ｎ型不純物拡散層１０６．
２０６・・・絶縁膜サイドウオール１０７．２０７・・
・高濃度ｎ型不純物拡散層１０８．２０８・・・チタン
シリサイド１０９．２０９・・・チタンナイトライド１
１０・・・・・・・シリコンナイトライド以上 出願人　セイコーエプソン株式会社

Claims (3)

    【特許請求の範囲】
  1. （１）チタンナイトライド膜と耐酸化性絶縁膜の積層パ
    ターンを具備した事を特徴とする半導体装置。
  2. （２）前記耐酸化性絶縁膜はシリコンナイトライド膜で
    あることを特徴とする請求項１に記載の半導体装置。
  3. （３）前記シリコンナイトライド膜は５００Å以下であ
    ることを特徴とする請求項２に記載の半導体装置。
JP63111026A 1988-05-07 1988-05-07 半導体装置 Pending JPH01281750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63111026A JPH01281750A (ja) 1988-05-07 1988-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63111026A JPH01281750A (ja) 1988-05-07 1988-05-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH01281750A true JPH01281750A (ja) 1989-11-13

Family

ID=14550514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63111026A Pending JPH01281750A (ja) 1988-05-07 1988-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH01281750A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450572A3 (en) * 1990-04-05 1994-06-01 Ramtron Int Corp Sealed self aligned contact process and structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450572A3 (en) * 1990-04-05 1994-06-01 Ramtron Int Corp Sealed self aligned contact process and structure

Similar Documents

Publication Publication Date Title
JPH01186675A (ja) 半導体装置の製造方法
JPS5843912B2 (ja) 半導体集積回路装置の製造方法
JPH01281750A (ja) 半導体装置
JPH02271674A (ja) 半導体装置
JPS6039848A (ja) 半導体装置の製造方法
JPH04154162A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6138858B2 (ja)
JP2513312B2 (ja) Ｍｏｓトランジスタの製造方法
JPH01110762A (ja) 半導体装置の製造方法
JP2707536B2 (ja) 半導体装置の製造方法
JPH01281751A (ja) 半導体装置
JPH02181918A (ja) 半導体装置の製造方法
JPH0230124A (ja) 半導体装置の製造方法
JPH01281754A (ja) 半導体装置
JPH06275619A (ja) 半導体素子の形成方法
JPS62248236A (ja) 半導体装置の製造方法
JPS6257228A (ja) 半導体装置の製造方法
JPS58191466A (ja) Ｍｏｓ型トランジスタの製造方法
JPH0415617B2 (ja)
JPH01100971A (ja) 半導体装置の製造方法
JPH0227728A (ja) 半導体装置
JPH01245560A (ja) 半導体装置の製造方法
JPH0227731A (ja) 半導体装置
JPH0227729A (ja) 半導体装置
JPH07161820A (ja) 半導体装置の製造方法