JPH0769817B2 - 条件ジャンプ実行制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機制御方式に関し、特に条件ジャンプ
の実行制御方式に関する。

〔従来の技術〕

条件ジャンプを実現するためには、アドレス生成部でジ
ャンプ先のアドレスを生成し、分岐条件が成立した場合
にはそのジャンプ先のアドレスを命令アドレスレジスタ
に転送する必要があるが、上記の分岐条件は演算実行部
での演算によって生成される。そして、オペランドアド
レスやジャンプ先アドレスのアドレス生成と演算実行と
をパイプライン方式で処理する電子計算機では、条件ジ
ャンプ命令の前の命令の演算実行後に分岐条件の判定が
行われ、その結果により、ジャンプ先のアドレスを命令
アドレスレジスタに転送するかどうかが決定される。こ
のため、従来の電子計算機においては、アドレス生成部
に到着した命令が条件ジャンプ命令である場合、前の命
令の演算実行を待ち合わせ、その演算実行終了後に条件
ジャンプ命令に基づく分岐成立，不成立の判定を行い、
その時点で若し分岐成立であればアドレス生成部でジャ
ンプ先アドレスの生成を行っていた。このような従来の
構成例を第４図に示す。

同図において、命令読み出し機構１は、命令アドレスレ
ジスタ４の内容に従って図示しないメモリから命令の読
み出しを行い、命令キュー２及びアドレス生成部３に加
え、命令キュー２はそれを蓄積する。アドレス生成部３
は到着した命令が条件ジャンプ命令であればアドレス生
成を待ち合わせ、それ以外の命令であれば必要に応じて
オペランドアドレスのアドレス生成を行う。通常，選択
器８は命令アドレスレジスタ４に格納されたアドレスに
対応する命令の次の命令のアドレスを生成する加算器５
側を選択しており、命令アドレスレジスタ４の内容は加
算器５の出力内容によって順次に更新されている。演算
実行部６は命令キュー２から命令を順次に取り出して実
行する部分であり、その際アドレス生成部３で生成され
たオペランドアドレスに従って図示しない機構により事
前に獲得されたオペランド等が必要に応じて用いられ
る。また、アドレス生成部３には条件判定手段７があ
り、条件ジャンプ命令の前の命令の実行が終了したこと
及び演算結果等を演算実行部６から受けると、アドレス
生成部３は条件判定手段７に分岐条件の成立，不成立を
判定させ、その結果に応じてアドレス生成を行う。そし
て、分岐条件成立時は生成したジャンプ先アドレスを選
択器８を介して命令アドレスレジスタ４に格納する。こ
のとき、条件判定手段７により命令キュー２の内容がフ
ラッシュされる。

今、命令A1,その直後の条件ジャンプ命令A2,条件ジャン
プ命令A2の分岐条件不成立時に実行される命令A3,成立
時に実行される命令A3′を考えると、条件成立時のタイ
ムチャートは第５図に示すものとなり、条件不成立時の
タイムチャートは第６図に示すものとなる。なお、第５
図及び第６図において、a1,e1は条件ジャンプ命令A2の
直前の命令A1のアドレス生成ステージ，演算実行ステー
ジ、a2,e2は条件ジャンプ命令A2のアドレス生成ステー
ジ，演算実行ステージ、a3,e3は条件ジャンプ命令A2の
次の命令A3のアドレス生成ステージ，演算実行ステー
ジ、a3′,e3′はジャンプ先の命令A3′のアドレス生成
ステージ，演算実行ステージである。

〔発明が解決しようとする課題〕

第５図及び第６図のタイムチャートからも分かるよう
に、従来の電子計算機では、アドレス生成部３に到着し
た命令が条件ジャンプ命令A2であると、その直前の命令
A1の演算実行ステージe1の終了後にアドレス生成ステー
ジa2を開始しているので、その間アドレス生成部３の実
行が停止した状態になり、これが命令実行速度の高速化
を妨げる一因となっていた。

本発明は、このような従来の問題点を解消したものであ
り、その目的は、条件ジャンプ命令実行時の処理速度を
向上し得る条件ジャンプ実行制御方式を提供することに
ある。

〔課題を解決するための手段〕

本発明は上記の目的を達成するために、 アドレス生成部によるアドレス生成と演算実行部による
演算実行とをパイプライン方式で処理する電子計算機に
おいて、 命令アドレスを保持する命令アドレスレジスタと、 該命令アドレスレジスタに保持された命令アドレスに基
づいてメモリから命令を読み出す命令読み出し機構と、 該命令読み出し機構で読み出された命令を蓄積する命令
キューと、 前記命令読み出し機構で読み出された命令が条件ジャン
プ命令の場合、該条件ジャンプ命令の分岐条件の成立，
不成立の判定を待たずにジャンプ先アドレスを生成する
アドレス生成部と、 該アドレス生成部で生成されたジャンプ先アドレスを一
時的に格納する仮命令アドレスレジスタと、 前記命令アドレスレジスタの内容を修飾して次の命令の
アドレスを生成する加算器と、 該加算器で生成されたアドレスおよび前記仮命令アドレ
スレジスタに格納されたジャンプ先アドレスのうち、一
方を前記命令アドレスレジスタに転送する選択器と、 前記命令キューから取り出した命令に従って演算実行を
行う演算実行部内に設けられ、条件ジャンプ命令の分岐
条件が成立したか否かを判定し、分岐条件の成立時には
前記命令キューの内容を全て無効にすると共に前記選択
器に前記仮命令アドレスレジスタに格納されたジャンプ
先アドレスを前記命令アドレスレジスタに転送させ、分
岐条件の不成立時には前記選択器に前記加算器の出力を
前記命令アドレスレジスタに転送させる条件判定手段と
を備えている。

〔作用〕 アドレス生成部は条件ジャンプ命令が到着すると、その
分岐条件の成立，不成立の判定を待たずにジャンプ先の
アドレスを生成して仮命令アドレスレジスタに格納す
る。このように分岐条件成立，不成立の判定を待たずに
アドレス生成するので、後続の命令のアドレス生成も速
やかに行われる。条件ジャンプ命令の前の命令の演算実
行が終了し、その結果に基づいて分岐条件が成立したと
判定されると、仮命令アドレスレジスタに格納された内
容が命令アドレスレジスタに転送され、その命令アドレ
スレジスタの内容に従って命令の読み込みが開始され
る。このとき従来と同様に命令キューはフラッシュされ
る。反対に、分岐条件が不成立と判定されたときは、仮
命令アドレスレジスタに格納された内容は使用されず、
命令キューに蓄積された命令を有効な命令として実行す
る。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図を参照すると、本発明の一実施例は、命令アドレ
スレジスタ４の内容に基づいて図示しないメモリから命
令を読み出す命令読み出し機構１と、命令読み出し機構
１で読み出された命令を蓄積する命令キュー２と、命令
読み出し機構１で読み出された命令を入力しオペランド
アドレスや分岐先アドレス等のアドレスを生成するアド
レス生成部30と、命令アドレスを保持する命令アドレス
レジスタ４と、アドレス生成部30で生成されたジャンプ
先アドレスを一次的に格納する仮命令アドレスレジスタ
９と、命令アドレスレジスタ４の内容を修飾して次の命
令のアドレスを生成する加算器５と、この加算器５の出
力内容と仮命令アドレスレジスタ９の内容とを入力し、
条件判定手段70の判定結果信号ｇが分岐条件成立を示し
たときに仮命令アドレスレジスタ９の内容を命令アドレ
スレジスタ４に転送し、それ以外のときは加算器５の出
力内容を命令アドレスレジスタ４に転送する選択器80
と、命令キュー２から取り出した命令に従って演算実行
を行う演算実行部60と、演算実行部60内に設けられ条件
ジャンプ命令の分岐条件が成立したか否かを判定する条
件判定手段70とを含んでいる。命令キュー２は、条件判
定手段70で分岐条件が成立したと判定されることにより
フラッシュ信号ｈによってフラッシュされる。

第２図及び第３図は本実施例のタイムチャートであり、
従来の説明に用いた第５図及び第６図に対応している。
即ち、命令A1,その直後の条件ジャンプ命令A2,条件ジャ
ンプ命令A2の分岐条件不成立時に実行される命令A3,成
立時に実行される命令A3′を想定し、条件成立時のタイ
ミングチャートを第２図に、条件不成立時のタイムチャ
ートを第３図に示す。

以下、各図を参照して本実施例の動作を説明する。

命令読み出し機構１が図示しないメモリから読み出した
命令は、命令キュー２とアドレス生成部30に送出され、
命令キュー２はその命令を蓄積する。アドレス生成部30
は命令が到着すると、その命令が条件ジャンプ命令であ
るか否かを問わずにアドレス生成を開始する。従って、
命令A1,条件ジャンプ命令A2,命令A3の順で命令読み出し
が行われると、その順で命令キュー２に各命令が蓄積さ
れると共に第２図及び第３図に示すようにアドレス生成
部30ではアドレス生成ステージa1,a2,a3が順に実行され
ることになる。そして、本実施例では、アドレス生成ス
テージa2において生成されたジャンプ先アドレスが仮命
令アドレスレジスタ９に格納される。

命令キュー２に蓄積された命令は先に蓄積されたものか
ら取り出されて演算実行部60に供給され、演算実行が行
われる。従って、今の場合は命令キュー２から命令A1,
条件ジャンプ命令A2がその順で取り出され、第２図及び
第３図に示すように演算実行ステージe1,e2がその順で
行われる。

さて、条件ジャンプ命令A2の前の命令A1の演算実行ステ
ージe1が演算実行部60で終了し、条件ジャンプ命令A2の
演算実行ステージe2が演算実行部60で開始されると、条
件判定手段70により分岐条件が成立しているか否かが判
定される。そして分岐条件が成立していると、条件判定
手段70は条件成立を示す判定結果信号g,フラッシュ信号
ｈを出力する。これにより、命令キュー２に蓄積された
命令が全て無効化され、選択器80は仮命令アドレスレジ
スタ９側に切り替わり、そこに保持されていた命令A3′
のアドレスが命令アドレスレジスタ４に転送される。こ
のため、次には命令読み出し機構１によって命令A3′が
読み出されて命令キュー2,アドレス生成部30に加えら
れ、アドレス生成部30では第２図に示すように命令A3′
のアドレス生成ステージa3′が開始される。

また、条件判定手段70が分岐条件不成立と判定した場
合、命令キュー２はフラッシュされず、また選択器80も
加算器５側を選択したままとなる。このため、次にはそ
の時点で命令アドレスレジスタ４に保持されていたアド
レスに従って命令読み出し機構１による命令の読み出し
が行われる。

本実施例のタイムチャートである第２図および第３図と
従来例のタイムチャートである第５図および第６図を比
較して明らかなように、本実施例によれば分岐条件不成
立時における命令の実行速度を高めることができる。

〔発明の効果〕

以上説明したように、本発明は、条件ジャンプ命令につ
いて分岐条件の成立，不成立の判定を待たずにジャンプ
先のアドレスを生成して仮命令アドレスレジスタに格納
しておき、その後の分岐命令の成立の判明に応答して仮
命令アドレスレジスタの内容を命令アドレスレジスタに
転送するようにしたものであり、分岐条件成立，不成立
の判定を待たずにアドレス生成するので、後続の命令の
アドレス生成も速やかに行われ、条件ジャンプ命令の分
岐条件が成立しなかった場合における命令の実行速度を
高めることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、 第２図は分岐条件成立時の本実施例のタイムチャート、 第３図は分岐条件不成立時の本実施例のタイムチャー
ト、 第４図は従来例のブロック図、 第５図は分岐条件成立時の従来例のタイムチャートおよ
び、 第６図は分岐条件不成立時の従来例のタイムチャートで
ある。 図において、 １……命令読み出し機構 ２……命令キュー 3,30……アドレス生成部 ４……命令アドレスレジスタ ５……加算器 6,60……演算実行部 7,70……条件判定手段 8,80……選択器 ９……仮命令アドレスレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】アドレス生成部によるアドレス生成と演算
   実行部による演算実行とをパイプライン方式で処理する
   電子計算機において、 命令アドレスを保持する命令アドレスレジスタと、 該命令アドレスレジスタに保持された命令アドレスに基
   づいてメモリから命令を読み出す命令読み出し機構と、 該命令読み出し機構で読み出された命令を蓄積する命令
   キューと、 前記命令読み出し機構で読み出された命令が条件ジャン
   プ命令の場合、該条件ジャンプ命令の分岐条件の成立，
   不成立の判定を待たずにジャンプ先アドレスを生成する
   アドレス生成部と、 該アドレス生成部で生成されたジャンプ先アドレスを一
   時的に格納する仮命令アドレスレジスタと、 前記命令アドレスレジスタの内容を修飾して次の命令の
   アドレスを生成する加算器と、 該加算器で生成されたアドレスおよび前記仮命令アドレ
   スレジスタに格納されたジャンプ先アドレスのうち、一
   方を前記命令アドレスレジスタに転送する選択器と、 前記命令キューから取り出した命令に従って演算実行を
   行う演算実行部内に設けられ、条件ジャンプ命令の分岐
   条件が成立したか否かを判定し、分岐条件の成立時には
   前記命令キューの内容を全て無効にすると共に前記選択
   器に前記仮命令アドレスレジスタに格納されたジャンプ
   先アドレスを前記命令アドレスレジスタに転送させ、分
   岐条件の不成立時には前記選択器に前記加算器の出力を
   前記命令アドレスレジスタに転送させる条件判定手段と
   を備えることを特徴とする条件ジャンプ実行制御方式。