JPS5892252A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5892252A JPS5892252A JP56190353A JP19035381A JPS5892252A JP S5892252 A JPS5892252 A JP S5892252A JP 56190353 A JP56190353 A JP 56190353A JP 19035381 A JP19035381 A JP 19035381A JP S5892252 A JPS5892252 A JP S5892252A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cutting
- insulation film
- semiconductor device
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置、特に配線を選択的に切断すること
にエリプログラミングされる読出し専用記憶装置（ＦＲ
ＯＭ）、及び冗長ビットを切断する記憶装置の製造方法
に関す。
にエリプログラミングされる読出し専用記憶装置（ＦＲ
ＯＭ）、及び冗長ビットを切断する記憶装置の製造方法
に関す。
（２）従来技術と問題点
従来技術においてＦＲＯＭのプログラミングを行う方法
の一つに、ピッ）ｆｓｔたはツー１１ｍ配−を大１゛流
に↓り溶断する方法がある。この場合には切断ぐべき位
置において例えば多結晶シリコン層エリなる配線は予め
細°〈薄く形成されるが、かかるシリコン層を溶断する
ためには一般の使用例に比較してかなり大きい電力が必
要とされて、しかも必要なｉｉｒ流の値が確定的でない
ために処理の再現性が乏しい。丈にシリコン層は熔融に
よって切断されるために、切断位置の周囲にシリコンが
飛散付着して場合にＬっでは短絡の危険を伴う。
の一つに、ピッ）ｆｓｔたはツー１１ｍ配−を大１゛流
に↓り溶断する方法がある。この場合には切断ぐべき位
置において例えば多結晶シリコン層エリなる配線は予め
細°〈薄く形成されるが、かかるシリコン層を溶断する
ためには一般の使用例に比較してかなり大きい電力が必
要とされて、しかも必要なｉｉｒ流の値が確定的でない
ために処理の再現性が乏しい。丈にシリコン層は熔融に
よって切断されるために、切断位置の周囲にシリコンが
飛散付着して場合にＬっでは短絡の危険を伴う。
父、前記ＦＲＯＭの他にメモリ書換え機能を有する記憶
装置（ＲＷＭ）においても、予め冗長ビットを形成して
おき、］Ｅ！ｔｌｔ紫子製造工程の終りに余剰の冗長ビ
ットを選択的に切断することが行われるが、この場合の
配線の切断に関しても前ＰＦＲＯＭの配線の切断上同様
の方法が従来行われている。
装置（ＲＷＭ）においても、予め冗長ビットを形成して
おき、］Ｅ！ｔｌｔ紫子製造工程の終りに余剰の冗長ビ
ットを選択的に切断することが行われるが、この場合の
配線の切断に関しても前ＰＦＲＯＭの配線の切断上同様
の方法が従来行われている。
また例えばＦＲＯＭについて、そのプログラミングを素
子製造工程の流れを一部プールして実施する場合等にお
いて、配線パターン等の保護のために、配線形成俵速に
絶縁膜にて被覆することが望ましいが、絶＃ｌ１ｉｌ被
覆下で前記従来の方法により配線の切断を行った場合に
は１線の切断の信頼度が低く、通常は絶ｌ＃膿による配
線パターンの波長以前に、もしくは、絶縁膜の所要部分
に開口を設けて前記従来技術による配線の切断を行って
いる、 （３）発明の目的 本発明の目的は、配線パターンの形成後読配線の一部を
選択的に切断する半導体装置の製造方法において、し配
線を絶縁膜にエリ破覆した後に、切断に要するパワーを
蚊半導体装董を構成する他の素子を介することなく切断
部に与えて、該配線の切断に伴う飛敗物を該半導体装置
に付着させることのない、該配線の切断方法を得るとと
にある。
子製造工程の流れを一部プールして実施する場合等にお
いて、配線パターン等の保護のために、配線形成俵速に
絶縁膜にて被覆することが望ましいが、絶＃ｌ１ｉｌ被
覆下で前記従来の方法により配線の切断を行った場合に
は１線の切断の信頼度が低く、通常は絶ｌ＃膿による配
線パターンの波長以前に、もしくは、絶縁膜の所要部分
に開口を設けて前記従来技術による配線の切断を行って
いる、 （３）発明の目的 本発明の目的は、配線パターンの形成後読配線の一部を
選択的に切断する半導体装置の製造方法において、し配
線を絶縁膜にエリ破覆した後に、切断に要するパワーを
蚊半導体装董を構成する他の素子を介することなく切断
部に与えて、該配線の切断に伴う飛敗物を該半導体装置
に付着させることのない、該配線の切断方法を得るとと
にある。
（４）発明の構成
本発明の前記目的は、切断する可能性のある配線の少く
とも一部をモリブデン（Ｍｏ）、タンクン スゝヂでＷ）、チタン（Ｔｉ ）、バナジウム（Ｖ）。
とも一部をモリブデン（Ｍｏ）、タンクン スゝヂでＷ）、チタン（Ｔｉ ）、バナジウム（Ｖ）。
クロム（Ｃｒ）、鉄（Ｆｅ ）、コバルト（Ｃｏ）。
ニッケル（ＮＩ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎ
ｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジ
ウム（Ｐｄ ）、ハフニウム（Ｈｆ）。
ｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジ
ウム（Ｐｄ ）、ハフニウム（Ｈｆ）。
タンタル（Ｔａ）、オスミウム（Ｏｓ ）、イリジウム
（Ｉｒ）、白金（Ｐｔ ）のうちから選ばれた少なくと
も一種の金属又は該金属の合金により形成し、該配線を
被覆する絶縁膜を形成した後に、該絶縁Ｂを介してエネ
ルギＳを湘射することにより、該金属又は合金の少くと
も一部を選択的に加熱して化合物として昇華せしめて核
配線を切断することにエリ連取される。
（Ｉｒ）、白金（Ｐｔ ）のうちから選ばれた少なくと
も一種の金属又は該金属の合金により形成し、該配線を
被覆する絶縁膜を形成した後に、該絶縁Ｂを介してエネ
ルギＳを湘射することにより、該金属又は合金の少くと
も一部を選択的に加熱して化合物として昇華せしめて核
配線を切断することにエリ連取される。
（５） 発明の実施例
以下、本発明を実施例により図面を参照して具体的に説
明する。
明する。
第１図１こ本発明の実施例の断面図を示す。第１図にお
いて、１は下地である二酸化シリコン（ＳｉＯｌ）層で
あり、選択的に切断する可能性のある配＠２は、化学気
相成長法（ｅｈｅｍｉｃａｔｖａｐｏｒｄｅｐｏｓｉｔ
ｉｏｎ ＋以下ＣＶＤと略称する）により形成された厚
さ２００乃至４００ｎｍ程度の多結晶シリコン層をパタ
ーニングすることにより、幅を３μｍｓ度とし、該配線
の切断予定位置において切断され、該切断部分の関ＦＪ
Ｇが１乃至３μｍ程度に形成されている。この多結晶シ
リコンよりなる配［２の該間隙Ｇ部分はＭｏ配線３によ
り接続されている。このＭｅ配＃！３は厚さ１００乃至
３００ｎｍｌｉ度のＭｏ層よりバターニングサレ、多結
晶シリコン配ｌｓ２とはその重なり部分においてオーミ
ック接触する〇 所要の配線パターン形成後、燐珪酸ガラス（ｐｈ−ｏｍ
ｐｈｏ ５１ｔｉｃａｔｅ ｇｔａｓｓ ； 以下ＰＳ
Ｇと略 □称する）、８１０ｍもしくは窒化シリコン（
ＳｉｓＮ４）等よりなる絶縁１［ｉ４に工り骸配線パタ
ーンを被覆するが、絶縁１ｉ１１４の厚さは従来技術と
（ロ）様に１μｍ程度以下とする。
いて、１は下地である二酸化シリコン（ＳｉＯｌ）層で
あり、選択的に切断する可能性のある配＠２は、化学気
相成長法（ｅｈｅｍｉｃａｔｖａｐｏｒｄｅｐｏｓｉｔ
ｉｏｎ ＋以下ＣＶＤと略称する）により形成された厚
さ２００乃至４００ｎｍ程度の多結晶シリコン層をパタ
ーニングすることにより、幅を３μｍｓ度とし、該配線
の切断予定位置において切断され、該切断部分の関ＦＪ
Ｇが１乃至３μｍ程度に形成されている。この多結晶シ
リコンよりなる配［２の該間隙Ｇ部分はＭｏ配線３によ
り接続されている。このＭｅ配＃！３は厚さ１００乃至
３００ｎｍｌｉ度のＭｏ層よりバターニングサレ、多結
晶シリコン配ｌｓ２とはその重なり部分においてオーミ
ック接触する〇 所要の配線パターン形成後、燐珪酸ガラス（ｐｈ−ｏｍ
ｐｈｏ ５１ｔｉｃａｔｅ ｇｔａｓｓ ； 以下ＰＳ
Ｇと略 □称する）、８１０ｍもしくは窒化シリコン（
ＳｉｓＮ４）等よりなる絶縁１［ｉ４に工り骸配線パタ
ーンを被覆するが、絶縁１ｉ１１４の厚さは従来技術と
（ロ）様に１μｍ程度以下とする。
配線の切断は該絶ｌｉｊ膜４を介して前記Ｍｏ配線３に
エネルギＳ＋選択的に朋射することにエリ実施される。
エネルギＳ＋選択的に朋射することにエリ実施される。
即ち、エネルギ線としては絶縁膜４には殆んど吸収され
ず、Ｍｏ配線３に吸収されるレーザ光として例えばアル
ゴン（Ａｒ ）レーザ（波長λ＝４８８．２ｎｍ、５１
４．５ｎｍ）ｆｆｉいｔ′１ＹＡＧレーザ（波長λ＝１
．０６μｍ）の連続波又はバ］ＯｍＡ程度のビームのビ
ーム径を、通常に前ｒＭｏ配線３の長さ以下として使用
する。またフラッジ−ライトを集光したものも使用可能
であるがスポット径を前記ビーム径と同様に制御する。
ず、Ｍｏ配線３に吸収されるレーザ光として例えばアル
ゴン（Ａｒ ）レーザ（波長λ＝４８８．２ｎｍ、５１
４．５ｎｍ）ｆｆｉいｔ′１ＹＡＧレーザ（波長λ＝１
．０６μｍ）の連続波又はバ］ＯｍＡ程度のビームのビ
ーム径を、通常に前ｒＭｏ配線３の長さ以下として使用
する。またフラッジ−ライトを集光したものも使用可能
であるがスポット径を前記ビーム径と同様に制御する。
本エネルギ線照射処理を実施する雰囲気は、絶縁膜４が
ＰＳＧもしくは５１０１等の酸化物であるときは通常の
９気であってもよいが、雰囲気が酸化性であるときには
少いパワーで目的を達成することかでき、絶縁膜４が８
１ｓＮ４等であって酸素を含まないときは通常酸化性雰
囲シ中で実施する。
ＰＳＧもしくは５１０１等の酸化物であるときは通常の
９気であってもよいが、雰囲気が酸化性であるときには
少いパワーで目的を達成することかでき、絶縁膜４が８
１ｓＮ４等であって酸素を含まないときは通常酸化性雰
囲シ中で実施する。
創配エネルギ＃照射にエリ、ＭＯを約５００℃以上に加
熱するとき、ＭＯは急激に酸化物Ｍ −Ｏｓとなって昇
華し、絶縁膜４を通過して雰囲気中に拡散する。この結
果第２図に示す如く多結晶シリコン配線２は前記間隙Ｇ
においてＷ気的接続が切断され、空洞部５を生ずる−
Ｍ ００ｇの昇華に工りＭｏ配ｌｌｌ３はきれいに消滅
し、多結晶シリコンの溶断において経験された飛散物の
付着は全く現われない。
熱するとき、ＭＯは急激に酸化物Ｍ −Ｏｓとなって昇
華し、絶縁膜４を通過して雰囲気中に拡散する。この結
果第２図に示す如く多結晶シリコン配線２は前記間隙Ｇ
においてＷ気的接続が切断され、空洞部５を生ずる−
Ｍ ００ｇの昇華に工りＭｏ配ｌｌｌ３はきれいに消滅
し、多結晶シリコンの溶断において経験された飛散物の
付着は全く現われない。
上述したＭＯ配ｆＩｓ３の加熱は、切断場所を選択した
後にプログラムし、例えばマイクロコンピュータによっ
て制御されるＸＹ方向走行テーブルを用いることに工っ
ですべて自動的に行うことができる。かかる自動操作に
おいて、Ｍｏの酸化、昇華が短時間にきれいに行われる
ことｌｌ″ｉｔ！わめて有効である。
後にプログラムし、例えばマイクロコンピュータによっ
て制御されるＸＹ方向走行テーブルを用いることに工っ
ですべて自動的に行うことができる。かかる自動操作に
おいて、Ｍｏの酸化、昇華が短時間にきれいに行われる
ことｌｌ″ｉｔ！わめて有効である。
前記実施例においては多結晶シリコン配線２の間隙Ｇを
Ｍｏ配線３にＬって接続したが、ＭＯに代えてタングス
テン（Ｗ）を用いて骸間隙Ｇを接続しても前記実施例と
同様に酸化物ＷＯＩの昇華に工り回路の切断がなされる
。
Ｍｏ配線３にＬって接続したが、ＭＯに代えてタングス
テン（Ｗ）を用いて骸間隙Ｇを接続しても前記実施例と
同様に酸化物ＷＯＩの昇華に工り回路の切断がなされる
。
更に前記実施例においては、配Ｉｓ２を多結晶シリコン
によって形成したが、この配線２は多結晶シＩＩ コン
以外の導体であっても工く、前記Ｍｏ％しくはＷに工つ
て配線２を前記の如き関１１Ｇを特に設けることなく形
成し、切断位置のみに選択的にエネルギ線照射を行って
も同等の効果を得ることが可能である。
によって形成したが、この配線２は多結晶シＩＩ コン
以外の導体であっても工く、前記Ｍｏ％しくはＷに工つ
て配線２を前記の如き関１１Ｇを特に設けることなく形
成し、切断位置のみに選択的にエネルギ線照射を行って
も同等の効果を得ることが可能である。
又、間隙Ｇを接続する材料としては、前記Ｍ。
もしくはＷのみならずその酸化物その他の化合物が１０
００℃程度以下の温度において昇華するもので４りでも
よく、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃ
ｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ
）、ジルコニウム（２ｒＬニオブ（Ｎｂ）、ルテニウム
（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ ）、
ハフニラＡ（Ｈｆ ）、メンタル（Ｔａ ）、オスミラ
Ａ （０１）。
００℃程度以下の温度において昇華するもので４りでも
よく、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃ
ｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ
）、ジルコニウム（２ｒＬニオブ（Ｎｂ）、ルテニウム
（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ ）、
ハフニラＡ（Ｈｆ ）、メンタル（Ｔａ ）、オスミラ
Ａ （０１）。
イリジウム（Ｉ ｒ ）、白金（Ｐｔ）又はその合金が
あげられる。
あげられる。
（６）発明の効果
本発明は配線パターンの一部を選択的に切断する半導体
装置の製造方法において、切断する可能性のある配線の
少くとも一部をＭ ｏ ＋ Ｗその他前記の金属又は該
金属の合金にエリ形成し、骸配線を被覆する絶縁膜を介
して、該金属又は合金部０：の少くとも一部をエネルギ
線の照射により化合物として昇華せしめて該配線を切断
する製造方法を提供するものであって、該半導体装置を
槽底する他の素子に大電流を通ずる必要はなく、又、配
・線切断のみのためのパッド等を設ける必要もなく、絶
縁膜によって保護された状襲で短時間にかつきれいに・
配線の切断処理を行うことが可能であって、しかも本発
明の切断処理はコンピュータに制御される自動処理によ
くなじむものであって、該半導体装置の歩留りの改善及
び信頼度の向上に大きい効果を有する。
装置の製造方法において、切断する可能性のある配線の
少くとも一部をＭ ｏ ＋ Ｗその他前記の金属又は該
金属の合金にエリ形成し、骸配線を被覆する絶縁膜を介
して、該金属又は合金部０：の少くとも一部をエネルギ
線の照射により化合物として昇華せしめて該配線を切断
する製造方法を提供するものであって、該半導体装置を
槽底する他の素子に大電流を通ずる必要はなく、又、配
・線切断のみのためのパッド等を設ける必要もなく、絶
縁膜によって保護された状襲で短時間にかつきれいに・
配線の切断処理を行うことが可能であって、しかも本発
明の切断処理はコンピュータに制御される自動処理によ
くなじむものであって、該半導体装置の歩留りの改善及
び信頼度の向上に大きい効果を有する。
第１図及び第２図は本発明の実施例を示す断面図である
。 図において、１は５ｉｏｔ層、２は多結晶シリコンより
なる配線、３はＭｏ配線、４は絶縁膜、５は空洞部を示
す。
。 図において、１は５ｉｏｔ層、２は多結晶シリコンより
なる配線、３はＭｏ配線、４は絶縁膜、５は空洞部を示
す。
Claims (1)
- 【特許請求の範囲】 配線パターン形成後、該配線の一部を選択的に切断する
半導体装置の製造方法において、該配線の少くとも一部
をモリブテン（Ｍｏ）、タングステン（Ｗ）、チタン（
Ｔｉ ）、バナジウム（Ｖ）。 りｏ Ａ （Ｃｒ ） ＋鉄（Ｆｅ ）、コバルト（Ｃ
ｏ）。 ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ ）、ニオブ（
Ｎｂ）、ルテニウム（Ｒｕ）＋ ロジウム（Ｒｈ）。 パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、メンタル（
Ｔａ ）、オスミウム（Ｏｓ ）、イリジウム（Ｉｒ）
、白金（ｐｔ）のうちから選ばれた少なくとも一種の金
属又は該金属の合金にエリ形成し、該配線を被覆する絶
縁膜を形成した後に、１絶縁ＩｇＩＩを介してエネルギ
線を照射することにエリ、計金属又は該合金の少くとも
一部を選択的に加熱して化合物として昇華せしめて該配
線を切断することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190353A JPS5892252A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190353A JPS5892252A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892252A true JPS5892252A (ja) | 1983-06-01 |
| JPS611903B2 JPS611903B2 (ja) | 1986-01-21 |
Family
ID=16256774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190353A Granted JPS5892252A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892252A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918658A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 半導体集積回路装置 |
| JPS6231156A (ja) * | 1985-08-02 | 1987-02-10 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62119938A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 冗長性回路を備えた半導体装置 |
| JPH0249450A (ja) * | 1988-03-18 | 1990-02-19 | Digital Equip Corp <Dec> | 集積回路を変更する方法 |
| EP0405849A3 (en) * | 1989-06-30 | 1991-05-02 | American Telephone And Telegraph Company | Severable conductive path in an integrated-circuit device |
| US6163062A (en) * | 1997-10-27 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a metallic fuse member and cutting method thereof with laser light |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310917A (ja) * | 1993-04-22 | 1994-11-04 | Mitsubishi Electric Corp | マイクロストリップ線路装置 |
-
1981
- 1981-11-27 JP JP56190353A patent/JPS5892252A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918658A (ja) * | 1982-07-22 | 1984-01-31 | Nec Corp | 半導体集積回路装置 |
| JPS6231156A (ja) * | 1985-08-02 | 1987-02-10 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62119938A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 冗長性回路を備えた半導体装置 |
| JPH0249450A (ja) * | 1988-03-18 | 1990-02-19 | Digital Equip Corp <Dec> | 集積回路を変更する方法 |
| EP0405849A3 (en) * | 1989-06-30 | 1991-05-02 | American Telephone And Telegraph Company | Severable conductive path in an integrated-circuit device |
| US6163062A (en) * | 1997-10-27 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a metallic fuse member and cutting method thereof with laser light |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS611903B2 (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4217570A (en) | Thin-film microcircuits adapted for laser trimming | |
| US4679310A (en) | Method of making improved metal silicide fuse for integrated circuit structure | |
| JP2618139B2 (ja) | 薄膜抵抗器 | |
| JPS59175763A (ja) | 半導体装置 | |
| JPS63160268A (ja) | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 | |
| FR2567709A1 (fr) | Ensemble a paillette comprenant un substrat de cablage multi-couche | |
| JPS58169940A (ja) | 半導体装置の製造方法 | |
| JPH01184861A (ja) | レーザ光によるトリミング方法 | |
| JPH0144024B2 (ja) | ||
| ATE277424T1 (de) | Schmelzstruktur für eine integrierte schaltungsanordnung | |
| JPH0249450A (ja) | 集積回路を変更する方法 | |
| JPS584819B2 (ja) | ハンドウタイソウチ | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPS63246844A (ja) | 半導体ヒユ−ズ | |
| JPH0328069B2 (ja) | ||
| JPH0332229B2 (ja) | ||
| JPS5892251A (ja) | 半導体装置の製造方法 | |
| JP2508293B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS6193643A (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JP4121362B2 (ja) | コンデンサの容量調節方法及びトリマーコンデンサ | |
| JPH03116755A (ja) | 集積回路装置とその製造方法 | |
| JPH10162714A (ja) | チップヒューズ素子 | |
| JPS5961171A (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 |