JPH0727879B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0727879B2 JPH0727879B2 JP1061557A JP6155789A JPH0727879B2 JP H0727879 B2 JPH0727879 B2 JP H0727879B2 JP 1061557 A JP1061557 A JP 1061557A JP 6155789 A JP6155789 A JP 6155789A JP H0727879 B2 JPH0727879 B2 JP H0727879B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- semiconductor device
- wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 本発明は半導体装置およびその製造方法に関するもので
あって、特に微細コンタクト孔部の平坦化に使用される
ものである。
あって、特に微細コンタクト孔部の平坦化に使用される
ものである。
（従来の技術） 従来、LSIの高密度配線には主としてAl−Si合金をスパ
ッタリング法で成膜したものが用いられている。第３図
を参照してAl−Si合金を用いた従来の配線の形成方法を
説明する。
ッタリング法で成膜したものが用いられている。第３図
を参照してAl−Si合金を用いた従来の配線の形成方法を
説明する。
表面の所定の場所に不純物拡散領域２が形成された半導
体基板１上に例えばSiO2からなる絶縁膜３を堆積する。
そして絶縁膜３の不純物拡散領域２に対応した位置に不
純物拡散領域２とのコンタクト孔４を開孔する（第３図
（ａ）参照）。次にマグネトロン−スパッタリング技術
を用いてAl−Si膜９を堆積させ、選択的にエッチングを
行ってAl−Si配線を形成する（第３図（ｂ）参照）。
体基板１上に例えばSiO2からなる絶縁膜３を堆積する。
そして絶縁膜３の不純物拡散領域２に対応した位置に不
純物拡散領域２とのコンタクト孔４を開孔する（第３図
（ａ）参照）。次にマグネトロン−スパッタリング技術
を用いてAl−Si膜９を堆積させ、選択的にエッチングを
行ってAl−Si配線を形成する（第３図（ｂ）参照）。
（発明が解決しようとする課題） このようなAl−Si配線を多層配線に適用すると、配線層
間の絶縁膜12中にボイド15が形成されやすいという問題
が有った（第３図（ｃ）参照）。
間の絶縁膜12中にボイド15が形成されやすいという問題
が有った（第３図（ｃ）参照）。
また、コンタクト孔４の寸法が微細化してコンタクト孔
のアスペクト比が増大した場合に上述のマグネトロン−
スパッタリング技術を用いてAl−Si膜を形成すると、コ
ンタクト孔内部のAl−Si膜のステップカバレージが極端
に悪化するという問題があった。そこでコンタクト孔４
の内部のAl−Si膜のステップカバレージを向上させるた
めに第４図に示すようにコンタクト孔４の上部の縁に凹
状の丸み3aをつけることが行われている。しかしコンタ
クト孔のアスベクト比が高くなると丸み3aをつけてもコ
ンタクト孔底部でAl−Si膜の断切れが生ずる可能性があ
る（第４図参照）。また、Al−Si膜形成直後は断切れし
ていなくても、ステップカバレージが悪い場合はエレク
トロマイグレーションあるいはストレスマイグレーショ
ンによって断線に至りやすくなって信頼性の低い配線と
なってしまうという問題があった。
のアスペクト比が増大した場合に上述のマグネトロン−
スパッタリング技術を用いてAl−Si膜を形成すると、コ
ンタクト孔内部のAl−Si膜のステップカバレージが極端
に悪化するという問題があった。そこでコンタクト孔４
の内部のAl−Si膜のステップカバレージを向上させるた
めに第４図に示すようにコンタクト孔４の上部の縁に凹
状の丸み3aをつけることが行われている。しかしコンタ
クト孔のアスベクト比が高くなると丸み3aをつけてもコ
ンタクト孔底部でAl−Si膜の断切れが生ずる可能性があ
る（第４図参照）。また、Al−Si膜形成直後は断切れし
ていなくても、ステップカバレージが悪い場合はエレク
トロマイグレーションあるいはストレスマイグレーショ
ンによって断線に至りやすくなって信頼性の低い配線と
なってしまうという問題があった。
本発明は上記問題点を考慮してなされたものであって、
高アスペクト比を有するコンタクト孔においても良好な
ステップカバレージを保つとともに断線の無い高信頼性
を有する半導体装置およびその製造方法を提供すること
を目的とする。
高アスペクト比を有するコンタクト孔においても良好な
ステップカバレージを保つとともに断線の無い高信頼性
を有する半導体装置およびその製造方法を提供すること
を目的とする。
（課題を解決するための手段） 第１の発明は、半導体基板上に堆積された絶縁膜の所定
領域にコンタクト孔が開孔されている半導体装置におい
て、コンタクト孔の底部および内壁部に半導体基板およ
び絶縁膜との反応を抑えるバリア膜を形成した後、半導
体基板を加熱して所定の温度に保ちながらコンタクト孔
を第１の金属膜で充填し、その後全面に第２の金属膜を
堆積してパターニングを行って前記第１の金属膜で充填
されたコンタクト孔上を通る配線路を形成したことを特
徴とする。
領域にコンタクト孔が開孔されている半導体装置におい
て、コンタクト孔の底部および内壁部に半導体基板およ
び絶縁膜との反応を抑えるバリア膜を形成した後、半導
体基板を加熱して所定の温度に保ちながらコンタクト孔
を第１の金属膜で充填し、その後全面に第２の金属膜を
堆積してパターニングを行って前記第１の金属膜で充填
されたコンタクト孔上を通る配線路を形成したことを特
徴とする。
第２の発明による半導体装置の製造方法は、半導体基板
上に堆積された絶縁膜の所定領域にコンタクト孔を開孔
した後、このコンタクト孔の底部および内壁に前記半導
体基板及び絶縁膜との反応を抑えるバリア膜を形成する
工程と、半導体基板を加熱して所定の温度に保ちながら
コンタクト孔を第１の金属膜で充填する工程と、全面に
第２の金属膜を堆積し、パターニングを行って前記第１
の金属膜で充填されたコンタクト孔上を通る配線路を形
成する工程とを備えていることを特徴とする。
上に堆積された絶縁膜の所定領域にコンタクト孔を開孔
した後、このコンタクト孔の底部および内壁に前記半導
体基板及び絶縁膜との反応を抑えるバリア膜を形成する
工程と、半導体基板を加熱して所定の温度に保ちながら
コンタクト孔を第１の金属膜で充填する工程と、全面に
第２の金属膜を堆積し、パターニングを行って前記第１
の金属膜で充填されたコンタクト孔上を通る配線路を形
成する工程とを備えていることを特徴とする。
（作用） このように構成された本発明の半導体装置によれば、コ
ンタクト孔の底部および内壁部にバリア膜を形成した
後、半導体基板を加熱して所定の温度に保ちながら上記
コンタクト孔を第１の金属膜で充填する。この時、上記
バリア膜は半導体基板と第１の金属膜との反応を抑え、
接合破壊を防ぐ働きをする。その後全面に第２の金属膜
を堆積しパターニングを行うことによって第１の金属膜
で充填されたコンタクト孔上を通る配線路が形成され
る。これにより高アスペクト比を有するコンタクト孔に
おいても良好なステップカバレージを保つとともに断線
のない信頼性の高い半導体装置を得ることができる。
ンタクト孔の底部および内壁部にバリア膜を形成した
後、半導体基板を加熱して所定の温度に保ちながら上記
コンタクト孔を第１の金属膜で充填する。この時、上記
バリア膜は半導体基板と第１の金属膜との反応を抑え、
接合破壊を防ぐ働きをする。その後全面に第２の金属膜
を堆積しパターニングを行うことによって第１の金属膜
で充填されたコンタクト孔上を通る配線路が形成され
る。これにより高アスペクト比を有するコンタクト孔に
おいても良好なステップカバレージを保つとともに断線
のない信頼性の高い半導体装置を得ることができる。
また上述のように構成された第２の発明の半導体装置の
製造方法によればコンタクト孔の底部および内壁部にバ
リア膜が形成される。その後、半導体基板を加熱して所
定の温度に保ちながらコンタクト孔が第１の金属膜で充
填される。そして全面に第２の金属膜を堆積し、パター
ニングを行うことにより第１の金属膜で充填されたコン
タクト孔上を通る配線路が形成される。これにより高ア
スペクト比を有するコンタクト孔においても良好なステ
ップカバレージを保つことができるとともに断線のない
信頼性の高い半導体装置を得ることができる。
製造方法によればコンタクト孔の底部および内壁部にバ
リア膜が形成される。その後、半導体基板を加熱して所
定の温度に保ちながらコンタクト孔が第１の金属膜で充
填される。そして全面に第２の金属膜を堆積し、パター
ニングを行うことにより第１の金属膜で充填されたコン
タクト孔上を通る配線路が形成される。これにより高ア
スペクト比を有するコンタクト孔においても良好なステ
ップカバレージを保つことができるとともに断線のない
信頼性の高い半導体装置を得ることができる。
（実施例） 本発明による半導体装置の製造方法の一実施例を第１図
を参照して説明する。
を参照して説明する。
まず例えばSiからなる半導体基板（以下、単に基板とも
いう）１上に堆積された例えば厚さが1.8μｍのシリコ
ン酸化膜からなる絶縁膜３に、基板１の表面に形成され
た不純物拡散領域２に対応したコンタクト孔４を設ける
（第１図（ａ）参照）。なお、コンタクト孔上部には例
えば6000Åの凹状の丸み3aがつけられている（第１図
（ａ）参照）。その後、コンタクト孔４の底部および内
壁部に例えばTi層５およびTiN層６からなるバリア膜を
形成する（第１図（ｂ）参照）。そして基板１を所定の
温度（例えば約500〜550℃の温度範囲）に保持しなが
ら、コンタクト孔４が埋込まれるようにマグネトロン−
スパッタリング法を用いてAl−Si膜７を堆積する（第１
図（ｃ）参照）。これにより、ターゲットから飛来する
スパッタリング粒子の基板表面におけるマイグレーショ
ン効果が促進され、コンタクト孔４が埋込まれる。な
お、基板を550℃以上に加熱すると、Al−Si膜７が一旦
溶融してしまい、再度凝固する際に表面張力によってコ
ンタクト孔４の内部で球状塊になってしまう。また、50
0℃以下の温度ではAl−Si膜７の基板表面におけるマイ
グレーション効果は小さく、高アスペクト比のコンタク
ト孔４の埋込は不可能となる。
いう）１上に堆積された例えば厚さが1.8μｍのシリコ
ン酸化膜からなる絶縁膜３に、基板１の表面に形成され
た不純物拡散領域２に対応したコンタクト孔４を設ける
（第１図（ａ）参照）。なお、コンタクト孔上部には例
えば6000Åの凹状の丸み3aがつけられている（第１図
（ａ）参照）。その後、コンタクト孔４の底部および内
壁部に例えばTi層５およびTiN層６からなるバリア膜を
形成する（第１図（ｂ）参照）。そして基板１を所定の
温度（例えば約500〜550℃の温度範囲）に保持しなが
ら、コンタクト孔４が埋込まれるようにマグネトロン−
スパッタリング法を用いてAl−Si膜７を堆積する（第１
図（ｃ）参照）。これにより、ターゲットから飛来する
スパッタリング粒子の基板表面におけるマイグレーショ
ン効果が促進され、コンタクト孔４が埋込まれる。な
お、基板を550℃以上に加熱すると、Al−Si膜７が一旦
溶融してしまい、再度凝固する際に表面張力によってコ
ンタクト孔４の内部で球状塊になってしまう。また、50
0℃以下の温度ではAl−Si膜７の基板表面におけるマイ
グレーション効果は小さく、高アスペクト比のコンタク
ト孔４の埋込は不可能となる。
上述のAl−Si膜が形成される際にTi層５およびTiN層か
らなるバリア膜は次の２つの役割をはたす。
らなるバリア膜は次の２つの役割をはたす。
（１）Al−Si膜７と半導体基板１および絶縁膜３のSiと
の反応を抑え、接合破壊を防ぐ。
の反応を抑え、接合破壊を防ぐ。
（２）TiN層６が赤外線を吸収することにより、基板１
の加熱を効率良く行うことができる。
の加熱を効率良く行うことができる。
なおターゲット材料としては、Alに１％のSiを添加した
合金が最適である。純AlまたはSi含有量の高いAl−Si合
金は上記の温度マージンが狭く実用化には適さない。
合金が最適である。純AlまたはSi含有量の高いAl−Si合
金は上記の温度マージンが狭く実用化には適さない。
また、基板とターゲット間距離を長くしてコンタクト孔
に入射するスパッタリング粒子の垂直成分を増やしたほ
うが、より高アスペクト比のコンタクト孔４に対しても
コンタクト底部にボイドが形成されないように埋込みが
可能となる。
に入射するスパッタリング粒子の垂直成分を増やしたほ
うが、より高アスペクト比のコンタクト孔４に対しても
コンタクト底部にボイドが形成されないように埋込みが
可能となる。
こうしたAl−Si膜７は、結晶粒径が大きく約10μｍ程度
にまで成長する。この為、エレクトロマイグレーション
には強いがストレスマイグレーションに対して弱くなる
可能性がある。更に、Al−Si膜７の結晶粒界には高抵抗
のSiが析出するため配線抵抗も増大し、こうしたAl−Si
膜を配線に使用するのは困難である。そこでコンタクト
部以外のAl−Si膜を除去する必要がある。
にまで成長する。この為、エレクトロマイグレーション
には強いがストレスマイグレーションに対して弱くなる
可能性がある。更に、Al−Si膜７の結晶粒界には高抵抗
のSiが析出するため配線抵抗も増大し、こうしたAl−Si
膜を配線に使用するのは困難である。そこでコンタクト
部以外のAl−Si膜を除去する必要がある。
Al−Si膜７を形成した後、リン酸を用いてAl−Si膜７を
エッチオフし、コンタクト孔４の内部にのみAl−Si膜7a
を残す（第１図（ｄ）参照）。その後、Al−Si膜7aおよ
びTiN膜６の表面をArイオンを用いてエッチングし自然
酸化膜を除去した後、真空中で配線用のAl−Si−Cu膜８
を約8000Åの厚さで堆積する（第１図（ｅ）参照）。こ
うして、高アスペクト比のコンタクト孔４上においても
断切れのない、信頼性の高い配線が形成される。その
後、このAl−Si−Cu膜８をパターニングし配線とした
後、この配線上に絶縁膜12を形成すると、ボイドのない
絶縁膜が形成される（第１図（ｆ）参照）。
エッチオフし、コンタクト孔４の内部にのみAl−Si膜7a
を残す（第１図（ｄ）参照）。その後、Al−Si膜7aおよ
びTiN膜６の表面をArイオンを用いてエッチングし自然
酸化膜を除去した後、真空中で配線用のAl−Si−Cu膜８
を約8000Åの厚さで堆積する（第１図（ｅ）参照）。こ
うして、高アスペクト比のコンタクト孔４上においても
断切れのない、信頼性の高い配線が形成される。その
後、このAl−Si−Cu膜８をパターニングし配線とした
後、この配線上に絶縁膜12を形成すると、ボイドのない
絶縁膜が形成される（第１図（ｆ）参照）。
以上説明したように本実施例によれば高アスペクト比を
有するコンタクト孔においても良好なステップカバレー
ジを保つとともに断線の無い高信頼性を有する半導体装
置を得ることができる。
有するコンタクト孔においても良好なステップカバレー
ジを保つとともに断線の無い高信頼性を有する半導体装
置を得ることができる。
なお通常の配線パターンにおいては、コンタクト孔４の
周辺は第２図に示すようにコンタクト余裕20aを必要と
するが、本発明を用いると第２図（ｂ）に示すようにコ
ンタクト余裕が不要となり、配線の微細化を行うことが
できる。何故ならば、仮に配線８とコンタクト孔４とに
関して位置合せズレが生じても（第２図（ｃ）および
（ｄ）参照）、異方性エッチングを用いて配線８のパタ
ーンニングを行う際に第２図（ｅ）に示すようにコンタ
クト孔４に埋込まれたAl−Si膜7aがオーバーエッチング
を阻止する役割を果たすからである。
周辺は第２図に示すようにコンタクト余裕20aを必要と
するが、本発明を用いると第２図（ｂ）に示すようにコ
ンタクト余裕が不要となり、配線の微細化を行うことが
できる。何故ならば、仮に配線８とコンタクト孔４とに
関して位置合せズレが生じても（第２図（ｃ）および
（ｄ）参照）、異方性エッチングを用いて配線８のパタ
ーンニングを行う際に第２図（ｅ）に示すようにコンタ
クト孔４に埋込まれたAl−Si膜7aがオーバーエッチング
を阻止する役割を果たすからである。
また、本発明を多層配線に応用すればコンタクト孔４の
上部の層間絶縁膜にボイドの生じない信頼性の高いデバ
イスを得ることが可能となる。
上部の層間絶縁膜にボイドの生じない信頼性の高いデバ
イスを得ることが可能となる。
本発明によれば高アスペクト比を有するコンタクト孔に
おいても良好なステップカバレージを保つとともに断線
の無い信頼性の高い半導体装置を得ることができる。
おいても良好なステップカバレージを保つとともに断線
の無い信頼性の高い半導体装置を得ることができる。
第１図は本発明による半導体装置の製造工程を示す断面
図、第２図（ａ）は従来の半導体装置のコンタクト孔と
配線との関係を示す図、第２図（ｂ）および（ｃ）は本
発明の半導体装置のコンタクト孔と配線との関係を示す
図、第２図（ｄ）および（ｅ）は第２図（ｃ）に示した
Ｘ−Ｘ′線で切断した場合の半導体装置の断面図、第３
図は従来の半導体装置の製造工程を示す断面図、第４図
は高アスペクト比を有する従来の半導体装置の断面図で
ある。 １……半導体基板、２……不純物拡散領域、３……絶縁
膜、５……Ti層、６……TiN層、7,7a……Al−Si膜、８
……Al−Si−Cu膜、12……保護膜。
図、第２図（ａ）は従来の半導体装置のコンタクト孔と
配線との関係を示す図、第２図（ｂ）および（ｃ）は本
発明の半導体装置のコンタクト孔と配線との関係を示す
図、第２図（ｄ）および（ｅ）は第２図（ｃ）に示した
Ｘ−Ｘ′線で切断した場合の半導体装置の断面図、第３
図は従来の半導体装置の製造工程を示す断面図、第４図
は高アスペクト比を有する従来の半導体装置の断面図で
ある。 １……半導体基板、２……不純物拡散領域、３……絶縁
膜、５……Ti層、６……TiN層、7,7a……Al−Si膜、８
……Al−Si−Cu膜、12……保護膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−104165（ＪＰ，Ａ) 特開 昭53−54988（ＪＰ，Ａ) 特開 昭61−102733（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板上に堆積された絶縁膜の所定領
域にコンタクト孔を開孔した後、このコンタクト孔の底
部および内壁部に前記半導体基板および絶縁膜との反応
を抑えるバリア膜を形成する工程と、 前記半導体基板を加熱して500℃からA1−Si材が溶融し
ない温度までの温度範囲に保ちながらスパッタリング法
を用いて前記コンタクト孔をA1−Siの材料からなる第１
の金属膜で充填する工程と、 全面に第２の金属膜を堆積し、パターニングを行って前
記第１の金属膜で充填されたコンタクト孔上を通る配線
路を形成する工程と、 を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061557A JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
| KR1019900003412A KR940001504B1 (ko) | 1989-03-14 | 1990-03-14 | 반도체장치 및 그 제조방법 |
| EP19900104814 EP0387835A3 (en) | 1989-03-14 | 1990-03-14 | Semiconductor device and method of manufacturing the same |
| US07/673,265 US5254872A (en) | 1989-03-14 | 1991-03-21 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061557A JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239665A JPH02239665A (ja) | 1990-09-21 |
| JPH0727879B2 true JPH0727879B2 (ja) | 1995-03-29 |
Family
ID=13174530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061557A Expired - Fee Related JPH0727879B2 (ja) | 1989-03-14 | 1989-03-14 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0387835A3 (ja) |
| JP (1) | JPH0727879B2 (ja) |
| KR (1) | KR940001504B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| KR950010042B1 (ko) * | 1991-06-27 | 1995-09-06 | 삼성전자주식회사 | 반도체 장치의 금속 배선층 형성방법 |
| US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
| KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
| US5738917A (en) * | 1995-02-24 | 1998-04-14 | Advanced Micro Devices, Inc. | Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer |
| KR0183729B1 (ko) * | 1995-08-18 | 1999-04-15 | 김광호 | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 |
| US5918149A (en) * | 1996-02-16 | 1999-06-29 | Advanced Micro Devices, Inc. | Deposition of a conductor in a via hole or trench |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354988A (en) * | 1976-10-29 | 1978-05-18 | Fujitsu Ltd | Production of semiconductor device |
| JPH0719885B2 (ja) * | 1985-10-31 | 1995-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0261846B1 (en) * | 1986-09-17 | 1992-12-02 | Fujitsu Limited | Method of forming a metallization film containing copper on the surface of a semiconductor device |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
-
1989
- 1989-03-14 JP JP1061557A patent/JPH0727879B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-14 EP EP19900104814 patent/EP0387835A3/en not_active Ceased
- 1990-03-14 KR KR1019900003412A patent/KR940001504B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001504B1 (ko) | 1994-02-23 |
| KR900015277A (ko) | 1990-10-26 |
| EP0387835A2 (en) | 1990-09-19 |
| EP0387835A3 (en) | 1991-01-02 |
| JPH02239665A (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847674A (en) | High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| US4962060A (en) | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| EP0147203B1 (en) | Method of forming multilayer interconnections for a semiconductor device | |
| US5254872A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0727879B2 (ja) | 半導体装置の製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP3061823B2 (ja) | 集積回路の配線面の間の接触形成方 | |
| JP2797933B2 (ja) | 半導体装置の製造方法 | |
| JPH065715A (ja) | 配線層の形成方法 | |
| US5554888A (en) | Semiconductor device wiring structure | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP2897827B2 (ja) | 半導体装置の多層配線構造 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0691086B2 (ja) | 半導体装置の製造方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPS632144B2 (ja) | ||
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPS60186038A (ja) | 半導体装置 | |
| JP3515013B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |