JPH0770816B2 - 回路基板の製法 - Google Patents
回路基板の製法Info
- Publication number
- JPH0770816B2 JPH0770816B2 JP61276314A JP27631486A JPH0770816B2 JP H0770816 B2 JPH0770816 B2 JP H0770816B2 JP 61276314 A JP61276314 A JP 61276314A JP 27631486 A JP27631486 A JP 27631486A JP H0770816 B2 JPH0770816 B2 JP H0770816B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- circuit board
- resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体装置の製造の際使用する回路基
板の製法に関する。
板の製法に関する。
本発明は、回路基板の製法であり、無電解Auメッキを施
す前に下層のNi層の外周部がレジストで被覆されるよう
にレジスト層を形成しておくことにより、メッキ中にお
けるCuパターンの侵食を防止することができるようにし
たものである。
す前に下層のNi層の外周部がレジストで被覆されるよう
にレジスト層を形成しておくことにより、メッキ中にお
けるCuパターンの侵食を防止することができるようにし
たものである。
従来、プリント基板や銅厚膜基板にAuのワイヤボンディ
ングを行うために、電気メッキ用のリードを引き回し、
メッキ部以外をレジストで覆った後、NiとAuを順に電気
メッキしていた。しかし、この方法による場合、メッキ
用リードを形成しなければならず、パターンの微細化と
超高密度実装化に対応できないという問題点があった。
また、ボンディングパッド部のみにNiとAuの電気メッキ
を施すと、チップ部品を実装するためのランドにおいて
Cuパターンが露出するため、半田ぬれ性が劣化したり、
保存期間が短くなるという問題点が生じていた。そこ
で、このような問題点を解決するために、近年無電解の
NiとAuのメッキによるボンディングパッドの形成が提案
されている。
ングを行うために、電気メッキ用のリードを引き回し、
メッキ部以外をレジストで覆った後、NiとAuを順に電気
メッキしていた。しかし、この方法による場合、メッキ
用リードを形成しなければならず、パターンの微細化と
超高密度実装化に対応できないという問題点があった。
また、ボンディングパッド部のみにNiとAuの電気メッキ
を施すと、チップ部品を実装するためのランドにおいて
Cuパターンが露出するため、半田ぬれ性が劣化したり、
保存期間が短くなるという問題点が生じていた。そこ
で、このような問題点を解決するために、近年無電解の
NiとAuのメッキによるボンディングパッドの形成が提案
されている。
第２図に示すように、上述した無電解メッキによるボン
ディングパッド(1)の形成は、絶縁基板(2)上にCuパター
ン(3)を形成した後、開口部(4)を有するレジスト層(5)
を形成し、この開口部(4)にNi層(6)とAu層(7)を順に形
成することにより行っている。しかし、従来の製法によ
る場合、特にAuの無電解メッキの際、高温且つ高アルカ
リのメッキ液を使用するため、メッキ液がレジスト(5)
とNi層(6)の境界面を通ってCuを侵食することにより、C
uパターン(3)の欠損が生じ、実用化できなくなるという
問題が起きていた。
ディングパッド(1)の形成は、絶縁基板(2)上にCuパター
ン(3)を形成した後、開口部(4)を有するレジスト層(5)
を形成し、この開口部(4)にNi層(6)とAu層(7)を順に形
成することにより行っている。しかし、従来の製法によ
る場合、特にAuの無電解メッキの際、高温且つ高アルカ
リのメッキ液を使用するため、メッキ液がレジスト(5)
とNi層(6)の境界面を通ってCuを侵食することにより、C
uパターン(3)の欠損が生じ、実用化できなくなるという
問題が起きていた。
本発明は、上記問題点を解決することができる回路基板
の製法を提供するものである。
の製法を提供するものである。
本発明に係る回路基板の製法においては、絶縁基板（1
1）上に形成されたCuパターン（12）上に開口部（14）
を有する永久レジスト層（15）を形成する工程と、開口
部（14）におけるCuパターン（12）上に無電解Niメッキ
を施してNi層（16）を形成する工程と、このNi層（16）
の外周部（18）がレジストで被覆されるようにメッキ用
のレジスト層（19）を形成する工程と、レジスト層（1
9）が形成されていないNi層（16）上の開口部（20）に
無電解Auメッキを施してAu層（21）を形成する工程と、
レジスト層（19）を除去してボンディングパッド（22）
を形成する工程を有する。
1）上に形成されたCuパターン（12）上に開口部（14）
を有する永久レジスト層（15）を形成する工程と、開口
部（14）におけるCuパターン（12）上に無電解Niメッキ
を施してNi層（16）を形成する工程と、このNi層（16）
の外周部（18）がレジストで被覆されるようにメッキ用
のレジスト層（19）を形成する工程と、レジスト層（1
9）が形成されていないNi層（16）上の開口部（20）に
無電解Auメッキを施してAu層（21）を形成する工程と、
レジスト層（19）を除去してボンディングパッド（22）
を形成する工程を有する。
上記製法において、レジスト（19）で被覆すべきNi層
（16）の外周部（18）の大きさは、無電解Auメッキの
際、高温と高アルカリのメッキ液によるCuパターン（1
2）の侵食を防ぐことができる大きさとする。
（16）の外周部（18）の大きさは、無電解Auメッキの
際、高温と高アルカリのメッキ液によるCuパターン（1
2）の侵食を防ぐことができる大きさとする。
本発明によれば、無電解Auメッキを行う際において、Ni
層（16）の外周部（18）に及んでメッキ用のレジスト層
（19）が形成されているため、この部分におけるレジス
トによって高温且つ高アルカリのメッキ液が永久レジス
ト層（15）とNi層（16）との境界面からCuパターン（1
2）に侵入するのを阻止することができる。
層（16）の外周部（18）に及んでメッキ用のレジスト層
（19）が形成されているため、この部分におけるレジス
トによって高温且つ高アルカリのメッキ液が永久レジス
ト層（15）とNi層（16）との境界面からCuパターン（1
2）に侵入するのを阻止することができる。
図面を参照して本発明の１実施例を説明する。
先ず第１図Ａに示すように、絶縁基板（11）上にCuパタ
ーン（12）を形成した後、このCuパターン（12）上にチ
ップランドを形成すべき開口部（13）及びボンディング
パッドを形成すべき開口部（14）を除いて永久レジスト
層（15）を形成する。
ーン（12）を形成した後、このCuパターン（12）上にチ
ップランドを形成すべき開口部（13）及びボンディング
パッドを形成すべき開口部（14）を除いて永久レジスト
層（15）を形成する。
次に第１図Ｂに示すように、開口部（13），（14）にお
けるCuパターン（12）上に中性液中で無電解メッキを施
して厚さ0.1〜10μのNi層（16）を形成する。（17）は
チップ部品を実装するための半田付性の良いチップラン
ドである。
けるCuパターン（12）上に中性液中で無電解メッキを施
して厚さ0.1〜10μのNi層（16）を形成する。（17）は
チップ部品を実装するための半田付性の良いチップラン
ドである。
次に第１図Ｃに示すように、ボンディングパッドを形成
すべき開口部（14）において、Ni層（16）の外周部（1
8）もレジストで被覆されるようにその他の開口部（1
3）上と永久レジスト層（15）上にメッキ用のレジスト
層（19）を形成する。（20）は、このレジスト層（19）
によって形成されたNi層（16）上の開口部である。
すべき開口部（14）において、Ni層（16）の外周部（1
8）もレジストで被覆されるようにその他の開口部（1
3）上と永久レジスト層（15）上にメッキ用のレジスト
層（19）を形成する。（20）は、このレジスト層（19）
によって形成されたNi層（16）上の開口部である。
次に第１図Ｄに示すように、下記組成より成るメッキ液
を使用してこの開口部（20）に無電解Auメッキを施し、
厚さ0.1〜２μのAu層（21）を形成する。
を使用してこの開口部（20）に無電解Auメッキを施し、
厚さ0.1〜２μのAu層（21）を形成する。
〈メッキ液の組成〉 メッキ液の温度は、75〜80℃である。
次に第１図Ｅに示すように、レジスト層（19）を除去す
ることにより、ボンディングパッド（22）を形成し、本
実施例に係る回路基板（23）を作製する。
ることにより、ボンディングパッド（22）を形成し、本
実施例に係る回路基板（23）を作製する。
本発明によれば、無電解メッキでボンディングパッドを
形成する際、特にAu層を形成するためのメッキ液による
Cuパターンの侵食を防止することができる。これによ
り、半導体装置の微細化に対応することが可能になる。
また、チップランドの半田付性を良好にすることがで
き、更に回路基板の保存期間を延ばすこともできる。従
って、本発明によれば超高密度ダイレクトボンディング
用の回路基板が得られる。
形成する際、特にAu層を形成するためのメッキ液による
Cuパターンの侵食を防止することができる。これによ
り、半導体装置の微細化に対応することが可能になる。
また、チップランドの半田付性を良好にすることがで
き、更に回路基板の保存期間を延ばすこともできる。従
って、本発明によれば超高密度ダイレクトボンディング
用の回路基板が得られる。
第１図は実施例の工程図、第２図は従来例の断面図であ
る。 （11）は絶縁基板、（12）はCuパターン、（14）は開口
部、（15）は永久レジスト層、（16）はNi層、（18）は
外周部、（19）はレジスト層、（20）は開口部、（21）
はAu層、（22）はボンディングパッド、（23）は回路基
板である。
る。 （11）は絶縁基板、（12）はCuパターン、（14）は開口
部、（15）は永久レジスト層、（16）はNi層、（18）は
外周部、（19）はレジスト層、（20）は開口部、（21）
はAu層、（22）はボンディングパッド、（23）は回路基
板である。
Claims (1)
- 【請求項１】絶縁基板上に形成されたCuパターン上に開
口部を有する永久レジスト層を形成する工程と、 上記開口部における上記Cuパターン上に無電解Niメッキ
を施してNi層を形成する工程と、 上記Ni層の外周部がレジストで被覆されるようにレジス
ト層を形成する工程と、 上記レジスト層が形成されていない上記Ni層上の開口部
に無電解Auメッキを施してAu層を形成する工程と、 上記レジスト層を除去してボンディングパッドを形成す
る工程 を有する回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276314A JPH0770816B2 (ja) | 1986-11-19 | 1986-11-19 | 回路基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276314A JPH0770816B2 (ja) | 1986-11-19 | 1986-11-19 | 回路基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63128788A JPS63128788A (ja) | 1988-06-01 |
| JPH0770816B2 true JPH0770816B2 (ja) | 1995-07-31 |
Family
ID=17567726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61276314A Expired - Fee Related JPH0770816B2 (ja) | 1986-11-19 | 1986-11-19 | 回路基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770816B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11767616B2 (en) | 2017-08-18 | 2023-09-26 | Glen Raven, Inc. | Acrylic compositions including a hindered amine light stabilizer and methods of making and using the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618220B2 (ja) * | 1988-01-29 | 1994-03-09 | イビデン株式会社 | チップオンボード |
| JPH0271590A (ja) * | 1988-09-06 | 1990-03-12 | Mitsubishi Electric Corp | ハイブリッドｉｃ用基板 |
| JPH03173144A (ja) * | 1989-11-30 | 1991-07-26 | Nippon Micron Kk | ボンデング用基板とボンデング用無電解金メッキ |
| US5235139A (en) * | 1990-09-12 | 1993-08-10 | Macdermid, Incorprated | Method for fabricating printed circuits |
| JP2008118162A (ja) * | 2008-01-29 | 2008-05-22 | Ibiden Co Ltd | プリント配線板 |
-
1986
- 1986-11-19 JP JP61276314A patent/JPH0770816B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11767616B2 (en) | 2017-08-18 | 2023-09-26 | Glen Raven, Inc. | Acrylic compositions including a hindered amine light stabilizer and methods of making and using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63128788A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| US6306685B1 (en) | Method of molding a bump chip carrier and structure made thereby | |
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP3879135B2 (ja) | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 | |
| JPH0770816B2 (ja) | 回路基板の製法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| US6376054B1 (en) | Surface metallization structure for multiple chip test and burn-in | |
| JP2872548B2 (ja) | 半導体装置の製造方法 | |
| JP3358114B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08293661A (ja) | セラミックス回路基板及びその製造方法 | |
| JP3019556B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP3816928B2 (ja) | 配線基板の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH1012619A (ja) | 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置 | |
| JPH11346054A (ja) | 回路基板の接合方法及び回路付きサスペンション基板 | |
| JPH07240420A (ja) | バンプ電極付き半導体装置およびその形成方法 | |
| JPH05183083A (ja) | リードフレーム及びその製造法 | |
| JP2000106380A (ja) | バンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |