JPH0771192B2 - 高圧回路 - Google Patents
高圧回路Info
- Publication number
- JPH0771192B2 JPH0771192B2 JP62068851A JP6885187A JPH0771192B2 JP H0771192 B2 JPH0771192 B2 JP H0771192B2 JP 62068851 A JP62068851 A JP 62068851A JP 6885187 A JP6885187 A JP 6885187A JP H0771192 B2 JPH0771192 B2 JP H0771192B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- distortion correction
- high voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン等の高圧回路に関するものであ
る。
る。
従来、テレビジョン等の高圧回路として、低価格化、省
電力化を目的として高圧発生回路と水平偏向回路とを共
用し、高圧安定化回路として、帰線期間を制御する回路
が知られている。（特開昭59−44177号，特開昭59−104
864号）。
電力化を目的として高圧発生回路と水平偏向回路とを共
用し、高圧安定化回路として、帰線期間を制御する回路
が知られている。（特開昭59−44177号，特開昭59−104
864号）。
上記従来技術は、左右糸巻歪補正を水平偏向回路の電源
電圧を変調する方式で行った場合について配慮がされて
おらず、高圧安定化制御と歪補正制御を独立に動作させ
ることができないという問題があった。
電圧を変調する方式で行った場合について配慮がされて
おらず、高圧安定化制御と歪補正制御を独立に動作させ
ることができないという問題があった。
本発明の目的は上記従来技術の欠点を除去し、歪補正制
御と高圧安定化制御を独立に動作させることができる高
圧回路を提供することにある。
御と高圧安定化制御を独立に動作させることができる高
圧回路を提供することにある。
〔問題点を解決するための手段〕 上記目的は、フライバックトランスの２次側の低圧側端
子に加算電圧源を設け、この加算電圧源を高圧検出信号
と歪補正信号で制御することにより、達成される。
子に加算電圧源を設け、この加算電圧源を高圧検出信号
と歪補正信号で制御することにより、達成される。
フライバックトランスの２次側の低圧側端子に設けた加
算電圧源は、まず高圧検出信号によって高圧が低下すれ
ば加算電圧源の出力電圧が上昇する様に制御され高圧安
定化の動作を行う。また、歪補正信号によって加算電圧
源の出力電圧を変調し、歪補正のための電源電圧変調に
よる高圧出力電圧の変調を２次側で相殺する動作を行
う。
算電圧源は、まず高圧検出信号によって高圧が低下すれ
ば加算電圧源の出力電圧が上昇する様に制御され高圧安
定化の動作を行う。また、歪補正信号によって加算電圧
源の出力電圧を変調し、歪補正のための電源電圧変調に
よる高圧出力電圧の変調を２次側で相殺する動作を行
う。
以上により、電源電圧変調による歪補正制御と高圧安定
化制御を独立に動作させることができる。
化制御を独立に動作させることができる。
以下、本発明の一実施例を第１図及び第４図により説明
する。
する。
第１図において、１はスイッチングパルス入力端子、２
は水平偏向出力トランジスタ、３はダンパーダイオー
ド、４は共振コンデンサ、５は水平偏向コイル、６はフ
ライバックトランス、７は高圧整流ダイオード、８は高
圧出力端子、9,10は高圧分割抵抗器、11は結合コンデン
サ、12は加算電圧源制御回路、13は加算電圧源、14は基
準電圧源、15.16はコンデンサ、17は電源変調回路、18
は増幅回路、19は電源入力端子、20は歪補正信号入力端
子である。
は水平偏向出力トランジスタ、３はダンパーダイオー
ド、４は共振コンデンサ、５は水平偏向コイル、６はフ
ライバックトランス、７は高圧整流ダイオード、８は高
圧出力端子、9,10は高圧分割抵抗器、11は結合コンデン
サ、12は加算電圧源制御回路、13は加算電圧源、14は基
準電圧源、15.16はコンデンサ、17は電源変調回路、18
は増幅回路、19は電源入力端子、20は歪補正信号入力端
子である。
次に図を用いて動作を説明する。
スイッチングパルス入力端子１にスイッチングパルス
（通常は水平同期パルス）が入力されると、水平偏向出
力トランジスタ２はスイッチング動作し、水平偏向コイ
ル５及びフライバックトランス６の１次側にのこぎり波
電流が流れ、２次側に高電圧が誘起される。整流ダイオ
ード１によりこの高電圧を整流して電圧V2を得、加算電
圧源13の出力電圧Vaと加算した形で高圧出力端子８に直
流高電圧EHVが出力される。高圧出力端子８に出力され
る直流高電圧EHVは、抵抗器9.10により分割され、加算
電圧源制御回路12の一方の入力として加えられる。加算
電圧源制御回路12のもう一方の入力として、基準電圧源
14からの基準電圧が加えられ、加算電圧源制御回路12は
その２つの入力電圧が等しくなる様に加算電圧源13を負
帰還制御し、高圧出力端子８から出力される直流高電圧
EHVを高圧負荷の変化によらず一定に安定化させてい
る。
（通常は水平同期パルス）が入力されると、水平偏向出
力トランジスタ２はスイッチング動作し、水平偏向コイ
ル５及びフライバックトランス６の１次側にのこぎり波
電流が流れ、２次側に高電圧が誘起される。整流ダイオ
ード１によりこの高電圧を整流して電圧V2を得、加算電
圧源13の出力電圧Vaと加算した形で高圧出力端子８に直
流高電圧EHVが出力される。高圧出力端子８に出力され
る直流高電圧EHVは、抵抗器9.10により分割され、加算
電圧源制御回路12の一方の入力として加えられる。加算
電圧源制御回路12のもう一方の入力として、基準電圧源
14からの基準電圧が加えられ、加算電圧源制御回路12は
その２つの入力電圧が等しくなる様に加算電圧源13を負
帰還制御し、高圧出力端子８から出力される直流高電圧
EHVを高圧負荷の変化によらず一定に安定化させてい
る。
電源変調回路17は左右糸巻歪補正などの歪補正を行うも
ので、電源入力端子19に入力された電源電圧EBを歪補正
信号入力端子20に入力された垂直パラボラ信号などの歪
補正信号で第４図（ａ）のように変調することにより、
水平偏向コイル５を流れるのこぎり波電流IHを第４図
（ｂ）のように変調する構成となっている。
ので、電源入力端子19に入力された電源電圧EBを歪補正
信号入力端子20に入力された垂直パラボラ信号などの歪
補正信号で第４図（ａ）のように変調することにより、
水平偏向コイル５を流れるのこぎり波電流IHを第４図
（ｂ）のように変調する構成となっている。
この電源電圧変調によりフライバックパルスVcが第４図
（ｃ）のように変調され、フライバックトランス６の２
次側に発生する高電圧V2も歪補正信号で変調されること
になる。この高電圧の変調は、前記負帰還制御では応答
速度の点から十分補正できないため、本発明では歪補正
信号を増幅回路18で適当な信号レベルに増幅した後、結
合コンデンサ11を介して加算電圧源制御回路12の一方の
人力として加えている。これにより、加算電圧源13の出
力電圧Vaを歪補正信号で第４図（ｅ）のように変調し、
高電圧V2の変調を相殺し、一定の電圧EHVを得ている。
（ｃ）のように変調され、フライバックトランス６の２
次側に発生する高電圧V2も歪補正信号で変調されること
になる。この高電圧の変調は、前記負帰還制御では応答
速度の点から十分補正できないため、本発明では歪補正
信号を増幅回路18で適当な信号レベルに増幅した後、結
合コンデンサ11を介して加算電圧源制御回路12の一方の
人力として加えている。これにより、加算電圧源13の出
力電圧Vaを歪補正信号で第４図（ｅ）のように変調し、
高電圧V2の変調を相殺し、一定の電圧EHVを得ている。
第２図は、電源変調回路17の具体的な回路例を示してい
る。第２図において、21.22.27は低抗器、23は電源制御
トランジスタ、24は電源変調出力端子、25はトランジス
タであり、歪補正信号入力端子20に入力した歪補正信号
により、電源制御トランジスタ23のベース電圧を変化さ
せることにより電源変調を行っている。
る。第２図において、21.22.27は低抗器、23は電源制御
トランジスタ、24は電源変調出力端子、25はトランジス
タであり、歪補正信号入力端子20に入力した歪補正信号
により、電源制御トランジスタ23のベース電圧を変化さ
せることにより電源変調を行っている。
第３図は、第１図の本発明の高圧回路の詳細な回路図で
ある。第３図において、加算電圧源13はスイッチング電
源であり、スイッチングトランジスタ32、出力トランス
30、整流ダイオード29などからなる。スイッチングパル
ス入力端子34にスイッチングパルスが入力されると、ス
イッチングトランジスタ32はスイッチング動作し、出力
トランス30の２次側に高電圧が誘起される。この高電圧
を整流ダイオード29で整流し、加算電圧源出力端子28か
らフライバックトランス６の２次側低圧側端子に加算電
圧源出力電圧を加えている。この加算電圧源13の出力電
圧は、加算電圧源用電源入力端子33に加える電源電圧に
比例するので、加算電圧制御回路12は端子33に加える電
源電圧を制御する回路となっている。加算電圧源制御回
路12は、誤差増幅用差動トランジスタ41.42、電源制御
トランジスタ40などからなり、エミッタフォロクの高圧
検出トランジスタ49のエミッタに設けた可変抵抗器50の
出力電圧と歪補正信号の増幅回路18から結合コンデンサ
11を介して加えられる電圧との加算電圧と、抵抗器38、
ツェナーダイオード39からなる基準電圧源14の出力電圧
が等しくなる様に、河川電圧源13を制御し高圧を安定化
させている。
ある。第３図において、加算電圧源13はスイッチング電
源であり、スイッチングトランジスタ32、出力トランス
30、整流ダイオード29などからなる。スイッチングパル
ス入力端子34にスイッチングパルスが入力されると、ス
イッチングトランジスタ32はスイッチング動作し、出力
トランス30の２次側に高電圧が誘起される。この高電圧
を整流ダイオード29で整流し、加算電圧源出力端子28か
らフライバックトランス６の２次側低圧側端子に加算電
圧源出力電圧を加えている。この加算電圧源13の出力電
圧は、加算電圧源用電源入力端子33に加える電源電圧に
比例するので、加算電圧制御回路12は端子33に加える電
源電圧を制御する回路となっている。加算電圧源制御回
路12は、誤差増幅用差動トランジスタ41.42、電源制御
トランジスタ40などからなり、エミッタフォロクの高圧
検出トランジスタ49のエミッタに設けた可変抵抗器50の
出力電圧と歪補正信号の増幅回路18から結合コンデンサ
11を介して加えられる電圧との加算電圧と、抵抗器38、
ツェナーダイオード39からなる基準電圧源14の出力電圧
が等しくなる様に、河川電圧源13を制御し高圧を安定化
させている。
制御トランジスタ40は、そのコレクタ電圧の制御範囲が
広いコモンエミッタ形を用いている。また、加算電圧源
13を駆動するスイッチングパルスの周波数は水平偏向周
波数と同一でなくても良い。
広いコモンエミッタ形を用いている。また、加算電圧源
13を駆動するスイッチングパルスの周波数は水平偏向周
波数と同一でなくても良い。
増幅回路18はトランジスタ47によるエミッタ接地形の反
転増幅回路で、歪補正信号入力端子20に加えられた歪補
正信号を反転増幅して誤差増幅用差動トランジスタ42の
ベースに加えている。その結果加算電圧制御回路12が歪
補正信号で変調され、加算電圧源13の出力電圧が変調さ
れる。この加算電圧源13の出力電圧の変調を、歪補正用
電源変調回路17によるフライバックトランスの２次側に
発生する高電圧の変調と相殺する様に構成しているの
で、歪補正制御と高圧安定化制御を独立に動作させるこ
とができる。
転増幅回路で、歪補正信号入力端子20に加えられた歪補
正信号を反転増幅して誤差増幅用差動トランジスタ42の
ベースに加えている。その結果加算電圧制御回路12が歪
補正信号で変調され、加算電圧源13の出力電圧が変調さ
れる。この加算電圧源13の出力電圧の変調を、歪補正用
電源変調回路17によるフライバックトランスの２次側に
発生する高電圧の変調と相殺する様に構成しているの
で、歪補正制御と高圧安定化制御を独立に動作させるこ
とができる。
〔発明の効果〕 以上説明した様に、本発明によれば偏向高圧一体形回路
において電源電圧変調方式の歪補正方式を採用した場合
に、歪補正制御と高圧安定化制御を独立に動作できるの
で動作安定性の優れた高圧回路を低価格で提供できる効
果がある。
において電源電圧変調方式の歪補正方式を採用した場合
に、歪補正制御と高圧安定化制御を独立に動作できるの
で動作安定性の優れた高圧回路を低価格で提供できる効
果がある。
第１図は本発明の一実施例を示す高圧回路の回路図、第
２図は第１図中の電源変調回路の具体的回路図、第３図
は第１図の具体的回路図、第４図は第１図の動作説明用
波形図である。 ３……ダンパーダイオード,4……共振コンデンサ,5……
水平偏向コイル,7……高圧整流ダイオード,8……高圧出
力端子,9.10……高圧分割抵抗器,11……結合コンデン
サ,13……加算電圧源,14……基準電圧源,17……電源変
調回路,18……増幅回路,19……電源入力端子,20……歪
補正信号入力端子,23……電源制御トランジスタ,25……
トランジスタ,30……出力トランス,47……トランジス
タ,49……高圧検出トランジスタ,51……コンデンサ,52
……ダイオード。
２図は第１図中の電源変調回路の具体的回路図、第３図
は第１図の具体的回路図、第４図は第１図の動作説明用
波形図である。 ３……ダンパーダイオード,4……共振コンデンサ,5……
水平偏向コイル,7……高圧整流ダイオード,8……高圧出
力端子,9.10……高圧分割抵抗器,11……結合コンデン
サ,13……加算電圧源,14……基準電圧源,17……電源変
調回路,18……増幅回路,19……電源入力端子,20……歪
補正信号入力端子,23……電源制御トランジスタ,25……
トランジスタ,30……出力トランス,47……トランジス
タ,49……高圧検出トランジスタ,51……コンデンサ,52
……ダイオード。
Claims (1)
- 【請求項１】水平出力トランジスタ、ダンパーダイオー
ド、共振コンデンサ、水平偏向コイルからなる水平偏向
回路の帰線期間に生じるパルス電圧をフライバックトラ
ンスにより昇圧して高圧を得る偏向・高圧一体形の高圧
回路において、歪補正信号を入力することにより歪補正
を行う電源電圧変調回路を設けると共に、フライバック
トランスの２次側の低圧側端子に加算電圧源を設け、該
フライバックトランスの高圧出力電圧を検出する回路の
出力信号と上記歪補正信号とにより該加算電圧源を制御
する制御回路を設けたことを特徴とする高圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068851A JPH0771192B2 (ja) | 1987-03-25 | 1987-03-25 | 高圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068851A JPH0771192B2 (ja) | 1987-03-25 | 1987-03-25 | 高圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236474A JPS63236474A (ja) | 1988-10-03 |
| JPH0771192B2 true JPH0771192B2 (ja) | 1995-07-31 |
Family
ID=13385585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068851A Expired - Lifetime JPH0771192B2 (ja) | 1987-03-25 | 1987-03-25 | 高圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010281A (en) * | 1990-04-30 | 1991-04-23 | Rca Licensing Corporation | High voltage stabilization circuit for video display apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346054B2 (ja) * | 1972-05-20 | 1978-12-11 |
-
1987
- 1987-03-25 JP JP62068851A patent/JPH0771192B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236474A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547708A (en) | Variable picture size circuit for a television receiver | |
| JPH0771192B2 (ja) | 高圧回路 | |
| JPH0433193B2 (ja) | ||
| JPH07123288B2 (ja) | ディスプレイ装置 | |
| JPS58105606A (ja) | 増幅器の電源供給回路 | |
| JP2606295Y2 (ja) | 水平偏向回路 | |
| US4209732A (en) | Regulated deflection circuit | |
| KR870000821A (ko) | 좌우 핀쿠션형 왜곡 보정회로 | |
| JPH06233148A (ja) | 高圧安定化回路 | |
| JPH02174468A (ja) | テレビジョン表示装置用の電源装置 | |
| JP2539476B2 (ja) | 水平偏向高圧回路 | |
| JP3216632B2 (ja) | ディスプレイ装置 | |
| JP3183168B2 (ja) | ディスプレイ装置 | |
| JPWO1993000765A1 (ja) | 高圧安定化電源回路 | |
| JP2563363B2 (ja) | フライバックトランス装置 | |
| JPH0473670B2 (ja) | ||
| JP2881786B2 (ja) | 画像歪補正回路 | |
| JPS6324699Y2 (ja) | ||
| JPS6141336Y2 (ja) | ||
| JPS587734Y2 (ja) | テレビジヨン受像機 | |
| KR910003663Y1 (ko) | 편향 찌그러짐의 보정회로 | |
| JPS62168467A (ja) | 水平偏向回路 | |
| JPH0346616Y2 (ja) | ||
| JPH0771194B2 (ja) | ラスタ歪み補正回路 | |
| JP2000106637A (ja) | ディスプレイ |