JPH0772180A - 電流−電圧変換回路 - Google Patents
電流−電圧変換回路Info
- Publication number
- JPH0772180A JPH0772180A JP5218613A JP21861393A JPH0772180A JP H0772180 A JPH0772180 A JP H0772180A JP 5218613 A JP5218613 A JP 5218613A JP 21861393 A JP21861393 A JP 21861393A JP H0772180 A JPH0772180 A JP H0772180A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- signal
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 電流入力型センサ等に使用される電流−電圧
変換回路において、出力信号に現われるオフセット電圧
分を軽減する。 【構成】 オペアンプを有し、電流入力信号を電圧信号
に変換する電流−電圧変換部と、電圧信号を積分し、出
力電圧信号を生成する積分回路と、を有する電流−電圧
変換回路において、電流−電圧変換部の出力端子と積分
回路の入力端子に接続され、電圧信号を保持し、積分回
路の入力端子に供給するサンプルホールド回路を設けて
構成する。
変換回路において、出力信号に現われるオフセット電圧
分を軽減する。 【構成】 オペアンプを有し、電流入力信号を電圧信号
に変換する電流−電圧変換部と、電圧信号を積分し、出
力電圧信号を生成する積分回路と、を有する電流−電圧
変換回路において、電流−電圧変換部の出力端子と積分
回路の入力端子に接続され、電圧信号を保持し、積分回
路の入力端子に供給するサンプルホールド回路を設けて
構成する。
Description
【０００１】
【産業上の利用分野】本発明は電流−電圧変換回路に係
り、より詳細には、入力信号に含まれるオフセット電流
及び回路内部のオフセット電圧を補正する回路に関す
る。
り、より詳細には、入力信号に含まれるオフセット電流
及び回路内部のオフセット電圧を補正する回路に関す
る。
【０００２】電流入力型センサＬＳＩのように、オペア
ンプを用いた電流−電圧変換回路においては出力電圧に
おけるオフセット電圧の影響が問題となる。特に、入力
電流が微小な場合には、オフセット電圧の影響が相対的
に大きくなるため、的確なオフセット処理が必要とされ
る。
ンプを用いた電流−電圧変換回路においては出力電圧に
おけるオフセット電圧の影響が問題となる。特に、入力
電流が微小な場合には、オフセット電圧の影響が相対的
に大きくなるため、的確なオフセット処理が必要とされ
る。
【０００３】
【従来の技術】従来の電流入力型センサＬＳＩにおける
電流−電圧変換回路を図３に示す。図３において、１０
は電流−電圧変換（Ｉ−Ｖ変換）部を示し、２０は積分
回路を示す。Ｉ−Ｖ変換部１０は、オペアンプ１１、及
び抵抗Ｒ1 を有する。また、積分回路２０は、オペアン
プ２１、抵抗Ｒ2 及びコンデンサＣ1 を有する。また、
図示のように、オペアンプ１１のオフセット電圧をＶ
off1、オペアンプ２１のオフセット電圧をＶoff2とす
る。
電流−電圧変換回路を図３に示す。図３において、１０
は電流−電圧変換（Ｉ−Ｖ変換）部を示し、２０は積分
回路を示す。Ｉ−Ｖ変換部１０は、オペアンプ１１、及
び抵抗Ｒ1 を有する。また、積分回路２０は、オペアン
プ２１、抵抗Ｒ2 及びコンデンサＣ1 を有する。また、
図示のように、オペアンプ１１のオフセット電圧をＶ
off1、オペアンプ２１のオフセット電圧をＶoff2とす
る。
【０００４】次に、動作を説明する。今、入力端子Ｉin
に、ｉ＝ｉ1 ＋ｉoff なる入力電流を与える。なお、ｉ
1 は、オフセットを含まない入力電流を示し、ｉ
off は、オフセット電流を示すものとする。
に、ｉ＝ｉ1 ＋ｉoff なる入力電流を与える。なお、ｉ
1 は、オフセットを含まない入力電流を示し、ｉ
off は、オフセット電流を示すものとする。
【０００５】Ｉ−Ｖ変換部１０における変換は、Ｖo ＝
−Ｒ・Ｉで与えられるので、Ｉ−Ｖ変換部１０の出力Ｖ
o1は、
−Ｒ・Ｉで与えられるので、Ｉ−Ｖ変換部１０の出力Ｖ
o1は、
【０００６】
【数１】 となる。また、積分回路２０の積分は、
【０００７】
【数２】 で与えられ、さらに、入力が直流電流の時は、
【０００８】
【数３】 となるので、積分回路２０の出力電圧Ｖo2は、
【０００９】
【数４】 となる。これに式（１）を代入すると、出力電圧Ｖ
o2は、
o2は、
【００１０】
【数５】 となる。
【００１１】
【発明が解決しようとする課題】式（５）で、第１項は
出力電圧の積分値、第２項はオフセット電圧の積分値を
示すが、式（５）から分かるように、積分時間ｔが増加
すると、第２項のオフセット電圧の積分値はこれに伴っ
て増大する。よって、積分時間ｔが比較的長い場合に
は、オフセット電圧の影響が増大し問題となる。
出力電圧の積分値、第２項はオフセット電圧の積分値を
示すが、式（５）から分かるように、積分時間ｔが増加
すると、第２項のオフセット電圧の積分値はこれに伴っ
て増大する。よって、積分時間ｔが比較的長い場合に
は、オフセット電圧の影響が増大し問題となる。
【００１２】本発明は、以上の点に鑑みてなされたもの
であり、出力信号に現われるオフセット電圧分を軽減し
うるＩ−Ｖ変換回路を提供することを目的とする。
であり、出力信号に現われるオフセット電圧分を軽減し
うるＩ−Ｖ変換回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の解題を解決するた
め、本発明は、オペアンプを有し、電流入力信号を電圧
信号に変換する電流−電圧変換部と、前記電圧信号を積
分し、出力電圧信号を生成する積分回路と、を有する電
流−電圧変換回路において、前記電流−電圧変換部の出
力端子と前記積分回路の入力端子に接続され、前記電圧
信号を保持し、前記積分回路の入力端子に供給するサン
プルホールド回路を設けて構成した。
め、本発明は、オペアンプを有し、電流入力信号を電圧
信号に変換する電流−電圧変換部と、前記電圧信号を積
分し、出力電圧信号を生成する積分回路と、を有する電
流−電圧変換回路において、前記電流−電圧変換部の出
力端子と前記積分回路の入力端子に接続され、前記電圧
信号を保持し、前記積分回路の入力端子に供給するサン
プルホールド回路を設けて構成した。
【００１４】
【作用】上記の構成を有する本発明によれば、Ｉ−Ｖ変
換部は、入力電流を電圧に変換する。この変換電圧は、
積分回路に入力されるとともに、サンプルホールド回路
に入力される。サンプルホールド回路は、該変換電圧を
保持し、積分回路に供給する。積分回路は、サンプルホ
ールド回路からの該変換電圧をオフセット電圧に含めた
形で積分を行ない、電圧値を出力する。
換部は、入力電流を電圧に変換する。この変換電圧は、
積分回路に入力されるとともに、サンプルホールド回路
に入力される。サンプルホールド回路は、該変換電圧を
保持し、積分回路に供給する。積分回路は、サンプルホ
ールド回路からの該変換電圧をオフセット電圧に含めた
形で積分を行ない、電圧値を出力する。
【００１５】
【実施例】以下、図面を参照して本発明の好適な実施例
について説明する。図１は、本発明に係るＩ−Ｖ変換回
路を利用した電流入力型センサの構成図である。
について説明する。図１は、本発明に係るＩ−Ｖ変換回
路を利用した電流入力型センサの構成図である。
【００１６】図１において、電流入力型センサは、フォ
トダイオードＰＤと、Ｉ−Ｖ変換部１０と、積分回路２
０と、コントローラ３０と、サンプルホールド回路４０
と、を有するように構成される。
トダイオードＰＤと、Ｉ−Ｖ変換部１０と、積分回路２
０と、コントローラ３０と、サンプルホールド回路４０
と、を有するように構成される。
【００１７】フォトダイオードＰＤは、光信号を電流信
号に変換し、Ｉ−Ｖ変換部１０へ入力する。Ｉ−Ｖ変換
部１０は、入力された電流を電圧に変換し、サンプルホ
ールド回路４０及び積分器２０へ入力する。サンプルホ
ールド回路４０は、スイッチＳ及びコンデンサＣ2 を有
しており、スイッチＳはコントローラ３０により制御さ
れる。積分器２０は、Ｉ−Ｖ変換部１０からの電圧信号
を積分し、電圧値として出力する。
号に変換し、Ｉ−Ｖ変換部１０へ入力する。Ｉ−Ｖ変換
部１０は、入力された電流を電圧に変換し、サンプルホ
ールド回路４０及び積分器２０へ入力する。サンプルホ
ールド回路４０は、スイッチＳ及びコンデンサＣ2 を有
しており、スイッチＳはコントローラ３０により制御さ
れる。積分器２０は、Ｉ−Ｖ変換部１０からの電圧信号
を積分し、電圧値として出力する。
【００１８】図２に、Ｉ−Ｖ変換部１０及び積分器２０
の詳細な構成を示す。Ｉ−Ｖ変換部１０は、オペアンプ
１１及び抵抗Ｒ1 を有する。オペアンプ１１の反転入力
端子には、フォトディテクタＰＤからの電流が供給され
る。また、当該入力端子は、抵抗Ｒ1 を介してオペアン
プ１１の出力端子に接続されている。オペアンプ１１の
非反転入力端子は接地されている。
の詳細な構成を示す。Ｉ−Ｖ変換部１０は、オペアンプ
１１及び抵抗Ｒ1 を有する。オペアンプ１１の反転入力
端子には、フォトディテクタＰＤからの電流が供給され
る。また、当該入力端子は、抵抗Ｒ1 を介してオペアン
プ１１の出力端子に接続されている。オペアンプ１１の
非反転入力端子は接地されている。
【００１９】積分回路２０は、オペアンプ２１と、抵抗
Ｒ2 と、コンデンサＣ1 と、を有する。Ｉ−Ｖ変換部の
出力端子は、抵抗Ｒ2 を介してオペアンプ２１の反転入
力端子に接続される。また、このオペアンプ２１の反転
入力端子は、コンデンサＣ1を介して、出力端子へ接続
されている。
Ｒ2 と、コンデンサＣ1 と、を有する。Ｉ−Ｖ変換部の
出力端子は、抵抗Ｒ2 を介してオペアンプ２１の反転入
力端子に接続される。また、このオペアンプ２１の反転
入力端子は、コンデンサＣ1を介して、出力端子へ接続
されている。
【００２０】また、Ｉ−Ｖ変換部１０の出力は、スイッ
チＳを介してコンデンサＣ2 に接続され、さらにオペア
ンプ２１の非反転入力端子に接続されている。コンデン
サＣ 2 の他端は接地されている。
チＳを介してコンデンサＣ2 に接続され、さらにオペア
ンプ２１の非反転入力端子に接続されている。コンデン
サＣ 2 の他端は接地されている。
【００２１】次に、動作を説明する。まず、スイッチＳ
をオンにした状態で、入力端子Ｉinに、オフセット電流
ｉof f を与える。これは具体的には、入力端子Ｉinの入
力を無信号とすることにより行われる。スイッチＳのオ
ン・オフは、コントローラが、リセット信号に基づいて
制御する。この時、オペアンプ１１の出力端子には、Ｉ
−Ｖ変換された出力電圧Ｖo1off が現われる。出力電圧
Ｖo1off は、式（１）に基づいて、
をオンにした状態で、入力端子Ｉinに、オフセット電流
ｉof f を与える。これは具体的には、入力端子Ｉinの入
力を無信号とすることにより行われる。スイッチＳのオ
ン・オフは、コントローラが、リセット信号に基づいて
制御する。この時、オペアンプ１１の出力端子には、Ｉ
−Ｖ変換された出力電圧Ｖo1off が現われる。出力電圧
Ｖo1off は、式（１）に基づいて、
【００２２】
【数６】 と求められる。今、スイッチＳはオンであるので、この
電圧Ｖo1off はコンデンサＣ2 に充電される。
電圧Ｖo1off はコンデンサＣ2 に充電される。
【００２３】次に、スイッチＳをオフにするとともに、
入力端子Ｉinに、ｉ＝ｉ1 ＋ｉoffなる入力電流を与え
る。この時、オペアンプ１１の出力端子には、前述の式
（１）により求められる電圧が現われ、抵抗Ｒ2 を介し
てオペアンプ２１の反転入力端子に供給される。一方、
オペアンプの非反転入力端子には、コンデンサＣ2 に充
電された電圧が与えられる。従って、コンデンサＣ2 の
充電電圧Ｖo1off とオペアンプ２１自体のオフセット電
圧Ｖoff2の和が、全体のオフセット電圧となる。従っ
て、積分回路２０の出力電圧Ｖo2は、前述の式（４）よ
り、
入力端子Ｉinに、ｉ＝ｉ1 ＋ｉoffなる入力電流を与え
る。この時、オペアンプ１１の出力端子には、前述の式
（１）により求められる電圧が現われ、抵抗Ｒ2 を介し
てオペアンプ２１の反転入力端子に供給される。一方、
オペアンプの非反転入力端子には、コンデンサＣ2 に充
電された電圧が与えられる。従って、コンデンサＣ2 の
充電電圧Ｖo1off とオペアンプ２１自体のオフセット電
圧Ｖoff2の和が、全体のオフセット電圧となる。従っ
て、積分回路２０の出力電圧Ｖo2は、前述の式（４）よ
り、
【００２４】
【数７】 と求められる。これに、式（６）を代入すると、
【００２５】
【数８】 が得られる。式（８）の第２項は積分されるオフセット
電圧を示している。これを前述の式（５）の第２項と比
較すると、オフセット電圧差Ｖdif
電圧を示している。これを前述の式（５）の第２項と比
較すると、オフセット電圧差Ｖdif
【００２６】
【数９】 だけ積分されるオフセット電圧が減少していることが分
かる。即ち、従来例に比べ、この分だけ出力電圧に現わ
れるオフセット電圧の影響が軽減されることになる。ま
た、式（９）より、積分時間ｔが長いほどオフセット電
圧の改善効果が大きくなることが分かる。即ち、本発明
では、ｔ＞Ｃ1 Ｒ2 の時に特にオフセット改善効果が発
揮される。このことを以下に具体的に説明する。
かる。即ち、従来例に比べ、この分だけ出力電圧に現わ
れるオフセット電圧の影響が軽減されることになる。ま
た、式（９）より、積分時間ｔが長いほどオフセット電
圧の改善効果が大きくなることが分かる。即ち、本発明
では、ｔ＞Ｃ1 Ｒ2 の時に特にオフセット改善効果が発
揮される。このことを以下に具体的に説明する。
【００２７】例えば、ｔ＝２・Ｃ1 Ｒ2 の時、図３の回
路における出力電圧Ｖo2は、
路における出力電圧Ｖo2は、
【００２８】
【数１０】 となる。一方、図１の回路における出力電圧Ｖo2は、
【００２９】
【数１１】 となる。よって、オフセット電圧差Ｖdif
【００３０】
【数１２】 の分だけ、本発明の回路の方が積分されるオフセット電
圧の成分が減少する。同様に、ｔ＝３・Ｃ1 Ｒ2 の時の
オフセット電圧差は、
圧の成分が減少する。同様に、ｔ＝３・Ｃ1 Ｒ2 の時の
オフセット電圧差は、
【００３１】
【数１３】 となる。従って、一般的には、ｔ＝ｎ・Ｃ1 Ｒ2 の時、
オフセット電圧差Ｖdifは、
オフセット電圧差Ｖdifは、
【００３２】
【数１４】 となり、積分時間ｔが大きくなるほどオフセット抑制効
果が大きい。なお、式（８）を式（５）と比較すると、
第３項において （−Ｒ・ｉoff ＋Ｖoff1） の分だけ出力電圧が変化しているが、（Ｒ・ｉoff ）は
数μＶ、Ｖoff は数ｍＶのオーダーであり、第２項に比
べて小さいので、無視することができる。
果が大きい。なお、式（８）を式（５）と比較すると、
第３項において （−Ｒ・ｉoff ＋Ｖoff1） の分だけ出力電圧が変化しているが、（Ｒ・ｉoff ）は
数μＶ、Ｖoff は数ｍＶのオーダーであり、第２項に比
べて小さいので、無視することができる。
【００３３】また、スイッチＳをオン・オフするタイミ
ングは、任意に定めることができる。例えば、所定時間
毎にスイッチをオンして、コンデンサＣ2 の充電電圧Ｖ
o1of f を更新すれば、より的確なオフセット改善効果を
維持することができる。また、図１に示す電流入力型セ
ンサを例えばファクシミリに利用する場合には、用紙の
挿入動作毎にリセット信号を発生して、充電電圧Ｖ
o1off を更新することもできる。
ングは、任意に定めることができる。例えば、所定時間
毎にスイッチをオンして、コンデンサＣ2 の充電電圧Ｖ
o1of f を更新すれば、より的確なオフセット改善効果を
維持することができる。また、図１に示す電流入力型セ
ンサを例えばファクシミリに利用する場合には、用紙の
挿入動作毎にリセット信号を発生して、充電電圧Ｖ
o1off を更新することもできる。
【００３４】なお、本発明は、図１に示すようにフォト
ダイオードからの電流を電圧値に変換する態様には限定
されず、入力電流はどのような経路で与えられるもので
あっても適用が可能である。
ダイオードからの電流を電圧値に変換する態様には限定
されず、入力電流はどのような経路で与えられるもので
あっても適用が可能である。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
Ｉ−Ｖ変換部と積分回路との間にサンプルホールド回路
を設けて、ホールドされた充電電圧を利用して積分を行
なうようにしたので、積分時間の増加に伴うオフセット
電圧成分を効果的に軽減することができ、オフセット出
力電圧に現われるオフセット分の影響を改善することが
できる。
Ｉ−Ｖ変換部と積分回路との間にサンプルホールド回路
を設けて、ホールドされた充電電圧を利用して積分を行
なうようにしたので、積分時間の増加に伴うオフセット
電圧成分を効果的に軽減することができ、オフセット出
力電圧に現われるオフセット分の影響を改善することが
できる。
【図１】本発明の実施例である電流入力型センサの構成
図である。
図である。
【図２】図１に示すセンサの各部の構成図である。
【図３】従来のＩ−Ｖ変換回路の構成図である。
１０…電流−電圧変換部 １１…オペアンプ ２０…積分回路 ２１…オペアンプ ３０…コントローラ ４０…サンプルホールド回路 Ｒ1 、Ｒ2 …抵抗 Ｃ1 、Ｃ2 …コンデンサ ＰＤ…フォトダイオード Ｓ…スイッチ
Claims (1)
- 【請求項１】 オペアンプを有し、電流入力信号を電圧
信号に変換する電流−電圧変換部と、 前記電圧信号を積分し、出力電圧信号を生成する積分回
路と、を有する電流−電圧変換回路において、 前記電流−電圧変換部の出力端子と前記積分回路の入力
端子に接続され、前記電圧信号を保持し、前記積分回路
の入力端子に供給するサンプルホールド回路を設けたこ
とを特徴とする電流−電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218613A JPH0772180A (ja) | 1993-09-02 | 1993-09-02 | 電流−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5218613A JPH0772180A (ja) | 1993-09-02 | 1993-09-02 | 電流−電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772180A true JPH0772180A (ja) | 1995-03-17 |
Family
ID=16722704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5218613A Withdrawn JPH0772180A (ja) | 1993-09-02 | 1993-09-02 | 電流−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115794A (ja) * | 2007-11-08 | 2009-05-28 | Advantest Corp | 試験装置および測定装置 |
| JP2013029466A (ja) * | 2011-07-29 | 2013-02-07 | Hioki Ee Corp | 積分型の電流電圧変換回路を有する電気測定装置 |
-
1993
- 1993-09-02 JP JP5218613A patent/JPH0772180A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115794A (ja) * | 2007-11-08 | 2009-05-28 | Advantest Corp | 試験装置および測定装置 |
| JP2013029466A (ja) * | 2011-07-29 | 2013-02-07 | Hioki Ee Corp | 積分型の電流電圧変換回路を有する電気測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420238B2 (ja) | ||
| JPH06235658A (ja) | 光電変換回路 | |
| JP2005150550A (ja) | ソレノイド駆動装置 | |
| JP2004340782A (ja) | 磁界センサ | |
| JP2002374153A (ja) | 電圧比較回路 | |
| JPH06103328B2 (ja) | 比率測定回路及び装置 | |
| JP2001091373A (ja) | 圧力センサ回路 | |
| JPH0639344Y2 (ja) | 電流・電圧制限回路 | |
| JP4705724B2 (ja) | オートゼロ補正回路 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| US20240418568A1 (en) | Sensing circuit and optical sensor | |
| JP3705422B2 (ja) | 電流−電圧変換装置 | |
| JPH0653789A (ja) | コンパレータ回路 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPH11337430A (ja) | ブリッジ型センサ | |
| JP2001154749A (ja) | 基準電圧発生回路 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JPH0663833B2 (ja) | センスアンプ回路 | |
| JP2004228933A (ja) | 差分アナログ／デジタル変換器 | |
| JP2003273675A (ja) | 自動利得制御回路 | |
| JPH09276U (ja) | センサ装置 | |
| JPH06232745A (ja) | 電源回路 | |
| US20060017601A1 (en) | Method and system for reducing interference between analog circuits operating from a common power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |