JPH0772348B2 - バイアススパッタ装置 - Google Patents
バイアススパッタ装置Info
- Publication number
- JPH0772348B2 JPH0772348B2 JP62322892A JP32289287A JPH0772348B2 JP H0772348 B2 JPH0772348 B2 JP H0772348B2 JP 62322892 A JP62322892 A JP 62322892A JP 32289287 A JP32289287 A JP 32289287A JP H0772348 B2 JPH0772348 B2 JP H0772348B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bias
- sputtering
- metal body
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイアススパッタ装置に係り、とくに高周波
（以下RFという）バイアス印加方式のスパッタに好適な
バイアススパッタ装置に関する。
（以下RFという）バイアス印加方式のスパッタに好適な
バイアススパッタ装置に関する。
バイアススパッタ法は、スパッタ法の一形態であって既
に薄膜形成方法として目的に応じて多く用いられてい
る。
に薄膜形成方法として目的に応じて多く用いられてい
る。
近年では、マイクロエレクトロニクスの進歩により絶縁
膜の平坦化などの用途などにも用いられている。
膜の平坦化などの用途などにも用いられている。
上記従来技術は、たとえばシンフィルムプロセシイズP3
1〜P41、ジョン・フォッセン著（Thin Film Processe
s,John Vossen PP31〜41）（1978年）に記載されている
ように、基板側での電極構造が複雑になっている。
1〜P41、ジョン・フォッセン著（Thin Film Processe
s,John Vossen PP31〜41）（1978年）に記載されている
ように、基板側での電極構造が複雑になっている。
また、現在半導体製造などに使用されるスパッタ装置の
ような真空装置では、基板の１枚処理方式が主流になっ
ている。
ような真空装置では、基板の１枚処理方式が主流になっ
ている。
しかるに、本発明が対象とするRFバイアスを印加する方
式のスパッタ装置においては、基板１枚の連続処理とし
た場合、上記のように、基板電極構造が複雑になり、か
つRFバイアス電力によりウエハ近傍で不用な放電が発生
し、成膜中の膜に不純物が混入して膜特性を劣化させる
などの問題があった。
式のスパッタ装置においては、基板１枚の連続処理とし
た場合、上記のように、基板電極構造が複雑になり、か
つRFバイアス電力によりウエハ近傍で不用な放電が発生
し、成膜中の膜に不純物が混入して膜特性を劣化させる
などの問題があった。
本発明の目的は、上記従来技術の問題点を解決し、LSI
などに使用される高純度の薄膜の形成を可能とするバイ
アススパッタ装置を提供することにある。
などに使用される高純度の薄膜の形成を可能とするバイ
アススパッタ装置を提供することにある。
上記目的は、スパッタ電源に接続されたスパッタ電極
と、該スパッタ電極に支持されたターゲットと、基板を
支持し、かつバイアス電源に接続された基板電極と、タ
ーゲットと基板との間に配置され、かつターゲットと基
板の表面とを対向させる開口穴を形成したアノードと、
これらを絶縁物を介し所定位置に設置した真空槽とを有
し、基板を一枚ずつ成膜してなるバイアススパッタ装置
において、真空槽内に基板電極に裏面側周辺部を包囲し
た状態で絶縁支持された第１の金属体と、該第１の金属
体と接続する直流電源と、基板を遊嵌する穴を有し、真
空槽内に絶縁支持されると共に、基板の周囲に該基板の
表面と同一平面上にに配置され、かつ上記アノードと同
一電位となるように接地された第２の金属体とを有し、
前記直流電源が、基板に印加されたバイアス電圧を検出
する検出回路を有し、かつ該検出回路によって検出した
電圧と同一電圧を第１の金属体に出力することを特徴と
することによって達成される。
と、該スパッタ電極に支持されたターゲットと、基板を
支持し、かつバイアス電源に接続された基板電極と、タ
ーゲットと基板との間に配置され、かつターゲットと基
板の表面とを対向させる開口穴を形成したアノードと、
これらを絶縁物を介し所定位置に設置した真空槽とを有
し、基板を一枚ずつ成膜してなるバイアススパッタ装置
において、真空槽内に基板電極に裏面側周辺部を包囲し
た状態で絶縁支持された第１の金属体と、該第１の金属
体と接続する直流電源と、基板を遊嵌する穴を有し、真
空槽内に絶縁支持されると共に、基板の周囲に該基板の
表面と同一平面上にに配置され、かつ上記アノードと同
一電位となるように接地された第２の金属体とを有し、
前記直流電源が、基板に印加されたバイアス電圧を検出
する検出回路を有し、かつ該検出回路によって検出した
電圧と同一電圧を第１の金属体に出力することを特徴と
することによって達成される。
まず、本発明の原理について第５図により説明する。
第５図に示すようにRFバイアス電源204よりウエハ101に
RFバイアス電力を印加すると、ウエハ101の表面に放電
が発生する。とくに、バイアススパッタの場合には、ウ
エハ101の成膜面側に成膜の源となるターゲット110の放
電があり、そのプラズマが火種となって容易に放電す
る。このとき、通常RF放電で知られるように、イオンと
電子との移動度の差により、ウエハ101には、直流のセ
ルフバイアス電圧が発生する。そのため、第５図に示す
ウエハ101とターゲット（スパッタ電極）110との間に
は、放電によるプラズマ電位から、ターゲット110側で
は、スパッタ時の電圧が、ウエハ101側では、セルフバ
イアス電圧までの電位勾配がそれぞれ発生している。こ
の場合、従来は、ウエハ101のセルフバイアス電圧がウ
エハ101の裏面側でも発生し、そのバイアス電圧が真空
槽112内の治具類，真空槽112の内壁などのアース電位に
対して大きな電位差を生じていた。そのため、ウエハ10
1の裏面側でも放電が発生していた。またそのような場
合、基板の裏面側にシールド部材を設けることが容易に
考えられるが、そのようにすると、高周波の基板バイア
スでは高周波がシールド部材に伝播することになり、シ
ールド部材とアース電位間で放電が生じる。
RFバイアス電力を印加すると、ウエハ101の表面に放電
が発生する。とくに、バイアススパッタの場合には、ウ
エハ101の成膜面側に成膜の源となるターゲット110の放
電があり、そのプラズマが火種となって容易に放電す
る。このとき、通常RF放電で知られるように、イオンと
電子との移動度の差により、ウエハ101には、直流のセ
ルフバイアス電圧が発生する。そのため、第５図に示す
ウエハ101とターゲット（スパッタ電極）110との間に
は、放電によるプラズマ電位から、ターゲット110側で
は、スパッタ時の電圧が、ウエハ101側では、セルフバ
イアス電圧までの電位勾配がそれぞれ発生している。こ
の場合、従来は、ウエハ101のセルフバイアス電圧がウ
エハ101の裏面側でも発生し、そのバイアス電圧が真空
槽112内の治具類，真空槽112の内壁などのアース電位に
対して大きな電位差を生じていた。そのため、ウエハ10
1の裏面側でも放電が発生していた。またそのような場
合、基板の裏面側にシールド部材を設けることが容易に
考えられるが、そのようにすると、高周波の基板バイア
スでは高周波がシールド部材に伝播することになり、シ
ールド部材とアース電位間で放電が生じる。
そこで、本発明は、第５図に示すようにウエハ101の裏
面と真空槽112の内壁や他の治具類との間に独立の電位
を付与できる第１の金属体103を設置し、この第１の金
属体103に電位を付与し、ウエハ101で発生するセルフバ
イアス電圧との電位差を小さくして放電を発生しない電
位としたので、これによってウエハ101の裏面での放電
の発生を抑止することができる。
面と真空槽112の内壁や他の治具類との間に独立の電位
を付与できる第１の金属体103を設置し、この第１の金
属体103に電位を付与し、ウエハ101で発生するセルフバ
イアス電圧との電位差を小さくして放電を発生しない電
位としたので、これによってウエハ101の裏面での放電
の発生を抑止することができる。
また、本発明は、ウエハ101と同一平面上にこのウエハ1
01の外周を取りまくように第２の金属板104を設置して
いる。この第２の金属板104は、ウエハ101とターゲット
110との間に発生するプラズマがウエハ101の裏面側に拡
散して放電発生の火種となるのを防止している。すなわ
ち、第２の金属型104は、その電位をウエハ101の表面お
よびターゲット110の両者から見てもアノード105と同一
電位になるようにし、かつ放電中のイオンが入射したと
き、スパッタリングを発生しないようにすれば、成膜中
のウエハ101にスパッタリングにより混入することなく
良質の膜形成を行なうことができる。また、上述の如
く、第１の金属体を接続する前記直流電源が、基板に印
加されたバイアス電圧を検出する検出回路を有し、該検
出回路によって検出した電圧と同一電圧を第１の金属体
に出力するので、たとえ放電中にセルフバイアス電圧が
変化したとしても、基板の裏面で放電するのを確実に防
止することができる。
01の外周を取りまくように第２の金属板104を設置して
いる。この第２の金属板104は、ウエハ101とターゲット
110との間に発生するプラズマがウエハ101の裏面側に拡
散して放電発生の火種となるのを防止している。すなわ
ち、第２の金属型104は、その電位をウエハ101の表面お
よびターゲット110の両者から見てもアノード105と同一
電位になるようにし、かつ放電中のイオンが入射したと
き、スパッタリングを発生しないようにすれば、成膜中
のウエハ101にスパッタリングにより混入することなく
良質の膜形成を行なうことができる。また、上述の如
く、第１の金属体を接続する前記直流電源が、基板に印
加されたバイアス電圧を検出する検出回路を有し、該検
出回路によって検出した電圧と同一電圧を第１の金属体
に出力するので、たとえ放電中にセルフバイアス電圧が
変化したとしても、基板の裏面で放電するのを確実に防
止することができる。
以下、本発明の一実施例であるバイアススパッタ装置の
成膜部分を示す第１図および第２図によりさらに詳細に
説明する。
成膜部分を示す第１図および第２図によりさらに詳細に
説明する。
第１図に示すように真空槽112の右側側板112aには開口
穴112bが形成され、この開口穴112b内に遊嵌するスパッ
タ電極111が絶縁碍子305aを介して該真空槽112内を密閉
するように支持されている。このスパッタ電極111は、
スパッタ電源121に接続し、かつターゲット110を支持し
ている。このターゲット110はその内方に間隔をおいて
平行に配置され、該ターゲット110を後述のウエハ101の
表面101aと対向するように開口穴105aを形成したアノー
ド105が絶縁碍子305bを介して真空槽112に支持されてい
る。
穴112bが形成され、この開口穴112b内に遊嵌するスパッ
タ電極111が絶縁碍子305aを介して該真空槽112内を密閉
するように支持されている。このスパッタ電極111は、
スパッタ電源121に接続し、かつターゲット110を支持し
ている。このターゲット110はその内方に間隔をおいて
平行に配置され、該ターゲット110を後述のウエハ101の
表面101aと対向するように開口穴105aを形成したアノー
ド105が絶縁碍子305bを介して真空槽112に支持されてい
る。
また、真空槽112の略中央位置には、成膜対象基板とし
てのウエハ101を上記アノード105と平行に支持する基板
電極102が図示しない支持機構によって左側側板112cに
支持され、RFバイアス電源204よりマッチング回路201を
介してRFバイアス電力が供給されている。また、この基
板電極102の周辺部には、本発明の主要な構成用件の一
つである第１の金属体103が真空槽112の左側側板112cに
絶縁碍子305cを介して支持されている。この第１の金属
体103は、基板電極102の裏面側を取り囲むように基板電
極102側を開口する箱形状に形成され、ウエハ101の裏面
101b側での放電を防止するため設けられた直流電圧源12
2に接続されている、 さらに上記ウエハ101と同一平面状に配置された本発明
の主要な構成の他の一つである第２の金属板104が絶縁
碍子305dを介して真空槽112の水平側板（符示せず）に
支持されている。この第２の金属板104は上記ウエハ101
を遊嵌する開口穴104aを形成し、かつ上記アノード105
と同一のアース電位になっている。なお、図示の306は
Ｏリングである。また図示していないが真空排気手段お
よびスパッタガス導入手段を設けている。
てのウエハ101を上記アノード105と平行に支持する基板
電極102が図示しない支持機構によって左側側板112cに
支持され、RFバイアス電源204よりマッチング回路201を
介してRFバイアス電力が供給されている。また、この基
板電極102の周辺部には、本発明の主要な構成用件の一
つである第１の金属体103が真空槽112の左側側板112cに
絶縁碍子305cを介して支持されている。この第１の金属
体103は、基板電極102の裏面側を取り囲むように基板電
極102側を開口する箱形状に形成され、ウエハ101の裏面
101b側での放電を防止するため設けられた直流電圧源12
2に接続されている、 さらに上記ウエハ101と同一平面状に配置された本発明
の主要な構成の他の一つである第２の金属板104が絶縁
碍子305dを介して真空槽112の水平側板（符示せず）に
支持されている。この第２の金属板104は上記ウエハ101
を遊嵌する開口穴104aを形成し、かつ上記アノード105
と同一のアース電位になっている。なお、図示の306は
Ｏリングである。また図示していないが真空排気手段お
よびスパッタガス導入手段を設けている。
本発明によりバイアススパッタ装置は、上記のように構
成されているから、第２図に第１図のＡ−Ａ間における
電位分布を示すように、ウエハ101の表面101aの成膜面
側では、RFバイアス電源204よりマッチング回路201を介
して供給されるRF電力による電位400の勾配が生じて放
電が発生する。
成されているから、第２図に第１図のＡ−Ａ間における
電位分布を示すように、ウエハ101の表面101aの成膜面
側では、RFバイアス電源204よりマッチング回路201を介
して供給されるRF電力による電位400の勾配が生じて放
電が発生する。
これに対してウエハ101の裏面101b側と第１の金属体103
との間には、放電を発生させる電位400の勾配が発生し
ないので、ウエハ101の裏面101bでの放電は抑止される
ことになる。
との間には、放電を発生させる電位400の勾配が発生し
ないので、ウエハ101の裏面101bでの放電は抑止される
ことになる。
したがって、RFバイアススパッタにおいてウエハ101の
裏面101b側の放電を防止することができる。
裏面101b側の放電を防止することができる。
つぎに、本発明の他の一実施例であるバイアススパッタ
装置の成膜部分を示す第３図について説明する。
装置の成膜部分を示す第３図について説明する。
第３図においては、第１図に示す第２の金属板104をア
ノード105にし、このアノード105を筒形状に形成し、こ
れ以外は前記第１図と同一構成をしている。すなわち、
アノード105の開口穴105aを形成する周縁部が、基板101
に真直に向かって筒形状に延長形成されるとともに、該
筒形状の先端部が基板101の周囲を覆っている形状をな
している。
ノード105にし、このアノード105を筒形状に形成し、こ
れ以外は前記第１図と同一構成をしている。すなわち、
アノード105の開口穴105aを形成する周縁部が、基板101
に真直に向かって筒形状に延長形成されるとともに、該
筒形状の先端部が基板101の周囲を覆っている形状をな
している。
したがって、本実施例においては、第１図に示す実施例
と基本的に同様の作用効果を得ることができ、しかもア
ノード105を上述の如く形状とすることにより、ターゲ
ット110上に発生するプルズマをアノード105内に閉じ込
めてプラズマがウエハ101の周辺より拡散するのを防止
しているので、第１の金属体103に電位を付与してウエ
ハ101の裏面101bの放電を防止することができる。
と基本的に同様の作用効果を得ることができ、しかもア
ノード105を上述の如く形状とすることにより、ターゲ
ット110上に発生するプルズマをアノード105内に閉じ込
めてプラズマがウエハ101の周辺より拡散するのを防止
しているので、第１の金属体103に電位を付与してウエ
ハ101の裏面101bの放電を防止することができる。
つぎに、本発明のさらに他の一実施例であるバイアスス
パッタ装置の成膜部分を示す第４図について説明する。
パッタ装置の成膜部分を示す第４図について説明する。
第４図においては、基板電極102に接続するセルフバイ
アス電圧の検出回路131と、この検出回路131によって検
出された電圧と同一の電圧を第１の金属体103に出力す
る直流電圧源130とを設け、これ以外は前記第１図と同
一構成をしている。
アス電圧の検出回路131と、この検出回路131によって検
出された電圧と同一の電圧を第１の金属体103に出力す
る直流電圧源130とを設け、これ以外は前記第１図と同
一構成をしている。
したがって、本実施例においては、第１図に示す実施例
と同様の作用効果を得ることができる他、直流電圧源13
0が前述の如き検出回路131を有しているので、スパッタ
成膜中にスパッタガス圧力の変化などによりセルフバイ
アス電圧が変動したとき、これを検出回路131にて検出
し、その変動量に対応した電圧を直流源130より出力す
るので、たとえ放電中にセルフバイアス電圧が変化した
としても、第１の金属体103に印加する電圧も、その変
動に対応して出力するので、ウエハ101の裏面101bでの
放電を防止することができる。このような検出回路131
を有する直流電圧源130は、第３図に示す実施例の直流
電圧源122に代用しても、同様の効果を得ることができ
る。
と同様の作用効果を得ることができる他、直流電圧源13
0が前述の如き検出回路131を有しているので、スパッタ
成膜中にスパッタガス圧力の変化などによりセルフバイ
アス電圧が変動したとき、これを検出回路131にて検出
し、その変動量に対応した電圧を直流源130より出力す
るので、たとえ放電中にセルフバイアス電圧が変化した
としても、第１の金属体103に印加する電圧も、その変
動に対応して出力するので、ウエハ101の裏面101bでの
放電を防止することができる。このような検出回路131
を有する直流電圧源130は、第３図に示す実施例の直流
電圧源122に代用しても、同様の効果を得ることができ
る。
本発明によれば、RFバイアススパッタ時、基板裏面側の
放電を積極的に防止することができ、異常放電などによ
って膜中に不純物が混入するのを抑止することができる
ので、LSIなどに使用される高純度の薄膜を形成するこ
とができ、しかもセルフバイアス電圧の変化に拘わるこ
となく放電を確実に防止することができる効果がある。
放電を積極的に防止することができ、異常放電などによ
って膜中に不純物が混入するのを抑止することができる
ので、LSIなどに使用される高純度の薄膜を形成するこ
とができ、しかもセルフバイアス電圧の変化に拘わるこ
となく放電を確実に防止することができる効果がある。
第１図は本発明の一実施例であるバイアススパッタ装置
の成膜部分を示す断面図、第２図は第１図のＡ−Ａ部分
電圧分布図、第３図は本発明の他の一実施例であるバイ
アススパッタ装置の成膜部分を示す断面図、第４図は本
発明のさらに他の一実施例であるバイアススパッタ装置
の成膜部分を示す断面図、第５図は本発明の原理を示す
説明図である。 101……ウエハ、102……基板電極、103……第１の金属
体、104……第２の金属板、105……アノード、110……
ターゲット、111……スパッタ電極、121……スパッタ電
源、122,130……直流電圧源、131……検出回路、201…
…マッチング回路、204……RFバイアス電源、305……絶
縁碍子、306……Ｏリング。
の成膜部分を示す断面図、第２図は第１図のＡ−Ａ部分
電圧分布図、第３図は本発明の他の一実施例であるバイ
アススパッタ装置の成膜部分を示す断面図、第４図は本
発明のさらに他の一実施例であるバイアススパッタ装置
の成膜部分を示す断面図、第５図は本発明の原理を示す
説明図である。 101……ウエハ、102……基板電極、103……第１の金属
体、104……第２の金属板、105……アノード、110……
ターゲット、111……スパッタ電極、121……スパッタ電
源、122,130……直流電圧源、131……検出回路、201…
…マッチング回路、204……RFバイアス電源、305……絶
縁碍子、306……Ｏリング。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 昌洋 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中村 浩 埼玉県入間郡毛呂山町旭台15番地 日立東 部セミコンダクタ株式会社内 (56)参考文献 特開 昭60−138069（ＪＰ，Ａ) 特公 昭58−35591（ＪＰ，Ｂ２) 特公 昭62−1471（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】スパッタ電源に接続されたスパッタ電極
と、該スパッタ電極に支持されたターゲットと、基板を
支持し、かつバイアス電源に接続された基板電極と、タ
ーゲットと基板との間に配置され、かつターゲットと基
板の表面とを対向させる開口穴を形成したアノードと、
これらを絶縁物を介し所定位置に設置した真空槽とを有
し、基板を一枚ずつ成膜してなるバイアススパッタ装置
において、真空槽内に基板電極の裏面側周辺部を包囲し
た状態で絶縁支持された第１の金属体と、該第１の金属
体と接続する直流電源と、基板を遊嵌する穴を有し、真
空槽内に絶縁支持されると共に、基板の周囲に該基板の
表面と同一平面上に配置され、かつ上記アノードと同一
単位となるように接地された第２の金属体とを有し、前
記直流電源が、基板に印加されたバイアス電圧を検出す
る検出回路を有し、かつ該検出回路によって検出した電
圧と同一電圧を第１の金属体に出力することを特徴とす
るバイアススパッタ装置。 - 【請求項２】スパッタ電源に接続されたスパッタ電極
と、該スパッタ電極に支持されたターゲットと、基板を
支持し、かつバイアス電源に接続された基板電極と、タ
ーゲットと基板との間に配置され、かつターゲットと基
板の表面とを対向させる開口穴を形成したアノードと、
これらを絶縁物を介し所定位置に設置した真空槽とを有
し、基板を一枚ずつ成膜してなるバイアススパッタ装置
において、真空槽内に基板電極の裏面側周辺を包囲した
状態で絶縁支持された第１の金属体と、該第１の金属体
と接続する直流電源とを有し、前記アノードの開口穴を
形成する周縁部を、基板に向かって筒形状に延長形成す
ると共に該基板の周囲を覆う形成に形成し、前記直流電
源が、基板に印加されたバイアス電圧を検出する検出回
路を有し、かつ該検出回路によって検出した電圧と同一
電圧を第１の金属体に出力することを特徴とするバイア
ススパッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322892A JPH0772348B2 (ja) | 1987-12-22 | 1987-12-22 | バイアススパッタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322892A JPH0772348B2 (ja) | 1987-12-22 | 1987-12-22 | バイアススパッタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165764A JPH01165764A (ja) | 1989-06-29 |
| JPH0772348B2 true JPH0772348B2 (ja) | 1995-08-02 |
Family
ID=18148779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62322892A Expired - Fee Related JPH0772348B2 (ja) | 1987-12-22 | 1987-12-22 | バイアススパッタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738051B2 (en) | 2001-04-06 | 2004-05-18 | 3M Innovative Properties Company | Frontlit illuminated touch panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835591A (ja) * | 1981-08-28 | 1983-03-02 | 株式会社日立製作所 | 文字表示装置 |
| JPS60138069A (ja) * | 1983-12-27 | 1985-07-22 | Fujitsu General Ltd | スパツタリング装置 |
| JPS621471A (ja) * | 1985-06-27 | 1987-01-07 | Hitachi Chem Co Ltd | 板状物の両面塗布装置 |
-
1987
- 1987-12-22 JP JP62322892A patent/JPH0772348B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01165764A (ja) | 1989-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334621B2 (ja) | ウエハ支持装置 | |
| US9251998B2 (en) | Plasma processing apparatus | |
| JP2537210B2 (ja) | 高密度プラズマの発生装置 | |
| US4362611A (en) | Quadrupole R.F. sputtering system having an anode/cathode shield and a floating target shield | |
| JP2002529594A (ja) | 半導体ウエハ処理システムにおいて加工物を貫通して電力を結合する装置 | |
| US6167835B1 (en) | Two chamber plasma processing apparatus | |
| US6719875B1 (en) | Plasma process apparatus | |
| JP2004047730A (ja) | プラズマ処理装置及びプラズマ処理装置用隔板 | |
| JPS634065A (ja) | 高周波放電により材料をスパッタリングする方法および装置 | |
| JPH10251849A (ja) | スパッタリング装置 | |
| JP2008251633A (ja) | プラズマ処理装置 | |
| KR100273326B1 (ko) | 고주파 스퍼터링 장치 및 이를 이용한 박막형성방법 | |
| JPH0772348B2 (ja) | バイアススパッタ装置 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| US20070221332A1 (en) | Plasma processing apparatus | |
| JPH0770755A (ja) | 基板を被覆あるいはエッチングする装置 | |
| JP3299721B2 (ja) | プラズマｃｖｄ装置 | |
| JPH0699799B2 (ja) | 真空蒸着方法 | |
| US6223686B1 (en) | Apparatus for forming a thin film by plasma chemical vapor deposition | |
| GB2049560A (en) | Plasma etching | |
| US10100399B2 (en) | Cathode assembly | |
| JP2878997B2 (ja) | 真空蒸着装置 | |
| JPH0714769A (ja) | 半導体製造装置 | |
| JP3305654B2 (ja) | プラズマｃｖｄ装置および記録媒体 | |
| JPH08273894A (ja) | プラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |